JP6711568B2

JP6711568B2 - 半導体装置

Info

Publication number: JP6711568B2
Application number: JP2015149906A
Authority: JP
Inventors: 邦夫岩城
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2015-07-29
Filing date: 2015-07-29
Publication date: 2020-06-17
Anticipated expiration: 2035-07-29
Also published as: JP2017033998A

Description

本発明は、射出形成によって成形された合成樹脂製の基板に、半導体素子として特に発光ダイオードを搭載した半導体装置に関する。

近年、射出成形によって成形された熱可塑性樹脂からなる基板に、無電解めっきおよび電解めっきの併用によってパターニングされた回路（導電層）が形成された成形回路部品（ＭＩＤ：Molded Interconnect Device）が開発され、実用化に至っている。

たとえば、特許文献１に、前記成形回路部品からなる発光ダイオード（ＬＥＤ）パッケージが開示されている。該パッケージは、基板の側面およびパッケージから発する光の出射方向と同方向を向く主面（頂面）において、外部に露出した導電層が形成されている。

発光ダイオードパッケージのうち、赤外光を発光するパッケージは、携帯電話やタブレット端末などのタッチパネル式の電子機器に適用される近接センサの発光部として使用されている。こうしたタッチパネル式の電子機器は薄型化の要請が強いため、該電子機器の回路基板に実装される発光ダイオードパッケージも、より一層の低背化が求められている。ここで、特許文献１に開示されている形式の発光ダイオードパッケージについて低背化を図ろうとすると、基板の側面および主面に導電層が外部に露出して形成されているため、前記電子機器の回路基板に実装した際、リフローによって溶融された半田が側面を経由して主面まで這い上がることがある。このとき、前記パッケージの基板の主面に半田の塊が形成され、前記電子機器の薄型化を図った場合、前記電子機器の筐体に半田の塊が接触し、前記電子機器に不具合が発生することが懸念される。したがって、前記電子機器の薄型化のため、前記パッケージの低背化を図った場合、該パッケージの信頼性が低下するという課題がある。

特開２０１３−２１９０９０号公報

本発明は上記事情に鑑み、装置の信頼性を確保しつつ、装置の低背化を図ることが可能な半導体装置を提供することをその課題とする。

本発明の第１の側面によって提供される半導体装置は、互いに反対側を向く主面および裏面と、前記主面から窪むように形成された底面を有する凹部と、を有し、かつ合成樹脂からなる基板と、前記底面に搭載された半導体素子と、前記半導体素子に導通し、かつ前記基板に形成された導電層と、前記半導体素子を覆う封止樹脂と、を備え、前記基板には、前記底面および前記裏面を貫通する複数の貫通孔が形成され、前記導電層は、前記底面に形成された底面導電部と、前記裏面に形成された裏面導電部と、前記底面導電部および前記裏面導電部につながる連絡導電部と、を含み、前記複数の貫通孔が、前記連絡導電部によりいずれも閉塞されていることを特徴としている。

本発明の好ましい実施の形態においては、前記連絡導電部は、前記複数の貫通孔のそれぞれの孔壁に沿って形成されている。

本発明の好ましい実施の形態においては、前記複数の貫通孔は、前記底面寄りの端部において、前記連絡導電部によりいずれも閉塞されている。

本発明の好ましい実施の形態においては、前記凹部は、前記底面および前記主面につながる内側面をさらに有し、平面視において前記内側面は前記底面導電部を囲んでいる。

本発明の好ましい実施の形態においては、前記底面は、前記基板の厚さ方向において、前記裏面寄りに位置する第１底面と、前記第１底面と前記主面との間に位置する第２底面と、前記第１底面および前記第２底面につながる起立面と、を含み、前記半導体素子は、前記第１底面に形成された前記底面導電部に搭載されている。

本発明の好ましい実施の形態においては、前記複数の貫通孔は、前記第２底面および前記裏面を貫通している。

本発明の好ましい実施の形態においては、前記基板は、前記基板の厚さ方向において前記主面と前記裏面との間に挟まれ、かつ外側を向く外側面をさらに有し、前記裏面導電部は、前記裏面と前記外側面との境界から離間して形成されている。

本発明の好ましい実施の形態においては、前記合成樹脂は、熱可塑性樹脂である。

本発明の好ましい実施の形態においては、前記導電層は、無電解めっき層と、前記無電解めっき層を覆って積層された電解めっき層と、を有し、前記無電解めっき層は、前記基板と前記電解めっき層との間に介在している。

本発明の好ましい実施の形態においては、前記無電解めっき層は、Ｃｕからなる。

本発明の好ましい実施の形態においては、前記電解めっき層は、互いに積層されたＣｕ層およびＡｕ層を有し、前記Ｃｕ層は、前記無電解めっき層と前記Ａｕ層との間に介在している。

本発明の好ましい実施の形態においては、前記電解めっき層は、前記Ｃｕ層と前記Ａｕ層との間に介在するＮｉ層をさらに有する。

本発明の好ましい実施の形態においては、前記半導体素子は、発光ダイオードである。

本発明の好ましい実施の形態においては、前記封止樹脂は、透光性を有した合成樹脂からなる。

本発明の好ましい実施の形態においては、前記底面導電部に搭載され、かつ前記発光ダイオードと並列接続されたツェナーダイオードをさらに備える。

本発明の好ましい実施の形態においては、前記半導体素子と前記導電層とを接続するボンディングワイヤをさらに備える。

本発明の第２の側面によって提供される半導体装置の製造方法は、互いに反対側を向く主面および裏面と、底面を有し、かつ前記主面から窪む凹部と、を有した合成樹脂からなる基板を成形する工程と、前記基板に前記底面および前記裏面を貫通する複数の貫通孔を形成する工程と、前記凹部を含む前記基板に導電層を形成する工程と、前記凹部に収容されるように半導体素子を前記底面に搭載する工程と、前記半導体素子を覆う封止樹脂を前記基板に形成する工程と、を備え、前記導電層は、前記底面に形成された底面導電部と、前記裏面に形成された裏面導電部と、前記底面導電部および前記裏面導電部につながる連絡導電部と、を含み、前記導電層を形成する工程では、前記連絡導電部の形成により、前記複数の貫通孔がいずれも閉塞されることを特徴としている。

本発明の好ましい実施の形態においては、前記複数の貫通孔を形成する工程では、レーザ照射により前記基板に前記複数の貫通孔が形成される。

本発明の好ましい実施の形態においては、前記導電層を形成する工程では、無電解めっき層を形成する工程と、前記無電解めっき層をパターニングする工程と、電解めっき層を形成する工程と、を含み、前記電解めっき層を形成する工程において、前記連絡導電部により、前記複数の貫通孔がいずれも閉塞される。

本発明の好ましい実施の形態においては、前記パターニングする工程では、レーザを用いる。

本発明の好ましい実施の形態においては、前記電解めっき層を形成する工程では、電解めっきにより、Ｃｕ層を析出させる工程と、Ａｕ層を析出させる工程と、を含む。

本発明の好ましい実施の形態においては、前記電解めっき層を形成する工程では、電解めっきにより、前記Ｃｕ層と前記Ａｕ層との間に介在するＮｉ層を析出させる工程をさらに含む。

本発明の好ましい実施の形態においては、前記電解めっき層を形成する工程では、前記Ｃｕ層を析出させる工程の後に、エッチングにより前記Ｃｕ層に覆われていない前記無電解めっき層を除去する工程をさらに含む。

本発明の好ましい実施の形態においては、前記基板を成形する工程では、熱可塑性樹脂を射出成形することにより前記基板が成形される。

本発明の好ましい実施の形態においては、前記半導体素子を搭載する工程の後に、ワイヤボンディングにより前記半導体素子と前記導電層とを接続するボンディングワイヤを形成する工程をさらに備える。

本発明によれば、前記半導体装置の前記基板に形成された前記導電層は、前記凹部の前記底面に形成された前記底面導電部と、前記裏面に形成された前記裏面導電部と、前記底面導電部および前記裏面導電部につながる前記連絡導電部とを含んでいる。また、前記基板には、前記底面および前記裏面を貫通する前記複数の貫通孔が形成され、前記複数の貫通孔が、前記連絡導電部によりいずれも閉塞されている。このような構成をとることで、前記底面導電部および前記裏面導電部は、前記複数の貫通孔を通じて互いに導通することとなるため、前記基板の前記主面および前記外側面には前記導電層が形成されない。よって、前記半導体装置の実装時に、リフローにより溶融された半田が前記主面まで這い上がらないため、該半田によって前記半導体装置と各種電子機器の筐体とが干渉することを防ぐことができる。また、リフローにより半田から発生するガスが前記半導体装置の内部に進入しなくなるため、該ガスによって前記半導体装置に不具合が発生することを防ぐことができる。したがって、前記半導体装置の信頼性を確保しつつ、前記半導体装置の低背化を図ることが可能となる。

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

本発明の第１実施形態にかかる半導体装置を示す要部平面図である（封止樹脂を省略）。図１の半導体装置を示す要部底面図である。図１のＩＩＩ−ＩＩＩ線に沿う断面図である。図１のＩＶ−ＩＶ線に沿う断面図である。図４に対して半導体素子、接合層および封止樹脂を省略した断面図である。図３の部分拡大図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図８に示す工程を経たときの基板の状態を示す斜視図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。図１の半導体装置の製造方法にかかる工程を示す断面図である。本発明の第２実施形態にかかる半導体装置を示す要部平面図である（封止樹脂を省略）図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。図１７のＸＩＸ−ＸＩＸ線に沿う断面図である（半導体素子、接合層、封止樹脂およびツェナーダイオードを省略）。

本発明にかかる半導体装置の実施の形態について、添付図面に基づいて説明する。

〔第１実施形態〕
図１〜図６に基づき、本発明の実施形態にかかる半導体装置Ａ１０について説明する。説明の便宜上、平面図の左右方向を第１方向Ｘ、第１方向Ｘに対して直角である平面図の上下方向を第２方向Ｙとそれぞれ定義する。第１方向Ｘおよび第２方向Ｙは、ともに半導体装置Ａ１０（または後述する基板１）の厚さ方向Ｚに対して直角である。

図１は、半導体装置Ａ１０を示す要部平面図である。図２は、半導体装置Ａ１０を示す要部底面図である。図３は、図１のＩＩＩ−ＩＩＩ線（一点鎖線）に沿う断面図である。図４は、図１のＩＶ−ＩＶ線に沿う断面図である。図５は、図４に対して後述する半導体素子３１、接合層３２および封止樹脂４を省略した断面図である。図６は、図３の部分拡大図である。なお、図１は、理解の便宜上、後述する封止樹脂４を省略している。また、図４は、省略した半導体素子３１、接合層３２および封止樹脂４を想像線（二点鎖線）で示している。

これらの図に示す半導体装置Ａ１０は、各種電子機器の回路基板に表面実装される形式の成形回路部品（ＭＩＤ）である。本実施形態の半導体装置Ａ１０は、基板１、導電層２０、半導体素子３１、接合層３２、封止樹脂４およびボンディングワイヤ５を備えている。本実施形態においては、半導体装置Ａ１０は平面視（基板１の厚さ方向Ｚ視）矩形状である。

基板１は、半導体素子３１を搭載することで、半導体装置Ａ１０の基礎となる部材である。基板１は電気絶縁体である。本実施形態においては、基板１は合成樹脂からなり、より具体的には芳香族系ポリアミドや液晶ポリマー（ＬＣＰ）などの熱可塑性樹脂である。また、本実施形態においては、基板１の厚さは４００〜７００μｍである。図１に示すように、平面視において基板１は、第１方向Ｘを長辺とする矩形状である。基板１は、主面１１、裏面１２、外側面１３、凹部１４および複数の貫通孔１５を有する。

主面１１は、図３および図４に示す基板１の上面である。本実施形態においては、図１、図３および図４に示すように、主面１１から窪むように凹部１４が形成されている。凹部１４が形成されていることから、図１に示すように、平面視において主面１１は、凹部１４を囲む枠状となっている。主面１１は、外部に露出している。裏面１２は、図３および図４に示す基板１の下面である。図２に示すように、裏面１２に後述する裏面導電部２２が形成されていることから、裏面１２は半導体装置Ａ１０を各種電子機器の回路基板に実装する際に利用される面である。図３および図４に示すように、主面１１および裏面１２は、ともに基板１の厚さ方向Ｚに対して直交している。主面１１および裏面１２は、基板１の厚さ方向Ｚにおいて互いに反対側を向いている。主面１１および裏面１２は、ともに平たんである。

図１、図３および図４に示すように、外側面１３は、基板１の厚さ方向Ｚにおいて主面１１と裏面１２との間に挟まれ、かつ第１方向Ｘ、または第２方向Ｙの外側を向く４つの面である。本実施形態においては、外側面１３は、いずれも主面１１および裏面１２に直交している。外側面１３は、いずれも平たんである。外側面１３は、外部に露出している。

図１、図３および図４に示すように、凹部１４は、主面１１から窪むように形成された部位である。凹部１４は、基板１の厚さ方向Ｚにおいて基板１を貫通していない。凹部１４の平面視形状は矩形状である。凹部１４は、底面１４１および内側面１４２を有する。

底面１４１は、半導体素子３１を搭載する面である。底面１４１は、第１底面１４１ａと、第２底面１４１ｂと、起立面１４１ｃとを含む。

図３および図４に示すように、第１底面１４１ａは、基板１の厚さ方向Ｚにおいて裏面１２から最も近くに位置する面である。第１底面１４１ａは、基板１の厚さ方向Ｚに対して直交し、かつ平たんである。本実施形態においては、第１底面１４１ａに半導体素子３１が搭載されている。図１〜図５に示すように、裏面１２と第１底面１４１ａとに間に挟まれた基板１の部分には、当該部分を厚さ方向Ｚに貫通する領域が存在しない。

図３および図５に示すように、第２底面１４１ｂは、基板１の厚さ方向Ｚにおいて第１底面１４１ａと主面１１との間に位置する一対の面である。また、図１および図３に示すように、一対の第２底面１４１ｂは、第１底面１４１ａを挟んで第１方向Ｘに離間している。一対の第２底面１４１ｂは、ともに基板１の厚さ方向Ｚに直交し、かつ平たんである。本実施形態においては、第２底面１４１ｂに複数の貫通孔１５が形成されている。

図３および図５に示すように、起立面１４１ｃは、第１底面１４１ａおよび第２底面１４１ｂにつながり、かつ基板１の厚さ方向Ｚに沿って形成された一対の面である。また、図１および図３に示すように、一対の起立面１４１ｃは、第１底面１４１ａを挟んで第１方向Ｘに離間している。一対の起立面１４１ｃは、ともに平たんである。

図１、図３および図４に示すように、内側面１４２は、底面１４１および主面１１につながる面である。内側面１４２は、第１方向Ｘに離間した一対の内側面１４２と、第２方向Ｙに離間した一対の内側面１４２とを含む。内側面１４２は、いずれも基板１の厚さ方向Ｚに沿って形成され、かつ底面１４１を向いている。第１方向Ｘに離間した一対の内側面１４２はそれぞれ、下端が第２底面１４１ｂに、上端が主面１１につながっている。また、第２方向Ｙに離間した一対の内側面１４２はそれぞれ、下端が第１底面１４１ａ、第２底面１４１ｂおよび起立面１４１ｃに、上端が主面１１につながっている。

図１〜図３に示すように、複数の貫通孔１５は、基板１に形成された底面１４１の第２底面１４１ｂおよび裏面１２を貫通する孔である。本実施形態においては、基板１に複数の貫通孔１５が４箇所形成されている。基板１の厚さ方向Ｚにおける貫通孔１５の形状は、略円形である。また、図６に示すように、基板１の厚さ方向Ｚに対する貫通孔１５の横断形状は、裏面１２から第２底面１４１ｂに向かうにしたがって徐々に縮小している。したがって、貫通孔１５の形状は略円錐台である。貫通孔１５は孔壁１５１を有する。

導電層２０は、半導体装置Ａ１０と各種電子機器の回路基板との導電経路を構成する、基板１に形成された部材である。本実施形態においては、導電層２０は、接合層３２およびボンディングワイヤ５を介して半導体素子３１に導通している。導電層２０は、底面導電部２１、裏面導電部２２および連絡導電部２３を含む。

図１および図３〜図５に示すように、底面導電部２１は、底面１４１に形成された部位である。本実施形態においては、底面導電部２１は第２底面１４１ｂにおいて４箇所形成され、平面視において各々の底面導電部２１に囲まれた領域内に貫通孔１５が位置している。このうち、２箇所の底面導電部２１は、起立面１４１ｃを経て第１底面１４１ａまで延出して形成されている。第１底面１４１ａに形成された底面導電部２１に、半導体素子３１が搭載されている。また、本実施形態においては、平面視において内側面１４２は底面導電部２１を囲んでいる。さらに、底面導電部２１は、内側面１４２から離れて位置する。

図２〜図５に示すように、裏面導電部２２は、裏面１２に形成された部位である。本実施形態においては、裏面導電部２２は裏面１２において４箇所形成されている。各々の裏面導電部２２の形状は、矩形および半円形が結合した形状である。該半円形の中央に貫通孔１５が位置している。また、本実施形態においては、裏面導電部２２は、裏面１２と外側面１３との境界から離間して形成されている。

図３および図６に示すように、連絡導電部２３は、底面導電部２１および裏面導電部２２につながる部位である。したがって、底面導電部２１および裏面導電部２２は、連絡導電部２３を介して相互に導通している。本実施形態においては、連絡導電部２３は基板１において４箇所形成され、いずれも複数の貫通孔１５のそれぞれの孔壁１５１に沿って形成されている。また、複数の貫通孔１５が、連絡導電部２３によっていずれも閉塞されている。本実施形態においては、図６に示すように複数の貫通孔１５はいずれも、底面１４１の第２底面１４１ｂ寄りの端部において、連絡導電部２３の閉塞領域２３１により閉塞されている。

図３〜図６に示すように、導電層２０は、無電解めっき層２０１および電解めっき層２０２を有する。無電解めっき層２０１は基板１に接して形成され、電解めっき層２０２は無電解めっき層２０１を覆って形成されている。したがって、無電解めっき層２０１は、基板１と電解めっき層２０２との間に介在している。本実施形態においては、無電解めっき層２０１はＣｕからなり、その厚さは４００〜８００ｎｍである。電解めっき層２０２は、互いに積層された各種金属層であり、本実施形態においてはＣｕ層、Ｎｉ層およびＡｕ層を有する。各種金属層の配置形態は、無電解めっき層２０１側から順に前記Ｃｕ層、前記Ｎｉ層および前記Ａｕ層となっており、電解めっき層２０２の表面は前記Ａｕ層である。したがって、前記Ｃｕ層は無電解めっき層２０１と前記Ａｕ層との間に介在し、前記Ｎｉ層は前記Ｃｕ層と前記Ａｕ層との間に介在している。また、本実施形態においては、前記Ｃｕ層の厚さは５〜２５μｍ、前記Ｎｉ層の厚さは２〜１３μｍ、前記Ａｕ層の厚さは０．０２〜１．４μｍである。なお、前記Ｎｉ層は、その配置を省略してもよい。

なお、図１〜図５に示す導電層２０の配置形態は一例であり、実際の半導体装置Ａ１０の配置形態はこれに限定されない。

半導体素子３１は、図１および図３〜図５に示すように、第１底面１４１ａに形成された底面導電部２１に接合層３２を介して搭載されている。本実施形態においては、半導体素子３１は２つの発光ダイオード（ＬＥＤ）であり、前記発光ダイオードは赤外光を発光する。半導体素子３１は、たとえばｐｎ接合により複数の半導体層が互いに積層された素子で、半導体装置Ａ１０に電流が流れると半導体素子３１が発光する。また、本実施形態においては、図３に示す半導体素子３１の上面にｐ側電極（アノード）、図３に示す半導体素子３１の下面にｎ側電極（カソード）がそれぞれ形成されている（図示略）。前記ｐ側電極にボンディングワイヤ５が接続されることで、半導体素子３１はボンディングワイヤ５を介して第２底面１４１ｂに形成された底面導電部２１に導通している。また、前記ｎ側電極が接合層３２に接することで、半導体素子３１は接合層３２を介して第１底面１４１ａに形成された底面導電部２１に導通している。なお、本実施形態においては、半導体素子３１の個数は２であるが、実際の半導体装置Ａ１０における半導体素子３１の個数はこれに限定されない。

接合層３２は、図１および図３〜図５に示すように、半導体素子３１と第１底面１４１ａに形成された底面導電部２１との間に介在する、導電性を有した部材である。接合層３２により、半導体素子３１は第１底面１４１ａに形成された底面導電部２１に固着によって搭載され、かつ半導体素子３１と底面導電部２１との導通が確保される。接合層３２は、たとえばＡｇペーストからなる。

封止樹脂４は、図３および図４に示すように、凹部１４内に充填された半導体素子３１を覆う合成樹脂である。本実施形態においては、封止樹脂４は透光性および電気絶縁性を有した合成樹脂、たとえばシリコーン樹脂からなる。封止樹脂４は、半導体素子３１以外に、底面導電部２１、連絡導電部２３の一部、接合層３２およびボンディングワイヤ５を覆っている。封止樹脂４は、樹脂主面４１を有する。樹脂主面４１は、半導体装置Ａ１０において露出した面である。樹脂主面４１は、主面１１と同一方向を向く面であり、かつ平たんである。樹脂主面４１は、主面１１と面一である。

ボンディングワイヤ５は、半導体素子３１と、第２底面１４１ｂに形成された導電層２０の底面導電部２１とを接続する配線である。図１に示すように、本実施形態においては、ボンディングワイヤ５は２箇所形成されている。ボンディングワイヤ５は、たとえばＡｕからなる。

次に、図７〜図１６に基づき、半導体装置Ａ１０の製造方法の一例について説明する。図７〜図１６のうち、図９を除く図は、半導体装置Ａ１０の製造方法にかかる工程を示す断面図である。該断面は、図３に示す断面と同一である。図９は、図８に示す工程を経たときの後述する基板８１の状態を示す斜視図である。

最初に、図７に示すように、主面８１１および裏面８１２と、主面８１１から窪む複数の凹部８１４とを有した、合成樹脂からなる基板８１を成形する。基板８１は、半導体装置Ａ１０の基板１の集合体である。基板８１は、たとえば芳香族系ポリアミドや液晶ポリマー（ＬＣＰ）などの熱可塑性樹脂を射出成形することにより成形される。主面８１１は、図６の上方を向く面である。裏面８１２は、図６の下方を向く面である。主面８１１および裏面８１２は、基板８１の厚さ方向Ｚにおいて互いに反対側を向いている。主面８１１および裏面８１２は、ともに平たんである。凹部８１４は、底面８１４ａおよび内側面８１４ｂを有する。底面８１４ａは、基板８１の厚さ方向Ｚにおいて段差を有する。内側面８１４ｂは、底面８１４ａおよび主面８１１につながる面であり、底面８１４ａに沿って形成され、かつ底面８１４ａから起立している。

次いで、図８に示すように、基板８１に底面８１４ａおよび裏面８１２を貫通する複数の貫通孔８１５を形成する。貫通孔８１５が、半導体装置Ａ１０の貫通孔８１５に相当する。本実施形態においては、レーザ照射により基板８１に複数の貫通孔８１５が形成される。このとき、レーザは裏面８１２に照射する。図９は、複数の凹部８１４を有した基板８１に、複数の貫通孔８１５を形成したときの状態を斜視図として示したものである。図９に示すように、第１方向Ｘおよび第２方向Ｙのそれぞれに離間した複数の凹部８１４が、基板８１の主面８１１が窪むように形成される。参考に、基板８１における半導体装置Ａ１０の基板１に相当する範囲を、図９に二点鎖線で示す。

次いで、凹部８１４を含む基板８１に導電層８２を形成する。導電層８２が、半導体装置Ａ１０の導電層２０に相当する。本実施形態においては、導電層８２を形成する工程では、無電解めっき層８２４を形成する工程と、無電解めっき層８２４をパターニングする工程と、電解めっき層８２５を形成する工程とを含む。また、導電層８２は、底面８１４ａに形成された底面導電部８２１と、裏面８１２に形成された裏面導電部８２２と、底面導電部８２１および裏面導電部８２２につながる連絡導電部８２３とを含む。底面導電部８２１、裏面導電部８２２および連絡導電部８２３がそれぞれ、半導体装置Ａ１０の底面導電部２１、裏面導電部２２および連絡導電部２３に相当する。

まず、図１０に示すように、基板８１の主面８１１、裏面８１２および凹部８１４の全面に無電解めっき層８２４を形成する。無電解めっき層８２４の形成にあたっては、最初にたとえば紫外線により基板８１の表面を改質し、粗化する。次いで、基板８１をＰｄイオン触媒液に浸漬させて、基板８１の粗化された部分にＰｄイオン触媒を吸着させる。次いで、基板８１をたとえば水素化ホウ素ナトリウム（ＮａＢＨ₄）水溶液に浸漬させて、基板８１に吸着させた前記Ｐｄイオン触媒を、Ｐｄ金属に還元する。次いで、前記Ｐｄ金属が吸着した基板８１を無電解Ｃｕめっき液に浸漬させることで、前記Ｐｄ金属を核としたＣｕからなる無電解めっき層８２４が形成される。このとき、無電解めっき層８２４は、複数の貫通孔８１５のそれぞれの孔壁８１５ａにも形成される。

次いで、図１１に示すように、裏面８１２および凹部８１４に形成された無電解めっき層８２４をパターニングする。本実施形態においては、レーザを用いてパターニングする。パターニングすることにより、無電解めっき層８２４は、導電層８２の一部になる導電領域８２４ａと、導電層８２にはならずに後工程で除去される非導電領域８２４ｂとに分断される。このうち、導電領域８２４ａが、半導体装置Ａ１０の無電解めっき層２０１に相当する。分断された導電領域８２４ａと非導電領域８２４ｂとの境界部分から、基板８１が露出する。

次いで、無電解めっき層８２４の導電領域８２４ａに電解めっき層８２５を形成する。電解めっき層８２５が、半導体装置Ａ１０の電解めっき層２０２に相当する。本実施形態においては、電解めっき層８２５を形成する工程では、Ｃｕ層８２５ａを析出させる工程と、エッチングによりＣｕ層８２５ａに覆われていない無電解めっき層８２４の非導電領域８２４ｂを除去する工程と、Ｎｉ層８２５ｂを析出させる工程と、Ａｕ層８２５ｃを析出させる工程とを含む。

まず、図１２に示すように、導電領域８２４ａに電解めっきによりＣｕ層８２５ａを析出させる。このとき、貫通孔８１５の孔壁８１５ａに形成された導電領域８２４ａにもＣｕ層８２５ａが析出されるとともに、析出されたＣｕ層８２５ａにより複数の貫通孔８１５がいずれも閉塞される。なお、非導電領域８２４ｂには、Ｃｕ層８２５ａが析出されない。

次いで、図１３に示すように、Ｃｕ層８２５ａに覆われていない非導電領域８２４ｂをエッチングにより全て除去する。該エッチングは、たとえば硫酸（Ｈ₂ＳＯ₄）および過酸化水素（Ｈ₂Ｏ₂）との混合溶液を用いたウェットエッチングである。非導電領域８２４ｂが除去された部分から、基板８１が露出する。このとき、Ｃｕ層８２５ａについても、非導電領域８２４ｂの層厚に相当する厚さの分だけ、該エッチングにより除去される。なお、該エッチングを経た後であっても、複数の貫通孔８１５はＣｕ層８２５ａによりいずれも閉塞されたままである。

次いで、図１４に示すように、Ｃｕ層８２５ａに、Ｎｉ層８２５ｂ、Ａｕ層８２５ｃの順にそれぞれ電解めっきにより析出させる。ゆえに、Ｎｉ層８２５ｂは、Ｃｕ層８２５ａとＡｕ層８２５ｃとの間に介在する。該工程により、底面導電部８２１、裏面導電部８２２および連絡導電部８２３を含む導電層８２が形成される。このとき、連絡導電部８２３の閉塞領域８２３ａにより、複数の貫通孔８１５がいずれも閉塞される。閉塞領域８２３ａは、Ｃｕ層８２５ａ、Ｎｉ層８２５ｂおよびＡｕ層８２５ｃからなるため、電解めっき層８２５を形成する工程において、連絡導電部８２３により、複数の貫通孔８１５がいずれも閉塞されることとなる。なお、Ｎｉ層８２５ｂの形成は省略してもよい。

次いで、図１５に示すように、凹部８１４に収容されるように半導体素子８３１を底面８１４ａに搭載する。半導体素子８３１が、半導体装置Ａ１０の半導体素子３１に相当する。本実施形態においては、半導体素子８３１は赤外光を発光する発光ダイオード（ＬＥＤ）である。半導体素子８３１の搭載にあたっては、複数の凹部８１４のそれぞれの底面８１４ａに形成された底面導電部８２１にＡｇペーストを塗布し、ダイボンディングによって半導体素子８３１を底面導電部８２１に固着させる。このとき、前記Ａｇペーストが接合層８３２になる。その後、ワイヤボンディングにより半導体素子８３１と導電層８２の底面導電部８２１とを接続するボンディングワイヤ８５を形成する。ボンディングワイヤ８５が、半導体装置Ａ１０のボンディングワイヤ５に相当する。

次いで、図１６に示すように、半導体素子８３１を覆う封止樹脂８４を、基板８１に形成する。封止樹脂８４が、半導体装置Ａ１０の封止樹脂４に相当する。封止樹脂８４は、基板８１に形成された凹部８１４を充填し、かつ底面導電部８２１、連絡導電部８２３の一部、半導体素子３１、接合層３２およびボンディングワイヤ５を完全に覆うように形成する。封止樹脂８４は、たとえば透光性および電気絶縁性を有した合成樹脂、たとえばシリコーン樹脂からなる。封止樹脂８４は、溶融された該合成樹脂を複数の凹部８１４のそれぞれに流し込み、固化させることで形成される。

最後に、基板８１を切断（ダイシング）することで、凹部８１４ごとの個片に分割する。切断にあたっては、たとえばダイシングブレード（図示略）を用いる。前記個片が半導体装置Ａ１０となる。以上の工程を経ることにより、半導体装置Ａ１０が製造される。

次に、半導体装置Ａ１０の作用効果について説明する。

本実施形態によれば、半導体装置Ａ１０の基板１に形成された導電層２０は、凹部１４の底面１４１に形成された底面導電部２１と、裏面１２に形成された裏面導電部２２と、底面導電部２１および裏面導電部２２につながる連絡導電部２３とを含んでいる。また、基板１には、底面１４１および裏面１２を貫通する複数の貫通孔１５が形成され、複数の貫通孔１５が、連絡導電部２３によりいずれも閉塞されている。このような構成をとることで、底面導電部２１および裏面導電部２２は、複数の貫通孔１５を通じて互いに導通することとなるため、基板１の主面１１および外側面１３には導電層２０が形成されない。よって、半導体装置Ａ１０の実装時に、リフローにより溶融された半田が主面１１まで這い上がらないため、該半田によって半導体装置Ａ１０と各種電子機器の筐体とが干渉することを防ぐことができる。また、リフローにより半田から発生するガスが半導体装置Ａ１０の内部に進入しなくなるため、該ガスによって半導体装置Ａ１０に不具合が発生することを防ぐことができる。したがって、半導体装置Ａ１０の信頼性を確保しつつ、半導体装置Ａ１０の低背化を図ることが可能となる。

半導体素子３１は、基板１において、主面１１から窪むように形成された凹部１４の底面１４１に搭載されている。このような基板１の構造は、基板１の内部を半導体素子３１の収容空間として活用し、かつ封止樹脂４が主面１１から突出しないため、半導体装置Ａ１０の低背化にあたって好適な構造である。

裏面導電部２２は、基板１の裏面１２と外側面１３との境界から離間して形成されている。ここで、半導体装置Ａ１０の製造にあたっては、図７〜図１６に示すように、基板１の集合体である基板８１に対して導電層８２を形成し、半導体素子８３１を搭載するなどの工程を経た後、基板８１を切断することで凹部８１４ごとの個片に分割する。そこで、このような裏面導電部２２の形態をとることで、基板８１の切断によって半導体装置Ａ１０の裏面１２と外側面１３との境界に、導電層８２に起因した金属バリが発生することを防ぐことができる。なお、半導体装置Ａ１０に発生した金属バリが欠片となって各種電子機器の回路基板に落下した場合、該電子機器自体に不具合が発生するおそれがある。

凹部１４の内側面１４２は、底面導電部２１を囲んでいる。本実施形態においては、半導体素子３１は底面導電部２１に搭載されることから、半導体素子３１は内側面１４２によって囲まれた構成となる。このような構成をとることで、半導体素子３１が発光ダイオードである場合、半導体装置Ａ１０の側面から光が漏出し、各種電子機器にノイズが発生することを防ぐことができる。

図１７〜図１９は、本発明の他の実施の形態を示している。なお、これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。

〔第２実施形態〕
図１７〜図１９に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。

図１７は、半導体装置Ａ２０を示す要部平面図である。図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ線（一点鎖線）に沿う断面図である。図１９は、図１７のＸＩＸ−ＸＩＸ線に沿う断面図である。なお、理解の便宜上、図１７は封止樹脂４を省略し、図１９は半導体素子３１、接合層３２、封止樹脂４および後述するツェナーダイオード３３を省略している。また、図１９は、省略した半導体素子３１、接合層３２、封止樹脂４および後述するツェナーダイオード３３を想像線（二点鎖線）で示している。本実施形態においては、半導体装置Ａ２０は平面視矩形状である。

本実施形態の半導体装置Ａ２０は、半導体素子３１、接合層３２およびボンディングワイヤ５の構成と、さらにツェナーダイオード（定電圧ダイオード）３３を備えることが、先述した半導体装置Ａ１０と異なる。

本実施形態においては、図１７〜図１９に示すように、２つの半導体素子３１（発光ダイオード）のうち、一方の半導体素子３１（図１７の左側に示す半導体素子３１）が搭載されている底面導電部２１にツェナーダイオード３３が搭載されている。当該底面導電部２１のうち、ツェナーダイオード３３は、第２底面１４１ｂに形成された底面導電部２１に搭載されている。また、本実施形態においては、前記一方の半導体素子３１の構造は、半導体装置Ａ１０と異なり、図１８に示す前記一方の半導体素子３１の上面にｐ側電極（アノード）およびｎ側電極（カソード）がそれぞれ形成されている（図示略）。前記ｐ側電極および前記ｎ側電極に、それぞれボンディングワイヤ５が接続されることで、前記一方の半導体素子３１はボンディングワイヤ５を介して第２底面１４１ｂに形成された底面導電部２１に導通している。ここで、前記一方の半導体素子３１およびツェナーダイオード３３が搭載されている底面導電部２１はアノードで、ボンディングワイヤ５を介して前記一方の半導体素子３１およびツェナーダイオード３３に導通している底面導電部２１はカソードである。したがって、前記一方の半導体素子３１は、第１底面１４１ａに形成された底面導電部２１に導通していない。なお、他方の半導体素子３１の構造は、半導体装置Ａ１０と同一である。

本実施形態においては、前記一方の半導体素子３１が第１底面１４１ａに形成された底面導電部２１に導通していないため、前記一方の半導体素子３１と底面導電部２１との間に介在する接合層３２は電気絶縁体である。この場合、接合層３２は、たとえばポリイミド樹脂を主剤とする合成樹脂からなる。

ツェナーダイオード３３は、図１７〜図１９に示すように、第２底面１４１ｂに形成された底面導電部２１に搭載され、かつ前記一方の半導体素子３１（発光ダイオード）と並列接続されている。ツェナーダイオード３３は、逆方向の電圧が印加された場合、該電圧がある任意の値に達すると、ツェナーダイオード３３に急激な電流が流れる。ツェナーダイオード３３は、該電流の大きさが変化してもツェナーダイオード３３に印加される電圧は、ほぼ一定となる特性を有する。本実施形態においては、図１８に示すツェナーダイオード３３の上面にｎ側電極（カソード）、図１８に示すツェナーダイオード３３の下面にｐ側電極（アノード）がそれぞれ形成されている（図示略）。前記ｎ側電極にボンディングワイヤ５が接続されることで、ツェナーダイオード３３はボンディングワイヤ５を介して第２底面１４１ｂに形成された底面導電部２１に導通している。また、前記ｐ側電極は、接合層３２を介して第２底面１４１ｂに形成された底面導電部２１に導通している。したがって、ツェナーダイオード３３と底面導電部２１との間に介在する接合層３２は導電性を有し、たとえばＡｇペーストからなる。

本実施形態においても、半導体装置Ａ２０の信頼性を確保しつつ、半導体装置Ａ２０の低背化を図ることが可能となる。また、本実施形態によれば、前記一方の半導体素子３１と並列接続されたツェナーダイオード３３をさらに備える。半導体装置Ａ２０においてこのような回路を形成することで、たとえば前記一方の半導体素子３１に対して逆方向の静電気が放電した場合、該静電気はツェナーダイオード３３を流れ、前記一方の半導体素子３１には流れない。また、半導体装置Ａ２０に対して順方向の電圧が印加された場合、前記一方の半導体素子３１に印加される電圧は、常にある任意の値以下となる。なお、半導体装置Ａ２０に順方向の静電気が放電した場合であっても、前記一方の半導体素子３１に印加される電圧は、先述と同じく常にある任意の値以下となる。したがって、半導体装置Ａ２０に対して順方向および逆方向の静電気が放電しても、前記一方の半導体素子３１が、該静電気によって破壊されることを防止することができる。あわせて、前記一方の半導体素子３１に、順方向の過電圧が印加されることを防止することができる。

本発明にかかる半導体装置は、先述した実施の形態に限定されるものではない。本発明にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。

Ａ１０，Ａ２０：半導体装置
１：基板
１１：主面
１２：裏面
１３：外側面
１４：凹部
１４１：底面
１４１ａ：第１底面
１４１ｂ：第２底面
１４１ｃ：起立面
１４２：内側面
１５：貫通孔
１５１：孔壁
２０：導電層
２０１：無電解めっき層
２０２：電解めっき層
２１：底面導電部
２２：裏面導電部
２３：連絡導電部
２３１：閉塞領域
３１：半導体素子
３２：接合層
３３：ツェナーダイオード
４：封止樹脂
４１：樹脂主面
５：ボンディングワイヤ
８１：基板
８１１：主面
８１２：裏面
８１４：凹部
８１４ａ：底面
８１４ｂ：内側面
８１５：貫通孔
８１５ａ：孔壁
８２：導電層
８２１：底面導電部
８２２：裏面導電部
８２３：連絡導電部
８２３ａ：閉塞領域
８２４：無電解めっき層
８２４ａ：導電領域
８２４ｂ：非導電領域
８２５：電解めっき層
８２５ａ：Ｃｕ層
８２５ｂ：Ｎｉ層
８２５ｃ：Ａｕ層
８３１：半導体素子
８３２：接合層
８４：封止樹脂
８５：ボンディングワイヤ
Ｘ：第１方向
Ｙ：第２方向
Ｚ：厚さ方向

Claims

厚さ方向において互いに反対側を向く主面および裏面、並びに前記主面から窪むように形成された凹部を有するとともに、熱可塑性の合成樹脂からなる基板と、
前記凹部に搭載された半導体素子と、
前記半導体素子に導通し、かつ前記基板に形成された導電層と、
前記半導体素子を覆う封止樹脂と、を備え、
前記凹部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面と、前記底面および前記主面につながり、かつ前記厚さ方向に沿った内側面と、を有し、
前記底面は、前記裏面から最も近くに位置する第１底面と、前記第１底面と前記主面との間に位置する第２底面と、前記第１底面および前記第２底面につながり、かつ前記厚さ方向に沿った起立面と、を含み、
前記基板には、前記第２底面および前記裏面を貫通する複数の貫通孔が形成され、
前記導電層は、前記底面に形成され、かつ前記封止樹脂に覆われた底面導電部と、前記裏面に形成された裏面導電部と、前記複数の貫通孔のそれぞれの孔壁に沿って形成され、かつ前記底面導電部および前記裏面導電部につながる連絡導電部と、を含み、
前記半導体素子は、前記第１底面に形成された前記底面導電部に搭載され、
前記底面導電部は、前記第１底面、前記第２底面および前記起立面を一体的に覆う部分を含み、
前記複数の貫通孔が、前記連絡導電部によりいずれも閉塞され、
前記裏面と前記第１底面との間に挟まれた前記基板の部分には、当該部分を前記厚さ方向に貫通する領域が存在せず、
前記底面導電部は、前記内側面に囲まれ、かつ前記内側面から離れて位置し、
前記封止樹脂は、前記内側面に接していることを特徴とする、半導体装置。
前記厚さ方向に対する前記複数の貫通孔の各々の横断形状は、前記裏面から前記第２底面に向かうにしたがって徐々に縮小している、請求項１に記載の半導体装置。
前記複数の貫通孔は、前記第２底面寄りの端部において、前記連絡導電部によりいずれも閉塞されている、請求項２に記載の半導体装置。
前記基板は、前記厚さ方向において前記主面と前記裏面との間に挟まれ、かつ外側を向く外側面をさらに有し、
前記主面および前記外側面は、ともに外部に露出している、請求項１ないし３のいずれかに記載の半導体装置。
前記裏面導電部は、前記裏面と前記外側面との境界から離間して形成されている、請求項４に記載の半導体装置。
前記半導体素子は、発光ダイオードであり、
前記封止樹脂は、透光性を有する合成樹脂からなる、請求項１ないし５のいずれかに記載の半導体装置。
前記発光ダイオードと並列接続されたツェナーダイオードをさらに備え、
前記ツェナーダイオードは、前記第２底面に形成された前記底面導電部に搭載されている、請求項６に記載の半導体装置。
前記導電層は、無電解めっき層と、前記無電解めっき層を覆って積層された電解めっき層と、を有し、
前記無電解めっき層は、前記基板と前記電解めっき層との間に介在している、請求項１ないし７のいずれかに記載の半導体装置。
前記無電解めっき層は、Ｃｕからなる、請求項８に記載の半導体装置。
前記電解めっき層は、積層されたＣｕ層およびＡｕ層を有し、
前記Ｃｕ層は、前記無電解めっき層と前記Ａｕ層との間に介在している、請求項８または９に記載の半導体装置。
前記電解めっき層は、前記Ｃｕ層と前記Ａｕ層との間に介在するＮｉ層をさらに有する、請求項１０に記載の半導体装置。
前記半導体素子と前記導電層とを接続するボンディングワイヤをさらに備える、請求項１ないし１１のいずれかに記載の半導体装置。