WO2020004605A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2020004605A1
WO2020004605A1 PCT/JP2019/025764 JP2019025764W WO2020004605A1 WO 2020004605 A1 WO2020004605 A1 WO 2020004605A1 JP 2019025764 W JP2019025764 W JP 2019025764W WO 2020004605 A1 WO2020004605 A1 WO 2020004605A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
thickness
edge
wiring board
side end
Prior art date
Application number
PCT/JP2019/025764
Other languages
English (en)
French (fr)
Inventor
征一朗 伊藤
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2020527672A priority Critical patent/JP7124078B2/ja
Priority to EP19827284.1A priority patent/EP3817520A4/en
Priority to CN201980041992.3A priority patent/CN112314062B/zh
Priority to US17/256,036 priority patent/US11589457B2/en
Publication of WO2020004605A1 publication Critical patent/WO2020004605A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1527—Obliquely held PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Definitions

  • the present disclosure relates to a wiring board for mounting a semiconductor element or the like.
  • a wiring board (submount) for mounting a semiconductor element or the like has been used, and various manufacturing methods have been proposed.
  • an element mounting wiring board there is one in which continuous wiring is formed from a main surface on which an element is mounted to a side end surface (Japanese Patent Application Laid-Open No. 2001-102722).
  • a first aspect of the present disclosure is a wiring board for mounting an electronic element in which a continuous wiring is located over a corner formed by two adjacent surfaces of an insulating substrate, wherein at least one of the two surfaces is provided.
  • the wiring board has a thickness of the wiring at a portion arranged at an edge located at the corner portion is larger than a thickness of the wiring at a portion distant from the edge.
  • FIG. 1 is a perspective view schematically illustrating a wiring board according to an embodiment of the present disclosure.
  • 1 is a cross-sectional view schematically illustrating a wiring board according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram schematically illustrating details of a portion A in FIG. 2. The cross-sectional image of the prototype is shown.
  • FIG. 5 is a process diagram for describing an example method of manufacturing a wiring board according to an embodiment of the present disclosure.
  • FIG. 5B is a process drawing following FIG. 5A.
  • FIG. 5B is a process drawing following FIG. 5B.
  • FIG. 5C is a process drawing following FIG. 5C.
  • FIG. 6B is a process drawing following FIG. 6A.
  • FIG. 6B is a process drawing following FIG. 6B.
  • FIG. 6C is a process drawing following FIG. 6C.
  • FIG. 7B is a process drawing following FIG. 7A.
  • FIG. 7B is a process drawing following FIG. 7B
  • FIG. 1 shows a wiring board 1 according to an embodiment of the present disclosure.
  • the wiring board 1 is one in which a wiring 20 made of a conductive material is located on an insulating substrate 10.
  • the main surface 11 and the side end surface 12 of the insulating substrate 10 are two adjacent surfaces.
  • a corner 13 is formed by the main surface 11 and the side end surface 12 which are the two adjacent surfaces.
  • the wiring 20 includes a wiring 21 on the main surface 11 and a wiring 22 on the side end surface 12, and is continuous over the corner 13.
  • the wiring board 1 is for mounting an electronic element.
  • On the main surface 11, a pattern for connecting an element having a predetermined shape is formed by the wiring 21, and an element mounting portion is provided.
  • FIG. 1 shows a simplified pattern.
  • the wiring 22 on the side end face 12 is used for a wiring connection portion such as a wiper bonding area.
  • the thickness of the wiring 21 at the portion located at the edge located at the corner 13 is defined as t11, and the thickness of the wiring 21 at a portion away from the edge to the inside of the main surface 11 is t12
  • the thickness of the wiring 22 at the portion located at the edge located at the corner 13 is represented by t21, and the thickness of the wiring 22 at the portion away from the edge to the inside of the side end surface 12 Is set to t22.
  • the thickness of the wiring 21 gradually increases from a portion distant from the edge to a portion arranged at the edge.
  • the connection cross-sectional area at the portion across the corner 13 of the wiring 20 is increased.
  • the performance is improved.
  • the thickness of the wiring 21 gradually increases toward the corner portion 13, so that a sudden change in the wiring cross-sectional area can be eliminated and the connection reliability can be improved.
  • the effect of improving the connection reliability of the wiring 20 at the corner portion 13 is effective even if the thickness of the wiring is changed as described above only on the main surface 11 side. Also, there is an effect even if the thickness of the wiring is changed as described above on the side end surface 12 side. In any case, this is because the connection cross-sectional area at a portion that extends over the corner 13 of the wiring 20 increases.
  • the wiring thickness is similarly changed on each of the two surfaces 11, 12 including the side end surface 12 side. That is, t21> t22, and the thickness t21 is larger than the thickness t22.
  • the thickness of the wiring 22 gradually increases from a portion distant from the edge to a portion disposed at the edge.
  • the relationship between the wiring 21 on the main surface 11 and the wiring 22 on the side end surface 12 is as follows.
  • the wiring 21 on the main surface 11 is formed larger than the wiring 22 on the side end surface 12. This is the whole, and the thickness of the wiring 21 is always larger than the thickness of the wiring 22 as compared at a position equidistant from the corner 13.
  • the gradient of the thickness of the wirings 21 and 22 gradually increasing toward the corner 13 is that the wiring 21 on the main surface 11 is gentler than the wiring 22 on the side end surface 12.
  • the thickness of the wiring 21 on which the electronic element is mounted is large, metal diffusion during bonding of the electronic element is suppressed. Further, since the wiring 21 on which the electronic element is mounted and mounted has a gentle gradient, there is an effect that the level of the mounting part of the electronic element can be increased.
  • the insulating substrate 10 has a concave notch 14 at a corner 13. Then, as shown in FIG. 3, the wiring 20 is also located at the notch 14. Due to the anchoring action due to the location of the wiring 20 in the notch 14, the degree of adhesion and bonding strength of the wiring 20 to the insulating substrate 10 at the corner 13 is improved, and peeling of the wiring 20 from the insulating substrate 10 can be suppressed. As a result, the connection reliability of the wiring 20 at the portion that extends over the corner 13 is improved.
  • FIG. 4 shows a cross-sectional image of the prototype. As shown in FIG.
  • the surface roughness of the side end surface 12 is rougher than that of the main surface 11, and the bonding strength of the wiring 22 thinner than the wiring 21 on the main surface 11 to the side end surface 12 is increased.
  • the main surface 11 is located on a smooth surface with a finer surface roughness than the side end surface 12 and with higher accuracy, and the element mounting performance is enhanced.
  • a manufacturing method for obtaining the wiring board 1 having the structure described above will be described.
  • a mother substrate including a plurality of insulating substrates 10 used for the wiring substrate 1 is processed. After polishing the main surface of the mother substrate corresponding to the surface to be the main surface 11 of the insulating substrate 10, the mother substrate is diced to obtain one insulating substrate 10 as shown in FIG. 5A.
  • the main surface 11 of the insulating substrate 10 is a polished surface of the mother substrate, and the side end surface 12 of the insulating substrate 10 is a surface that appears after dicing the mother substrate. Thereby, the main surface 11 with high surface precision and the rough side end surface 12 as described above are obtained.
  • the above-described notch 14 is obtained by chipping during dicing.
  • a Cu thin film 31 is formed on the main surface 11 and the side end surface 12 of the insulating substrate 10 as a base layer.
  • a resist film 32 is formed on the Cu thin film 31 as shown in FIG. 5C.
  • the resist film 32 is exposed and developed to form a resist mask 33 as shown in FIG. 6A.
  • an oblique exposure method as shown in FIG. 8 is applied.
  • the photomask 34, the main surface 11, and the side end surfaces 12 are arranged at an angle with respect to the exposure parallel light 35. As shown in the figure, it is appropriate that the angle of the main surface 11 with respect to the vertical plane with respect to the exposure parallel light 35 is ⁇ , and ⁇ is 20 to 30 degrees.
  • the main surface 11 is made to strike the exposure parallel light 35 at an angle close to the vertical from the side end surface 12.
  • the photomask 34 faces the main surface 11. Therefore, the side end surface 12 is disposed substantially at right angles to the photomask 34. Therefore, on the side end surface 12, as the distance from the corner 13 increases, the distance from the photomask 34 increases. There is no such relationship on the main surface 11.
  • a wiring 20 is obtained which is relatively large on the main surface 11 and gradually increases in thickness toward the corner 13 on each of the main surface 11 and the side end surfaces 12. Note that, as the distance from the corner 13 on the side end surface 12 increases, the distance from the photomask 34 increases. Therefore, as shown in FIG. 1, the width of the wiring 22 on the side end surface 12 gradually increases as the distance from the corner 13 increases. .
  • FIG. 6B Cu plating is performed using the resist mask 33 as a mask, and a Cu layer 36 is formed on the Cu thin film 31 exposed from the resist mask 33.
  • FIG. 6C the resist mask 33 is removed.
  • FIG. 7A portions of the insulating substrate 10 other than the Cu layer 36 are exposed by etching.
  • a noble metal film 37 serving as a wiring material is formed using the Cu layer 36 as a template.
  • the Cu layer 36 is removed to expose the insulating substrate 10, and a desired wiring pattern (37) including the wiring 20 extending over the corner 13 is obtained.
  • the wiring 20 and the wiring pattern (37) are, for example, multilayer films, and from the insulating substrate 10 side, a Ti film-Pt film, a Ti film-Pt film-Au film, a Ti film-Pd film, a Ti film-Pd film- One provided with an Au film or the like is exemplified.
  • the wiring board 1 of the present embodiment it is possible to improve the connection reliability of the portion of the wiring 20 continuous over the corner 13 of the board over the corner 13.
  • the above-described manufacturing method is merely an example for obtaining the wiring board of the present disclosure, and it goes without saying that any manufacturing method may be applied to obtain the wiring board of the present disclosure.
  • the present disclosure can be used for a wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

配線基板には、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置している。角部に位置する縁部に配置された部位の配線の厚みが、縁部から離れた部位の配線の厚みより大きい。配線の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。配線は側端面上に対して、電子素子が搭載実装される主面上において厚みが大きく、また勾配が緩やかである。

Description

配線基板
　本開示は、半導体素子などを搭載するための配線基板に関する。
　従来、半導体素子などを搭載するための配線基板（サブマウント）が利用され、各種製造方法が提案されている。
　このような素子搭載用配線基板としては、素子が搭載される主面から側端面に亘る連続した配線が形成されたものがある（特開２００１－１０２７２２号等）。
　本開示の第一の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きい配線基板である。
本開示の一実施形態に係る配線基板を模式的に示す斜視図である。 本開示の一実施形態に係る配線基板を模式的に示す断面図である。 図２のＡ部の詳細を模式的に示す図である。 試作品の断面画像を示す。 本開示の一実施形態に係る配線基板を製造する一例の方法を説明するための工程図である。 図５Ａに続く工程図である。 図５Ｂに続く工程図である。 図５Ｃに続く工程図である。 図６Ａに続く工程図である。 図６Ｂに続く工程図である。 図６Ｃに続く工程図である。 図７Ａに続く工程図である。 図７Ｂに続く工程図である。 傾斜露光方法を説明するための模式図である。
　以下に本開示の一実施形態につき図面を参照して説明する。
　図１に本開示の一実施形態の配線基板１を示す。図１に示すように配線基板１は、絶縁基板１０上に導電性材料からなる配線２０が位置したものである。絶縁基板１０の主面１１と側端面１２とが、隣接する２面となっている。絶縁基板１０には、この隣接する２面である主面１１と側端面１２とで角部１３が構成される。
　配線２０は、主面１１上における配線２１と、側端面１２上における配線２２とからなり、角部１３を亘って連続している。配線基板１は電子素子搭載用であり、主面１１上においては配線２１により所定形状の素子接続用のパターンが形成され、素子搭載部が設けられる。但し、図１には単純化したパターンを示す。側端面１２上の配線２２は、ワイバーボンディング領域などの配線接続部に利用される。
　図２及び図３に示すように角部１３に位置する縁部に配置された部位の配線２１の厚みをｔ１１とし、その縁部から主面１１内側に離れた部位の配線２１の厚みをｔ１２とする。同様に図２及び図３に示すように角部１３に位置する縁部に配置された部位の配線２２の厚みをｔ２１とし、その縁部から側端面１２内側に離れた部位の配線２２の厚みをｔ２２とする。
　ｔ１１＞ｔ１２であり、厚みｔ１２より厚みｔ１１が大きくなっている。
　また、配線２１の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
　より内側の部位の厚みｔ１２より、角部１３に位置する縁部での厚みｔ１１が大きくなることによって、配線２０の角部１３を亘る部位における接続断面積が大きくなるので、同部位の接続信頼性が向上する。
　また、厚みｔ１１と厚みｔ１２とに差があっても、配線２１の厚みが角部１３に向かって次第に大きくなることによって、配線断面積の急変部を無くし接続信頼性を向上することができる。
　角部１３における配線２０の接続信頼性向上の効果は、主面１１側のみで配線の厚みを上記のように変化させても効果はある。また、側端面１２側で配線の厚みを上記のように変化させても効果はある。いずれにしても配線２０の角部１３を亘る部位における接続断面積が大きくなるからである。本実施形態では、より効果を高めるために側端面１２側も含めて２面１１，１２のそれぞれにおいて同様に配線厚を変化させている。
　すなわち、ｔ２１＞ｔ２２であり、厚みｔ２２より厚みｔ２１が大きくなっている。
　また、配線２２の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
　主面１１上の配線２１と、側端面１２上の配線２２との関係では以下の通りである。
　主面１１上における配線２１が、側端面１２上における配線２２に対して大きく形成されている。これは全体的にであって、角部１３からの等距離の部位で比較して、配線２１の厚みが配線２２の厚みより必ず大きい。
　また、配線２１，２２の厚みの角部１３に向かった漸増の勾配は、主面１１上の配線２１が側端面１２上の配線２２に対して緩やかである。
　これにより、側端面１２より広面積にされる主面１１上における配線２１の厚みを確保し、配線２０の接続信頼性を向上することができる。
　また、電子素子が搭載実装される配線２１の厚みが大きいことによって、電子素子のボンディング時の金属拡散が抑制される。
　さらに、電子素子が搭載実装される配線２１が勾配が緩やかであることによって、電子素子の搭載部の水平度を出せる効果がある。
　また、図３に示すように絶縁基板１０は角部１３に凹状の欠け部１４が位置している。そして図３に示すように配線２０は、欠け部１４にも位置している。配線２０が欠け部１４に位置することによるアンカー作用によって、角部１３における配線２０の絶縁基板１０に対する密着度、接合強度が向上し、配線２０の絶縁基板１０からの剥離が抑制できる。その結果、角部１３を亘る部位における配線２０の接続信頼性が向上する。
　なお、試作品の断面画像を図４に示す。
　図４に示すように側端面１２の表面粗さは、主面１１より粗くなっており、主面１１上の配線２１より薄い配線２２の側端面１２への接合強度を高めている。逆に、主面１１は、表面粗さが側端面１２より細かく精度の良い平滑面に位置し、素子実装性能が高められている。
　次に、以上説明した構造の配線基板１を得るための製造方法につき説明する。
　まず、配線基板１に使用する絶縁基板１０を複数個分の含んだ母基板に対して処理する。絶縁基板１０における主面１１となる面に相当する母基板の主面を研磨してから、母基板をダイシングして図５Ａに示すような１個分の絶縁基板１０を得る。絶縁基板１０の主面１１は、母基板において研磨した面とし、絶縁基板１０の側端面１２は、母基板をダイシングして現れた面とする。これにより、上述したような表面精度の高い主面１１と、粗い側端面１２を得る。また、ダイシング時のチッピングにより上述の欠け部１４を得る。
　次に図５Ｂに示すように絶縁基板１０の主面１１及び側端面１２に下地層としてＣｕ薄膜３１を形成する。
　次に図５Ｃに示すようにＣｕ薄膜３１上にレジスト膜３２を形成する。
　次にレジスト膜３２を露光、現像して図６Ａに示すようにレジストマスク３３を形成する。その露光にあたっては、図８に示すような傾斜露光方法を適用する。図８に示すように、フォトマスク３４、主面１１及び側端面１２を露光平行光３５に対して傾斜した角度に配置する。その角度は図示するように露光平行光３５に対する垂直面に対しての主面１１の角度をθとして、θを２０度から３０度とすることが適当である。このように主面１１が側端面１２より、露光平行光３５が鉛直に近い角度で当たるようにする。フォトマスク３４は主面１１に正対させる。したがって、側端面１２は、フォトマスク３４に対して略直角に配置される。そのため、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れる。主面１１上においてはその関係は無い。
　この露光方法を適用することにより、主面１１において比較的大きく、主面１１及び側端面１２のそれぞれにおいて角部１３に向かって厚みが漸増する配線２０を結果的に得る。なお、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れるため、図１に示したように、側端面１２上の配線２２は、角部１３から離れるほど次第に幅が広く形成される。
　次に図６Ｂに示すようにレジストマスク３３をマスクとしてＣｕメッキを施し、レジストマスク３３から露出するＣｕ薄膜３１上にＣｕ層３６を形成する。
　次に図６Ｃに示すようにレジストマスク３３を除去する。
　次に図７Ａに示すようにエッチングによりＣｕ層３６以外の部分の絶縁基板１０を露出させる。
　次に図７Ｂに示すようにＣｕ層３６を鋳型として使用し、配線材料となる貴金属膜３７を成膜する。
　次に図７Ｃに示すようにＣｕ層３６を除去して絶縁基板１０を露出させ、角部１３を亘る配線２０を含む所望の配線パターン（３７）を得る。なお、配線２０および配線パターン（３７）は、例えば多層膜であり、絶縁基板１０側からＴｉ膜－Ｐｔ膜、Ｔｉ膜－Ｐｔ膜－Ａｕ膜、Ｔｉ膜－Ｐｄ膜、Ｔｉ膜－Ｐｄ膜－Ａｕ膜等が設けられたものが挙げられる。
　以上説明したように本実施形態の配線基板１によれば、基板の角部１３を亘り連続した配線２０の、当該角部１３を亘る部位における接続信頼性を向上することができる。
　なお、上掲した製造方法は、本開示の配線基板を得るための一例に過ぎず、本開示の配線基板を得るために、どのような製造方法を適用してもよいことは勿論である。
　本開示は、配線基板に利用することができる。

Claims (8)

  1. 絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きい配線基板。
  2. 前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している請求項１に記載の配線基板。
  3. 前記２面のそれぞれにおいて、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きい請求項１に記載の配線基板。
  4. 前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされた請求項１から請求項３のうちいずれか一に記載の配線基板。
  5. 前記主面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増し、
    前記側端面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している請求項４に記載の配線基板。
  6. 前記漸増の勾配は、前記主面上が前記側端面上に対して緩やかである請求項５に記載の配線基板。
  7. 前記主面上における前記配線が、前記側端面上における前記配線に対して厚みが大きい請求項４から請求項６のうちいずれか一に記載の配線基板。
  8. 前記絶縁基板は、前記角部に凹状の欠け部が位置し、前記配線は、前記欠け部に位置している請求項１から請求項７のうちいずれか一に記載の配線基板。
PCT/JP2019/025764 2018-06-29 2019-06-28 配線基板 WO2020004605A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020527672A JP7124078B2 (ja) 2018-06-29 2019-06-28 配線基板
EP19827284.1A EP3817520A4 (en) 2018-06-29 2019-06-28 WIRING BOARD
CN201980041992.3A CN112314062B (zh) 2018-06-29 2019-06-28 布线基板
US17/256,036 US11589457B2 (en) 2018-06-29 2019-06-28 Wiring substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-124602 2018-06-29
JP2018124602 2018-06-29

Publications (1)

Publication Number Publication Date
WO2020004605A1 true WO2020004605A1 (ja) 2020-01-02

Family

ID=68986664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025764 WO2020004605A1 (ja) 2018-06-29 2019-06-28 配線基板

Country Status (5)

Country Link
US (1) US11589457B2 (ja)
EP (1) EP3817520A4 (ja)
JP (1) JP7124078B2 (ja)
CN (1) CN112314062B (ja)
WO (1) WO2020004605A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268368A (ja) * 1992-11-18 1994-09-22 Shin Kobe Electric Mach Co Ltd プリント配線板の製造法
JP2001102722A (ja) 1999-09-30 2001-04-13 Kyocera Corp 配線基板およびその製造方法
JP2003282795A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 配線基板
JP2019028304A (ja) * 2017-07-31 2019-02-21 京セラ株式会社 配線基板および発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891912B2 (ja) * 2002-10-09 2007-03-14 日本発条株式会社 ディスクドライブ用サスペンション
JP2005217134A (ja) * 2004-01-29 2005-08-11 Kyocera Corp 複合配線基板及び複合配線基板装置
JP5151080B2 (ja) * 2005-07-20 2013-02-27 三菱マテリアル株式会社 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール
JP2007329327A (ja) * 2006-06-08 2007-12-20 Elpida Memory Inc 半導体装置及びその製造方法
ZA200900699B (en) * 2006-06-30 2010-06-30 Sharp Kk Power supply board, board connector, luminaire, display, and television receiver
JP2008275815A (ja) * 2007-04-27 2008-11-13 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP5178476B2 (ja) * 2008-07-29 2013-04-10 京セラ株式会社 配線基板および半導体素子収納用パッケージならびに半導体装置
JP5447928B2 (ja) * 2009-06-17 2014-03-19 株式会社エレメント電子 実装基板およびそれを用いた薄型発光装置の製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
JP2015126112A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 配線回路基板、配線回路基板の製造方法および配線回路基板の検査方法
JP6267068B2 (ja) * 2014-06-26 2018-01-24 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6411249B2 (ja) * 2015-03-11 2018-10-24 新光電気工業株式会社 半導体装置
JP6616209B2 (ja) * 2016-02-26 2019-12-04 株式会社平和 遊技機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268368A (ja) * 1992-11-18 1994-09-22 Shin Kobe Electric Mach Co Ltd プリント配線板の製造法
JP2001102722A (ja) 1999-09-30 2001-04-13 Kyocera Corp 配線基板およびその製造方法
JP2003282795A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 配線基板
JP2019028304A (ja) * 2017-07-31 2019-02-21 京セラ株式会社 配線基板および発光装置

Also Published As

Publication number Publication date
CN112314062B (zh) 2023-10-10
US11589457B2 (en) 2023-02-21
JP7124078B2 (ja) 2022-08-23
EP3817520A1 (en) 2021-05-05
JPWO2020004605A1 (ja) 2021-07-08
US20210127486A1 (en) 2021-04-29
CN112314062A (zh) 2021-02-02
EP3817520A4 (en) 2022-04-06

Similar Documents

Publication Publication Date Title
KR102032172B1 (ko) 배선 기판 및 그 제조 방법
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20080084662A (ko) 배선 기판 및 그 제조 방법
WO2020004605A1 (ja) 配線基板
JP4694263B2 (ja) 接合基板の切断方法
US9530692B2 (en) Method of forming through wiring
US7931973B2 (en) Manufacturing method of metal structure in multi-layer substrate and structure thereof
KR101159514B1 (ko) 다층기판 금속배선 제조방법 및 그 구조
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
WO2020045436A1 (ja) 配線基板および電子装置
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JP5407316B2 (ja) 半導体装置の製造方法
JP7405591B2 (ja) プリント配線板の製造方法
JP2906756B2 (ja) 電子部品搭載用基板
JP2008277637A (ja) チップ抵抗器
JP6512609B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2664409B2 (ja) 混成集積回路の製造方法
TWI411373B (zh) 多層基板金屬線路結構
KR20210046057A (ko) 접합 기판, 금속 회로 기판 및 회로 기판
JP2002198373A (ja) 半導体装置の製造方法
WO2021014222A3 (en) Panel transducer scale package and method of manufacturing the same
JP2009164420A (ja) 半導体素子、半導体装置およびその半導体素子の製造方法
JP2000244032A (ja) 圧電素子上の導電膜及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19827284

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020527672

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019827284

Country of ref document: EP