KR20210046057A - 접합 기판, 금속 회로 기판 및 회로 기판 - Google Patents

접합 기판, 금속 회로 기판 및 회로 기판 Download PDF

Info

Publication number
KR20210046057A
KR20210046057A KR1020217008508A KR20217008508A KR20210046057A KR 20210046057 A KR20210046057 A KR 20210046057A KR 1020217008508 A KR1020217008508 A KR 1020217008508A KR 20217008508 A KR20217008508 A KR 20217008508A KR 20210046057 A KR20210046057 A KR 20210046057A
Authority
KR
South Korea
Prior art keywords
metal plate
substrate
length
edge
bonded substrate
Prior art date
Application number
KR1020217008508A
Other languages
English (en)
Other versions
KR102564099B1 (ko
Inventor
유타 츠가와
고지 니시무라
료타 아오노
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20210046057A publication Critical patent/KR20210046057A/ko
Application granted granted Critical
Publication of KR102564099B1 publication Critical patent/KR102564099B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

접합 기판 (10) 은, 기판 (20) 과, 기판 (20) 으로 적층 상태를 구성하고 있는 금속판 (30) 으로서, 기판 (20) 측의 제 1 면 (32) 과, 제 1 면 (32) 과 반대측의 제 2 면 (34) 을 갖고, 적층 방향에서 보았을 때 제 1 면 (32) 의 가장자리가 제 2 면 (34) 의 가장자리보다 외측에 위치하고 있는 금속판 (30) 과, 기판 (20) 과 금속판 (30) 사이에 배치되어 금속판 (30) 을 기판 (20) 에 접합시키고, 적층 방향에서 보았을 때 금속판 (30) 의 전체 둘레에 걸쳐 가장자리로부터 비어져 나와 있는 접합 부재 (40) 를 구비하고, 적층 방향을 따라 절단한 절단면에 있어서의, 제 1 면 (32) 의 둘레 가장자리에 상당하는 부분에서 제 2 면 (34) 의 둘레 가장자리에 상당하는 부분까지의 둘레면 길이 (A), 접합 부재 (40) 의 비어져 나온 길이 (B), 및, 금속판 (30) 의 두께 (C) 는, 하기의 제 1 식 및 제 2 식을 만족한다.
(제 1 식) 0.032 ≤ B/(A + B) ≤ 0.400
(제 2 식) 0.5 (㎜) ≤ C ≤ 2.0 (㎜)

Description

접합 기판, 금속 회로 기판 및 회로 기판
본 발명은, 접합 기판, 금속 회로 기판 및 회로 기판에 관한 것이다.
세라믹스제의 기판과, 납재 등의 접합 부재를 개재하여 기판에 접합된 금속판을 구비한 접합 기판의 금속판에 회로 패턴이 형성되고, 회로 패턴의 일부에 전자 부품이 실장된 회로 기판이 알려져 있다 (특허문헌 1 및 특허문헌 2 참조).
상기와 같은 회로 기판을 제조하는 경우, 전자 부품은 금속판에 형성된 회로 패턴에 예를 들어 땜납을 개재하여 실장된다. 그 때문에, 회로 패턴이 형성된 금속판은 전자 부품의 실장시에 발열한다. 또, 상기와 같은 회로 기판을 예를 들어 제품 (도시 생략) 의 일부에 장착하여 동작시키는 경우, 전자 부품은 발열한다. 이러한 이유에 의해, 접합 기판 및 회로 기판에는, 일정한 기준 이상의 히트 사이클 특성을 만족할 것이 요구된다.
또, 상기와 같은 회로 기판의 전자 부품으로서 이른바 파워 IC 등의 반도체 소자가 사용되지만, 최근 파워 IC 의 하이파워화가 진행되고 있다. 파워 IC 등의 반도체 소자는, 회로 기판의 동작시에 고온 (예를 들어 200 ℃ 등) 으로 발열하는 경우도 있다. 이상의 이유에 의해, 접합 기판 및 회로 기판에는, 상기의 일정한 기준보다 더욱 높은 기준 이상의 히트 사이클 특성을 만족할 것이 요구되고 있다.
여기서, 특허문헌 1 에는, 세라믹 구리 회로 기판 (세라믹스 기판 및 회로 패턴이 형성된 구리판) 과, 세라믹스 기판과 구리판 사이에 배치되고, 양자를 접합하는 납재와, 회로 패턴에 실장되어 있는 반도체 칩을 구비한 반도체 장치가 개시되어 있다. 구체적으로는, 납재의 구리판의 가장자리로부터의 비오져 나온 길이를 10 (㎛) 이상 150 (㎛) 이하로 하고, 구리판의 둘레면을 경사면상으로 하고, 구리판의 두께를 0.2 (㎜) 이상 1.0 (㎜) 이하로 하는 것이 개시되어 있다. 이 경우, 구리판의 단면의 단부에 상당하는 부분의 직각 이등변 삼각형의 면적을 면적 D 로 하고, 단부로부터 당해 직각 이등변 삼각형을 제외한 부분의 면적을 면적 C 로 정의하면, C/D 는 0.2 이상 0.6 이하로 하는 것이 개시되어 있다 (특허문헌 1 의 도 3 참조).
또, 특허문헌 2 에는, 세라믹스 기판과, 금속 회로와, 세라믹스 기판에 금속 회로를 접합하는 접합층을 구비하고, 금속 회로에 전자 부품을 실장하기 위한 회로 기판이 개시되어 있다. 구체적으로는, 접합층의 금속 회로의 가장자리로부터의 비어져 나온 길이를 30 (㎛) 이하로 하고, 금속 회로의 둘레면을 경사면으로 하고, 금속 회로의 두께를 0.3 (㎜) 이상 0.5 (㎜) 이하로 하는 것이 개시되어 있다.
일본 공개특허공보 2016-174165호 일본 공개특허공보 평10-326949호
그런데, 접합 기판, 금속 회로 기판 및 회로 기판은, 방열성을 높이기 위해, 금속판의 두께를 크게 할 것 (예를 들어, 0.5 (㎜) 이상의 두께로 할 것) 이 요망되고 있다.
특허문헌 1 에 개시되어 있는 세라믹 구리 회로 기판의 경우, 상기의 C/D 의 범위에 관한 조건을 만족한 후에 구리판의 두께를 크게 하면, 구리판의 단부의 경사면상의 부분의 폭이 커져 버린다. 이에 수반하여, 구리판에 있어서의 전자 부품의 실장 영역이 좁아져 버린다.
또, 전술한 바와 같이, 특허문헌 2 에는, 금속판의 두께를 크게 한 경우 (예를 들어, 0.8 (㎜) 이상의 두께로 한 경우) 에 대해 개시되어 있지 않다. 그 때문에, 특허문헌 2 에는, 금속 회로의 두께를 크게 한 경우의 히트 사이클 특성을 고려한 회로 기판의 최적의 설계 조건이 개시되어 있지 않다.
본 발명은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수한 접합 기판의 제공을 목적으로 한다. 또, 본 발명은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수한 금속 회로 기판의 제공을 목적으로 한다. 또, 본 발명은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수한 회로 기판의 제공을 목적으로 한다.
본 발명의 제 1 양태의 접합 기판은, 기판과, 상기 기판으로 적층 상태를 구성하고 있는 금속판으로서, 상기 기판측의 제 1 면과, 상기 제 1 면과 반대측의 제 2 면을 갖고 있고, 적층 방향에서 보았을 때 상기 제 1 면의 가장자리가 상기 제 2 면의 가장자리보다 외측에 위치하고 있는 금속판과, 상기 기판과 상기 금속판 사이에 배치되어 상기 금속판을 상기 기판에 접합시키고 있는 접합 부재로서, 상기 적층 방향에서 보았을 때 상기 금속판의 전체 둘레에 걸쳐 가장자리로부터 비어져 나와 있는 접합 부재를 구비하고, 상기 적층 방향을 따라 절단한 복수의 절단면 중 적어도 1 개의 절단면에 있어서의, 상기 제 1 면의 둘레 가장자리에 상당하는 부분에서 상기 제 2 면의 둘레 가장자리에 상당하는 부분까지의 상기 적층 방향과 직교하는 직교 방향의 길이를 둘레면 길이 (A) (㎜), 상기 접합 부재의 비어져 나온 부분의 상기 직교 방향의 길이를 비어져 나온 길이 (B) (㎜), 및, 상기 제 1 면에서 상기 제 2 면까지의 거리를 상기 금속판의 두께 (C) (㎜) 로 한 경우, 하기의 제 1 식 및 하기의 제 2 식을 만족하고 있다.
(제 1 식) 0.032 ≤ B/(A + B) ≤ 0.400
(제 2 식) 0.5 (㎜) ≤ C ≤ 2.0 (㎜)
본 발명의 제 2 양태의 접합 기판은, 제 1 양태의 접합 기판으로서, 상기 금속판은, 상기 적층 방향에서 보았을 때 각이 4 개 이상인 다각형으로 되고, 상기 적어도 1 개의 절단면은, 상기 적층 방향에서 본 상기 금속판의 대각선으로 절단한 절단면으로 되어 있다.
본 발명의 제 3 양태의 접합 기판은, 제 2 양태의 접합 기판으로서, 모든 상기 대각선으로 상기 적층 방향을 따라 절단한 모든 절단면에 있어서의, 상기 둘레면 길이 (A) (㎜) 및 상기 비어져 나온 길이 (B) (㎜) 는, 상기 제 1 식을 만족하고 있다.
본 발명의 제 4 양태의 접합 기판은, 제 1 ∼ 제 3 양태 중 어느 일 양태에 기재된 접합 기판으로서, 상기 금속판에 있어서의 상기 제 1 면의 전체 둘레 가장자리와 상기 제 2 면의 전체 둘레 가장자리를 잇는 둘레면은, 경사면을 포함하는 면으로 되어 있다.
본 발명의 제 5 양태에 기재된 접합 기판은, 제 4 양태의 접합 기판으로서, 상기 적층 방향을 따라 절단한 복수의 절단면 중 적어도 1 개의 절단면에 있어서의, 상기 경사면에 상당하는 부분의 상기 직교 방향에 대한 경사각 (θ) (°) 은, 하기의 제 3 식을 만족하고 있다.
(제 3 식) θ > 45 (°)
본 발명의 제 6 양태의 접합 기판은, 제 5 양태의 접합 기판으로서, 모든 상기 대각선으로 상기 적층 방향을 따라 절단한 모든 절단면에 있어서의, 상기 경사면에 상당하는 부분의 상기 직교 방향에 대한 경사각 (θ) (°) 은, 상기 제 3 식을 만족하고 있다.
본 발명의 제 7 양태의 접합 기판은, 제 1 ∼ 제 6 양태 중 어느 일 양태에 기재된 접합 기판으로서, 상기 둘레면 길이 (A) (㎜) 는, 0.15 (㎜) 이상 0.30 (㎜) 이하 중 어느 길이로 되어 있다.
본 발명의 제 8 양태의 접합 기판은, 제 1 ∼ 제 7 양태 중 어느 일 양태에 기재된 접합 기판으로서, 상기 비어져 나온 길이 (B) (㎜) 는, 10 × 10-6 (㎜) 이상 100 × 10-6 (㎜) 이하 중 어느 길이로 되어 있다.
본 발명의 제 1 양태의 금속 회로 기판은, 제 1 ∼ 제 8 양태 중 어느 일 양태에 기재된 접합 기판의 금속판에 회로 패턴이 형성되어 있다.
본 발명의 제 1 양태의 회로 기판은, 제 1 ∼ 제 8 양태 중 어느 일 양태에 기재된 접합 기판과, 회로 패턴이 형성된 상기 금속판에 실장되어 있는 전자 부품을 구비하고 있다.
본 발명의 제 2 양태의 회로 기판은, 제 1 양태의 회로 기판으로서, 상기 전자 부품의 동작 온도는, 100 ℃ 이상 250 ℃ 이하의 범위로 되어 있다.
본 발명의 접합 기판은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다.
또, 본 발명의 금속 회로 기판은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다.
또, 본 발명의 회로 기판은, 금속판의 두께가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다.
상기 서술한 목적, 및 그 밖의 목적, 특징 및 이점은, 이하에 서술하는 바람직한 실시형태, 및 거기에 부수되는 이하의 도면에 의해 더욱 분명해진다.
도 1 은, 본 실시형태의 접합 기판의 상면도이다.
도 2A 는, 도 1 의 접합 기판을 2A-2A 절단선으로 절단한 단면도이다.
도 2B 는, 도 2A 의 단면도의 일부를 확대한 단면도이다.
도 2C 는, 도 2A 의 단면도의 일부를 확대한 단면도로서, 납재의 젖음성의 일례를 고려한 단면도이다.
도 2D 는, 도 2A 의 단면도의 일부를 확대한 단면도로서, 납재의 젖음성의 일례를 고려한 단면도이다.
도 3A 는, 본 실시형태의 회로 기판의 상면도로서, 실장된 반도체 소자 및 그 근방의 부분 확대도이다.
도 3B 는, 도 3A 의 회로 기판을 3B-3B 절단선으로 절단한 단면도이다.
도 4 는, 복수의 실시예 및 복수의 비교예에 대한 설정 조건 및 히트 사이클 시험의 결과를 정리한 표이다.
도 5 는, 변형예의 접합 기판의 상면도이다.
도 6 은, 다른 변형예의 접합 기판의 부분 단면도이다.
<개요>
이하, 본 실시형태에 대해, 도면을 참조하면서 설명한다. 먼저, 본 실시형태의 접합 기판 (10) (도 1, 도 2A 및 도 2B 참조), 금속 회로 기판 및 회로 기판 (50) 의 구성에 대해 설명한다. 이어서, 본 실시형태의 회로 기판 (50) 의 제조 방법에 대해 설명한다. 이어서, 복수의 실시예 및 복수의 비교예에 대해 실시한 히트 사이클 시험에 대해 설명한다. 이어서, 본 실시형태의 효과에 대해 설명한다. 마지막으로, 변형예에 대해 설명한다. 또한, 이하의 설명에 있어서 참조하는 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 부여하고, 적절히 설명을 생략한다. 또, 본 발명은 이하의 실시형태에 한정되지 않는다.
≪본 실시형태의 접합 기판, 금속 회로 기판 및 회로 기판의 구성≫
도 1 은, 본 실시형태의 접합 기판 (10) 의 상면도를 나타내고 있다. 도 2A 는, 도 1 의 접합 기판 (10) 을 2A-2A 절단선으로 절단한 단면도를 나타내고 있다. 도 2B 는, 도 2A 의 접합 기판 (10) 의 단면도의 일부를 확대한 단면도를 나타내고 있다.
<접합 기판>
본 실시형태의 접합 기판 (10) 은, 도 1, 도 2A 및 도 2B 에 나타내어지는 바와 같이, 세라믹스 기판 (20) (기판의 일례) 과, 금속판 (30) 과, 납재 (40) (접합 부재의 일례) 를 구비하고 있다. 또, 세라믹스 기판 (20) 과 금속판 (30) 은, 도 2A 및 도 2B 에 나타내어지는 바와 같이, 납재 (40) 를 사이에 두고 적층 상태를 구성하고 있다.
또한, 본 실시형태, 실시예 및 변형예에 있어서의「접합 기판」이란, 회로 패턴 (60) (도 3A 및 도 3B 참조) 이 형성되기 전의 기판을 의미한다. 또,「금속 회로 기판」이란, 접합 기판 (10) 의 금속판 (30) 에 회로 패턴 (60) 이 형성된 상태의 기판을 의미한다. 또,「회로 기판」이란, 접합 기판 (10) 의 금속판 (30) 에 회로 패턴 (60) 이 형성된 후에 회로 패턴 (60) 의 일부에 반도체 소자 (70) 등의 전자 부품이 실장된 상태의 기판을 의미한다.
(세라믹스 기판)
본 실시형태의 세라믹스 기판 (20) 은, 금속판 (30) 을 지지하는 기능을 갖는다. 여기서, 세라믹스 기판 (20) 은, 일례로서, 질화규소제로 되고, 그 두께 방향 (도면 중의 T 방향 (적층 방향의 일례) 을 말한다) 에서 보았을 때 사각형으로 되어 있다. 또, 세라믹스 기판 (20) 의 두께는, 일례로서 0.32 (㎜) 로 되어 있다. 또한, 세라믹스 기판 (20) 의 재료, 형상 등은, 본 실시형태에 있어서의 일례이며, 전술한 기능을 발휘하면 본 실시형태의 경우와 상이해도 된다. 예를 들어, 두께는 0.1 ㎜ 이상이어도 되고, 0.2 ㎜ 이상이어도 된다. 또, 두께는 2.5 ㎜ 이하여도 되고, 1.5 ㎜ 이하여도 된다. 또, 형상이 사각형인 경우 (장방형상이나 정방형상인 경우) 에, 한 변의 길이는 5 ㎜ 이상이어도 되고, 10 ㎜ 이상이어도 된다. 또, 한 변의 길이는 250 ㎜ 이하여도 되고, 200 ㎜ 이하여도 된다.
(금속판 및 납재)
본 실시형태의 금속판 (30) 은, 회로 패턴 (60) (도 3A 및 도 3B 참조) 이 형성되기 위한 부분으로 되어 있다. 금속판 (30) 은, 전술한 바와 같이, 세라믹스 기판 (20) 과 적층 상태를 구성하고 있다.
본 실시형태의 납재 (40) 는, 도 2A 및 도 2B 에 나타내어지는 바와 같이, 세라믹스 기판 (20) 과 금속판 (30) 사이에 배치되어 금속판 (30) 을 세라믹스 기판 (20) 에 접합시키고 있다. 또, 납재 (40) 는, T 방향에서 보았을 때, 금속판 (30) 의 전체 둘레 가장자리로부터 비어져 나와 있다 (도 2A 및 도 2B 참조). 환언하면, 납재 (40) 는, T 방향에서 보았을 때, 금속판 (30) 의 하면 (32) 의 전체 둘레 가장자리 (32A) 로부터 비어져 나와 있다. 전술한 바와 같이, 도 2A 및 도 2B 는 도 1 의 2A-2A 절단선으로 절단한 접합 기판 (10) 의 단면도이지만, 2A-2A 절단선은 접합 기판 (10) 을 그 두께 방향에서 본 경우의 금속판 (30) 의 대각선을 포함하는 가상선 (L1) 과 겹쳐 있다. 가상선 (L1) 이 따르는 방향을 X 방향으로 하면, 납재 (40) 는, 도 2A 에 나타내어지는 바와 같이, X 방향에 있어서, 금속판 (30) 의 둘레 가장자리 (환언하면, 하면 (32) 의 둘레 가장자리 (32A)) 에 상당하는 부분으로부터 B (㎜) 비어져 나와 있다. 이하, 본 명세서에서는, 길이 (B), 즉, 납재 (40) 의 비어져 나온 부분에 있어서의 T 방향에 직교하는 X 방향 (직교 방향의 일례) 의 길이 (B) 를 비어져 나온 길이 (B) 라고 한다. 본 실시형태의 비어져 나온 길이 (B) 는, 일례로서 50 × 10-6 (㎜) 으로 되어 있다. 단, 후술하는 실시예의 평가 결과 (도 4 의 표를 참조) 를 고려하면, 비어져 나온 길이 (B) 는, 10 × 10-6 (㎜) 이상 100 × 10-6 (㎜) 이하인 것이 바람직하다.
금속판 (30) 은, 일례로서, 구리제로 되고, 그 두께 방향 (도면 중의 T 방향 (적층 방향의 일례) 을 말한다) 에서 보았을 때 사각형으로 되어 있다. 금속판 (30) 의 두께 (C) 는, 일례로서 0.8 (㎜) 로 되어 있다. 단, 후술하는 실시예의 평가 결과 (도 4 의 표를 참조) 를 고려하면, 두께 (C) 는, 0.5 (㎜) 이상 2.0 (㎜) 이하이다. 더욱 바람직한 두께 (C) 는, 0.8 (㎜) 이상 1.2 (㎜) 이하이다. 또, 금속판 (30) 의 재료 및 두께 이외의 형상은, 본 실시형태에 있어서의 일례이며, 회로 패턴 (60) 이 되는 것이면 본 실시형태의 경우와 상이해도 된다.
본 실시형태에서는, 금속판 (30) 의 두께 방향에 있어서의 2 개의 면 중, 세라믹스 기판 (20) 측의 평면을 하면 (32) (제 1 면의 일례), 세라믹스 기판 (20) 측과 반대측의 평면, 즉, 하면 (32) 과 반대측의 평면을 상면 (34) (제 2 면의 일례) 으로 한다. 또, 금속판 (30) 의 상면 (34) 의 전체 둘레 가장자리 (34A) 와 하면 (32) 의 전체 둘레 가장자리 (32A) 를 잇는 면을 둘레면 (36) 으로 한다. 여기서, 금속판 (30) 은, 적층 방향에서 보았을 때 하면 (32) 의 가장자리가 상면 (34) 의 가장자리보다 외측에 위치하고 있다. 환언하면, 금속판 (30) 을 T 방향의 상측에서 보면, 하면 (32) 은, 상면 (34) 을 둘러싸고 있다 (도 2A 및 도 2B 참조). 즉, 둘레면 (36) 은, 상면 (34) 측으로부터 하면 (32) 측에 걸쳐, 상면 (34) 의 전체 둘레 가장자리로부터 외측으로 넓어지는 경사상의 면으로 되어 있다. 보다 구체적으로는, 둘레면 (36) 은, 도 2B 에 나타내어지는 바와 같이, 상면 (34) 의 가장자리 (34A) 보다 X 방향의 외측 (하면 (32) 의 가장자리 (32A) 측) 에서 가장자리 (34A) 에 이어져 있는 곡면 부분 (36A) 과, 곡면 부분 (36A) 의 외측 단부에서 하면 (32) 의 가장자리 (32A) 까지의 평면 부분 (36B) 으로 구성되어 있다. 평면 부분 (36B) 의 X 방향 (하면 (32)) 에 대한 경사각 (θ) 은, 45°보다 급구배 (경사각 (θ) > 45°) 로 되어 있다. 즉, 본 실시형태의 둘레면 (36) 은, 경사면으로 되는 평면 부분 (36B) 을 포함하는 면으로 되어 있다. 또한, 본 실시형태의 경사각 (θ) 은, 일례로서 경사각 (θ) 이 69°로 되어 있다.
또한, 둘레면 (36) 의 시점이 되는 상면 (34) 의 가장자리 (34A) 는, 도 2 에 나타내는 바와 같이, 단면의 관찰 시야에 있어서, 두께의 감소가 시작된 위치를 의미한다. 도 2 의 관찰 시야로부터 분명한 바와 같이, 여기서의 두께의 감소에 있어서, 표면의 미세한 요철 (표면 조도) 은 고려하지 않는다.
또, 납재 (40) 는, 예를 들어, 젖음성을 고려하면, 도 2C 나 도 2D 와 같은 단면 형상을 나타낸다. 도 2C 와 같이 납재 (40) 의 두께가 외측 가장자리를 향함에 따라 작아져 납재 (40) 와 세라믹스 기판 (20) 이 접하는 경우에는, 단면에 있어서의 세라믹스 기판 (20) 과 납재 (40) 의 접점 (40C) 이, 하면 (32) 의 가장자리 (32A) 에서 접점 (40C) 까지의 거리가 비어져 나온 길이 (B) 가 된다. 또, 도 2D 와 같이, 납재 (40) 의 외측 가장자리가 볼록 형상이 되는 경우에는, 하면 (32) 의 가장자리 (32A) 에서 볼록 형상의 정점 (40D) 까지가 비어져 나온 길이 (B) 가 된다.
또, 평면 부분 (36B) 은, 예를 들어, 단면에 있어서 면의 평균 조도 이하로 소정 거리 이상 직선으로 되어 있는 영역이다. 바꾸어 말하면, 연속해서 상기 경사각 (θ) 으로 되어 있는 영역이다.
또, 본 실시형태에서는, 도 2A 에 나타내어지는 바와 같이, X 방향에 있어서의 둘레면 (36) 에 상당하는 부분의 길이 (A) (이하, 둘레면 길이 (A) 라고 한다) 는, 일례로서 0.25 (㎜) 로 되어 있다. 단, 후술하는 실시예의 평가 결과 (도 4 의 표를 참조) 를 고려하면, 둘레면 길이 (A) 는, 일례로서 0.15 (㎜) 이상 0.30 (㎜) 이하인 것이 바람직하다.
이상과 같기 때문에, 본 실시형태의 접합 기판 (10) 에서는, 둘레면 길이 (A) (㎜) 와, 비어져 나온 길이 (B) (㎜) 의 관계는, 후술하는 실시예의 평가 결과 (도 4 의 표를 참조) 를 고려하면, 하기의 식 1 을 만족하고 있다.
(식 1) 0.032 ≤ B/(A + B) ≤ 0.400
또한, 금속판 (30) 의 두께 (C) (㎜) 에 대해서도 고려하면, 본 실시형태의 접합 기판 (10) 은, 상기의 식 1 을 만족하면서, 하기의 식 2 를 만족한다고 할 수 있다.
(식 2) 0.5 (㎜) ≤ C ≤ 2.0 (㎜)
또한, 전술한 바와 같이, 본 실시형태의 접합 기판 (10) 의 둘레면 (36) 은, 곡면 부분 (36A) 과 평면 부분 (36B) 으로 구성되어 있다. 여기서, 도 2B 에 나타내어지는 바와 같이, 금속판 (30) 의 단면도에 있어서, 가장자리 (32A) 로부터 금속판 (30) 의 상면 (34) 의 내측을 향하여 X 방향을 따르는 직선 (예를 들어 하면 (32) 에 상당하는 직선) 과 45°가 되도록 직선을 긋고, 이 직선과 상면 (34) 이 교차하는 점을 점 (34B) 으로 한다. 가장자리 (32A) 와 점 (34B) 을 잇는 직선을 빗변으로 하는 직각 이등변 삼각형에 상당하는 단면의 면적을 S1 로 한다. 또, 가장자리 (32A) 와 점 (34B) 을 잇는 직선으로부터 세라믹스 기판 (20) 의 외측 방향을 향하여 비어져 나오는 단면의 면적, 즉, 금속판 (30) 의 단부로부터 전술한 직각 이등변 삼각형을 제외한 부분의 단면의 면적을 S2 로 한다. 이 경우, 본 실시형태에서는, 면적 S1 과 면적 S2 의 관계는, 하기의 식 3 을 만족하고 있다.
(식 3) 0.6 ≤ S2/S1
이상과 같이, 본 실시형태의 접합 기판 (10) 의 구성에 대해, 가상선 (L1) 을 따른 절단선으로 절단한 단면도 (도 2A 및 도 2B) 를 참조하면서 설명하였다. 그리고, 본 실시형태의 접합 기판 (10) 은, 전술한 식 1, 식 2 및 식 3 을 만족하는 것으로 하여 설명하였다. 여기서, 식 1, 식 2 및 식 3 중 식 1 및 식 3 은, 접합 기판 (10) 의 단면도를 사용하여 정의한 파라미터에 의한다. 그 때문에, 식 1 및 식 3 의 값은, 절단선의 방향에 따라 값이 변화한다.
그러나, 본 실시형태의 경우, 도 1 에 나타내어지는 바와 같이, 금속판 (30) 의 길이 방향 (Y 방향) 에 평행한 가상선 (L2) 을 따라 절단한 단면도의 경우에도, 식 1 및 식 3 을 만족한다. 또, 금속판 (30) 의 폭 방향 (Z 방향) 에 평행한 가상선 (L3) 을 따라 절단한 단면도의 경우에도, 식 1 및 식 3 을 만족한다. 즉, 본 실시형태의 경우, 금속판 (30) 의 대각선을 따른 가상선 (L1) 으로 절단한 단면도뿐만 아니라, 2 개의 대각선의 교점 (O) (도 1 참조) 또는 Z 방향에서 본 중심 (O) 을 지나는 모든 가상선을 따라 절단한 단면도의 경우에도, 식 1 및 식 3 을 만족한다. 다른 견해로 보면, 본 실시형태의 경우, 금속판 (30) 에 있어서의 모든 대각선으로 Z 방향을 따라 절단한 모든 절단면에 있어서, 식 1 및 식 3 을 만족한다.
이상이 본 실시형태의 접합 기판 (10) 의 구성에 대한 설명이다.
<금속 회로 기판>
본 실시형태의 금속 회로 기판은, 도 1 및 도 2 의 접합 기판에 회로 패턴 (60) 이 형성된 상태의 기판이다. 회로 패턴 (60) 에 대해서는 하기 회로 기판 (50) 의 설명과 같다.
<회로 기판>
다음으로, 본 실시형태의 회로 기판 (50) 에 대해, 도 3A 및 도 3B 를 참조하면서 설명한다. 도 3A 는, 본 실시형태의 회로 기판 (50) 의 상면도로서, 실장된 반도체 소자 (70) 및 그 근방의 부분 확대도를 나타내고 있다. 도 3B 는, 도 3A 의 회로 기판 (50) 을 3B-3B 절단선으로 절단한 단면도를 나타내고 있다.
본 실시형태의 회로 기판 (50) 은, 전술한 바와 같이, 접합 기판 (10) 의 금속판 (30) 에 회로 패턴 (60) 이 형성된 후에 회로 패턴 (60) 의 일부에 반도체 소자 (70) 등의 전자 부품이 실장된 상태의 기판으로 되어 있다. 여기서, 반도체 소자 (70) 는, 일례로서, 이른바 파워 IC 로 되고, 그 동작 온도의 범위의 상한이 250 ℃ 로 되어 있다. 회로 패턴 (60) 은, 도 3A 에 나타내어지는 바와 같이, 금속판 (30) 의 일부를 삭제하여 (구체적으로는, 후술하는 바와 같이, 에칭하여) 형성한 패턴으로 되어 있다. 회로 패턴 (60) 은, 실장하는 복수의 전자 부품을 고려한 레이아웃을 고려하여 형성되어 있다. 도 3A 및 도 3B 의 예에서는, 반도체 소자 (70) 가 회로 패턴 (60) 이 정해진 위치에 땜납 (80) 에 의해 접합되어 있다.
이상이 본 실시형태의 회로 기판 (50) 의 구성에 대한 설명이다.
≪본 실시형태의 회로 기판 및 금속 회로 기판의 제조 방법≫
다음으로, 본 실시형태의 회로 기판 (50) (도 3A 및 도 3B 참조) 및 금속 회로 기판의 제조 방법에 대해 설명한다.
먼저, 세라믹스 기판 (20) 의 일방의 면에 납재 (40) 를 도포한다.
이어서, 납재 (40) 가 도포된 세라믹스 기판 (20) 의 일방의 면에 금속판 (30) 을 붙인다. 즉, 세라믹스 기판 (20) 에 금속판 (30) 을 접합한다.
이어서, 금속판 (30) 이 예를 들어, 도 1 과 같이 T 방향의 상측에서 보았을 때 세라믹스 기판 (20) 의 내측에서 사각형이 되도록, 금속판 (30) 을 에칭한다.
이어서, 금속판 (30) 의 상면 (34) 에 소정의 표면 처리를 실시한다.
이상에 의해, 회로 기판 (50) 을 제조하기 위해 필요해지는, 접합 기판 (10) 이 제조된다. 또한, 금속판 (30) 의 에칭이 종료된 시점에서는, 납재 (40) 는, 금속판 (30) 의 전체 둘레 가장자리보다 비어져 나온 상태로 되어 있다. 또, 금속판 (30) 의 둘레면 (36) 은, 에칭에 의한 영향에 의해, 도 2A 및 도 2B 에 나타내어지는 바와 같이, 경사면을 포함하는 면이 된다.
이어서, 접합 기판 (10) 의 금속판 (30) 의 상면 (34) 에 포토레지스트 (도시 생략) 를 라미네이트한다. 이 경우, 액상의 포토레지스트를 도포해도 된다.
이어서, 포토레지스트에 회로 패턴 (60) 을 형성하기 위해, 회로 패턴 (60) 에 준한 패턴의 노광을 한다. 이 경우, 회로 패턴 (60) 의 네거티브 화상이 형성되어 있는 필름을 포토레지스트에 밀착시켜 이른바 일괄 노광에 의해 포토레지스트를 감광시켜도, 이른바 직묘형 (直描型) 노광 장치를 사용하여 (상기 필름을 사용하지 않고) 포토레지스트를 감광시켜도 된다.
이어서, 회로 패턴 (60) 에 준하여 감광한 포토레지스트를 에칭한다.
이어서, 남은 포토레지스트를 제거한다.
이상에 의해, 회로 패턴 (60) 이 형성된 상태의 접합 기판 (10) (즉 금속 회로 기판) 이 제조된다.
이어서, 회로 패턴 (60) 이 형성된 상태의 접합 기판 (10) (즉 금속 회로 기판) 에 반도체 소자 (70) 등의 전자 부품을 실장하면, 도 3A 및 도 3B 에 나타내어지는 바와 같이, 회로 기판 (50) 이 완성된다.
이상이 본 실시형태의 회로 기판 (50) 의 제조 방법에 대한 설명이다.
≪실시예 및 비교예의 히트 사이클 시험≫
다음으로, 둘레면 길이 (A) (㎜), 비어져 나온 길이 (B) (㎜), 금속판 (30) 의 두께 (C) (㎜), 경사각 (θ) (°) 및 S2/S1 를 파라미터로 하여, 복수의 접합 기판 (시료 1 ∼ 27) 을 준비하고, 후술하는 히트 사이클 시험을 실시하였다. 이 경우, 상기의 파라미터 이외에는, 전술한 실시형태의 접합 기판 (10) 과 동일한 설정 조건으로 하였다 (도 1, 도 2A 및 도 3B 참조).
그리고, 후술하는 정해진 기준을 만족하는 경우와 만족하지 않는 경우를 조사하였다. 그 결과, 도 4 의 표에 나타내어지는 바와 같이, 전술한 식 1, 식 2 및 식 3 을 만족하는 경우가 정해진 기준을 만족하는 경우가 되었다.
이하, 히트 사이클 시험의 내용에 대해 설명한다.
먼저, 상온 (일례로서 20 ℃) 의 시험 대상의 접합 기판을 150 ℃ 의 환경 내로 이동시키고, 150 ℃ 의 환경 내에서 15 분간 유지한다 (제 1 공정).
이어서, 접합 기판을 150 ℃ 의 환경 내로부터 -55 ℃ 의 환경 내로 이동시키고, -55 ℃ 의 환경 내에서 15 분간 유지한다 (제 2 공정).
그리고, 제 1 공정과 제 2 공정을 교대로 2000 회 반복한다.
이어서, 초음파 탐상 측정에 의해, 금속판 (30) 의 박리의 유무를 관찰한다.
그 결과, 본원의 발명자는, 박리가 있는 것으로 관찰된 접합 기판은 정해진 기준을 만족하지 않는 것으로 판단하고, 박리가 없는 것으로 관찰된 접합 기판은 정해진 기준을 만족하는 것으로 판단하였다. 도 4 의 표의「평가 결과」에서는,「정해진 기준을 만족하는 경우」를 OK 로 표기하고,「만족하지 않는 경우」를 NG 로 표기하였다.
또한, 도 4 의 표에 있어서의, 시료 1 ∼ 11, 13 ∼ 21 은, 상기의 평가 결과로부터, 각각 실시예 1 ∼ 20 으로 하였다. 시료 12 는, 본 실시형태의 접합 기판 (10) 에 상당한다. 또, 시료 22 ∼ 28 은, 각각 비교예 1 ∼ 7 로 하였다.
이상으로부터, 히트 사이클 시험의 결과, 도 4 의 표와 같이 되었다. 그리고, 본원의 발명자는, 식 1, 식 2 및 식 3 을 만족하는 접합 기판 (시료 1 ∼ 21) 은, 만족하지 않는 접합 기판 (시료 22 ∼ 28) 에 비해, 히트 사이클 특성의 면에서 우수한 것을 알아내었다.
이상이 복수의 실시예 및 복수의 비교예에 대한 히트 사이클 시험에 대한 설명이다.
≪본 실시형태의 효과≫
이상과 같이, 식 1, 식 2 및 식 3 을 만족하는, 본 실시형태 및 본 실시예의 접합 기판 (10) 및 금속 회로 기판은, 식 1, 식 2 및 식 3 중 적어도 어느 하나를 만족하지 않는 접합 기판에 비해, 히트 사이클 특성의 면에 있어서 우수한 것이 알아내어졌다. 여기서, 식 1, 식 2 및 식 3 중 적어도 어느 하나를 만족하지 않는 접합 기판에는, 예를 들어, 전술한 특허문헌 1 및 특허문헌 2 에 개시되어 있는 또는 그 사상으로 변형된 접합 기판이 포함된다.
따라서, 본 실시형태 및 본 실시형태에 포함되는 본 실시예의 접합 기판 (10) 및 금속 회로 기판은, 금속판 (30) 의 두께 (C) 가 큰 경우 (예를 들어 0.5 (㎜) 이상 2.0 (㎜) 이하) 라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다. 이에 수반하여, 본 실시형태의 회로 기판 (50) 은, 금속판 (30) (회로 패턴 (60) 의 부분) 의 두께 (C) 가 큰 경우라도, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다. 그 때문에, 본 실시형태의 회로 기판 (50) 은, 동작 온도의 범위의 상한이 예를 들어 250 ℃ 등의 고온이 되는 전자 부품 (예를 들어, 파워 IC) 을 실장하고 있는 경우라도, 잘 고장나지 않는다.
또한, 본 실시형태의 효과, 환언하면, 식 1, 식 2 및 식 3 을 만족하는, 본 실시형태 및 본 실시예의 접합 기판 (10) 및 금속 회로 기판의 기술적 우위성은, 본원의 발명자가 전술한 히트 사이클 시험을 실시한 결과에 기초하여 알아내어진 것이다. 그리고, 상기 기술적 우위성이란 열에 대한 특성인 점에서, 정성적인 것이다. 그 때문에, 본원의 발명자는, 본 히트 사이클 시험에 있어서의, 제 1 및 제 2 공정에서의 유지 온도 및 유지 시간, 그리고, 반복 횟수 (2000 회) 의 일부 또는 전부와 상이한 조건의 히트 사이클 시험에 의해서도, 본 히트 사이클 시험의 경우와 동일한 결과가 알아내어진 것으로 추인한다. 즉, 식 1, 식 2 및 식 3 을 만족하는 접합 기판 (10) 및 금속 회로 기판의 기술적 우위성은, 본 히트 사이클 시험과 상이한 조건 (예를 들어, 반복 횟수가 2000 회 미만이 되는 조건) 의 히트 사이클 시험으로부터도 유도할 수 있다고 할 수 있다.
≪변형예≫
이상과 같이, 본 발명에 대해 전술한 실시형태 및 실시예를 예로서 설명했지만, 본 발명은 전술한 실시형태 및 실시예에 한정되는 것은 아니다. 본 발명의 기술적 범위에는, 예를 들어, 하기와 같은 형태 (변형예) 도 포함된다.
예를 들어, 본 실시형태의 설명에서는, 금속판 (30) 의 전체 둘레 가장자리에서의 단면도에 있어서, 식 1, 식 2 및 식 3 을 만족하는 것으로 하였다. 그러나, 전술한 히트 사이클 시험의 결과를 고려하면, 이하의 것을 말할 수 있다. 즉, 적층 방향을 따라 절단한 복수의 절단면 중 적어도 1 개의 절단면에 있어서 (바람직하게는 임의의 10 개의 단면에 있어서 5 개 이상), 금속판 (30) 의 둘레 가장자리의 구조가, 식 1, 식 2, 식 3 을 만족하면 된다 (후술하는 바와 같이, 식 3 은 필수는 아니기 때문에, 적어도 1 개의 절단면 (바람직하게는 임의의 10 개의 단면에 있어서 5 개 이상) 에서 식 1 및 식 2 를 만족하면 된다). 다른 관점에서는, 전체 둘레 가장자리의 일부에 있어서 식 1, 식 2 및 식 3 중 어느 하나를 만족하지는 않지만 나머지에 있어서 전부를 만족하는 접합 기판이나 금속 회로 기판 (도시 생략) 은, 전술한 비교예의 접합 기판에 비해, 전자 부품의 실장 영역을 확보하면서, 히트 사이클 특성이 우수하다고 할 수 있다. 즉, 본 발명의 기술적 범위에는, 전체 둘레 가장자리의 일부에 있어서 식 1, 식 2 및 식 3 중 어느 하나를 만족하지는 않지만 나머지에 있어서 전부를 만족하는 접합 기판 및 금속 회로 기판도 포함된다. 여기서, 식 2 는 금속판 (30) 의 두께 (C) 이고, 통상적으로는 일정한 값이 되므로, 단면에 따라 식 2 를 만족하거나 만족하지 않거나 하는 경우는 없다 (두께 (C) 가 일정하지 않은 경우에는 단면도에 있어서 두께 (C) 의 최댓값과 최솟값의 평균을 두께 (C) 로 한다). 따라서, 단면에 따라 식 1 ∼ 식 3 의 전부를 만족하지 않는 경우에는, 통상적으로, 단면에 따라 식 1 을 만족하지 않는 단면이 있거나, 식 3 을 만족하지 않는 단면이 있거나, 식 1 및 식 3 의 양방을 만족하지 않는 단면이 있는 경우이다 (식 3 은 필수는 아니기 때문에, 단면에 따라 식 1 및 식 2 의 전부를 만족하지 않는 경우에는, 통상적으로, 단면에 따라 식 1 을 만족하지 않는 경우이다).
또, 본 실시형태의 설명에서는 식 1, 식 2 및 식 3 을 만족하는 예에 대해 설명했지만, 본 발명은 금속판 (30) 이 두꺼운 경우 (식 2 의 경우) 에 있어서, 식 1 을 만족하는 것이 중요하기 때문에, 식 3 은 만족하지 않아도 된다.
또, 본 실시형태에서는, T 방향에서 본 금속판 (30) 의 형상은 사각형상인 것으로 하여 설명하였다 (도 1 참조). 그러나, 식 1, 식 2 및 식 3 을 만족하는 접합 기판이면, T 방향에서 본 금속판 (30) 의 형상은 사각형상이 아니어도 된다. T 방향에서 본 금속판 (30) 의 형상은, 각이 없는 타원상, 삼각상, 각이 4 개 이상인 다각형상 (예를 들어, 도 5 의 변형예의 접합 기판 (10A)), 타원과 사각형이 조합된 복합 형상이나 그 밖의 2 차원 형상이어도 된다.
또, 본 실시형태에서는, 금속판 (30) 의 둘레면 (36) 은, 곡면 부분 (36A) 과 평면 부분 (36B) 으로 구성되어 있는 것으로 하여 설명하였다. 그러나, 식 1, 식 2 및 식 3 을 만족하는 접합 기판이면, 둘레면 (36) 이 곡면 부분 (36A) 과 평면 부분 (36B) 으로 구성되어 있지 않아도 된다. 예를 들어, 도 6 에 나타내어지는 변형예의 접합 기판 (10B) 과 같이 단면도에 있어서의 둘레면 (36) 의 부분이 직선상의 선분 (측면이 평면) 으로 되어 있어도 된다. 또, 단면도에 있어서의 둘레면 (36) 이 만곡선이어도 된다 (도시 생략). 둘레면 (36) 이 평면이 아니라 만곡되어 있거나 하는 경우, 경사각 (θ) 은, 상기 단면도에 있어서, 가장자리 (32A) 에 있어서의 둘레면 (36) 의 접선과 하면 (32) 이 이루는 각을 의미한다.
이 출원은, 2018년 9월 27일에 출원된 일본 특허출원 2018-181383호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 받아들인다.

Claims (11)

  1. 기판과,
    상기 기판으로 적층 상태를 구성하고 있는 금속판으로서, 상기 기판측의 제 1 면과, 상기 제 1 면과 반대측의 제 2 면을 갖고 있고, 적층 방향에서 보았을 때 상기 제 1 면의 가장자리가 상기 제 2 면의 가장자리보다 외측에 위치하고 있는 금속판과,
    상기 기판과 상기 금속판 사이에 배치되어 상기 금속판을 상기 기판에 접합시키고 있는 접합 부재로서, 상기 적층 방향에서 보았을 때 상기 금속판의 전체 둘레에 걸쳐 가장자리로부터 비어져 나와 있는 접합 부재를 구비하고,
    상기 적층 방향을 따라 절단한 복수의 절단면 중 적어도 1 개의 절단면에 있어서의, 상기 제 1 면의 둘레 가장자리에 상당하는 부분에서 상기 제 2 면의 둘레 가장자리에 상당하는 부분까지의 상기 적층 방향과 직교하는 직교 방향의 길이를 둘레면 길이 (A) (㎜), 상기 접합 부재의 비어져 나온 부분의 상기 직교 방향의 길이를 비어져 나온 길이 (B) (㎜), 및, 상기 제 1 면에서 상기 제 2 면까지의 거리를 상기 금속판의 두께 (C) (㎜) 로 한 경우, 하기의 제 1 식 및 하기의 제 2 식을 만족하는, 접합 기판.
    (제 1 식) 0.032 ≤ B/(A + B) ≤ 0.400
    (제 2 식) 0.5 (㎜) ≤ C ≤ 2.0 (㎜)
  2. 제 1 항에 있어서,
    상기 금속판은, 상기 적층 방향에서 보았을 때 각이 4 개 이상인 다각형으로 되고,
    상기 적어도 1 개의 절단면은, 상기 적층 방향에서 본 상기 금속판의 대각선으로 절단한 절단면으로 되어 있는, 접합 기판.
  3. 제 2 항에 있어서,
    모든 상기 대각선으로 상기 적층 방향을 따라 절단한 모든 절단면에 있어서의, 상기 둘레면 길이 (A) (㎜) 및 상기 비어져 나온 길이 (B) (㎜) 는, 상기 제 1 식을 만족하는, 접합 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속판에 있어서의 상기 제 1 면의 전체 둘레 가장자리와 상기 제 2 면의 전체 둘레 가장자리를 잇는 둘레면은, 경사면을 포함하는 면으로 되어 있는, 접합 기판.
  5. 제 4 항에 있어서,
    상기 적층 방향을 따라 절단한 복수의 절단면 중 적어도 1 개의 절단면에 있어서의, 상기 경사면에 상당하는 부분의 상기 직교 방향에 대한 경사각 (θ) (°)은, 하기의 제 3 식을 만족하는, 접합 기판.
    (제 3 식) θ > 45 (°)
  6. 제 5 항에 있어서,
    모든 상기 대각선으로 상기 적층 방향을 따라 절단한 모든 절단면에 있어서의, 상기 경사면에 상당하는 부분의 상기 직교 방향에 대한 경사각 (θ) (°) 은, 상기 제 3 식을 만족하는, 접합 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 둘레면 길이 (A) (㎜) 는, 0.15 (㎜) 이상 0.30 (㎜) 이하 중 어느 길이로 되어 있는, 접합 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 비어져 나온 길이 (B) (㎜) 는, 10 × 10-6 (㎜) 이상 100 × 10-6 (㎜) 이하 중 어느 길이로 되어 있는, 접합 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 접합 기판의 상기 금속판에 회로 패턴이 형성된, 금속 회로 기판.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 접합 기판과,
    회로 패턴이 형성된 상기 금속판에 실장되어 있는 전자 부품을 구비하고 있는, 회로 기판.
  11. 제 10 항에 있어서,
    상기 전자 부품의 동작 온도는, 100 ℃ 이상 250 ℃ 이하의 범위로 되어 있는, 회로 기판.
KR1020217008508A 2018-09-27 2019-09-27 접합 기판, 금속 회로 기판 및 회로 기판 KR102564099B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018181383 2018-09-27
JPJP-P-2018-181383 2018-09-27
PCT/JP2019/038172 WO2020067427A1 (ja) 2018-09-27 2019-09-27 接合基板、金属回路基板及び回路基板

Publications (2)

Publication Number Publication Date
KR20210046057A true KR20210046057A (ko) 2021-04-27
KR102564099B1 KR102564099B1 (ko) 2023-08-04

Family

ID=69949378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008508A KR102564099B1 (ko) 2018-09-27 2019-09-27 접합 기판, 금속 회로 기판 및 회로 기판

Country Status (6)

Country Link
US (1) US11497125B2 (ko)
EP (1) EP3860317A4 (ko)
JP (1) JP7455751B2 (ko)
KR (1) KR102564099B1 (ko)
CN (1) CN112772001A (ko)
WO (1) WO2020067427A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JP2009170930A (ja) * 2009-03-12 2009-07-30 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
US20140291699A1 (en) * 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459986A (en) 1987-08-31 1989-03-07 Toshiba Corp Ceramic circuit board
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
US20040103808A1 (en) * 2002-08-19 2004-06-03 Darren Lochun Electrical circuits and methods of manufacture and use
JP2004172182A (ja) 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Tdk株式会社 高密度インダクタおよびその製造方法
US7062840B2 (en) * 2003-02-24 2006-06-20 Delphi Technologies, Inc. Method for forming permanent magnet targets for position sensors
JP2004342635A (ja) * 2003-05-13 2004-12-02 Hitachi Metals Ltd セラミックス基板接合用金属板およびセラミックス回路基板
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
JP5054445B2 (ja) * 2007-06-26 2012-10-24 スミダコーポレーション株式会社 コイル部品
JP6125328B2 (ja) * 2013-05-27 2017-05-10 日東電工株式会社 軟磁性フィルム積層回路基板の製造方法
JP6297281B2 (ja) * 2013-05-27 2018-03-20 日東電工株式会社 軟磁性樹脂組成物、軟磁性接着フィルム、軟磁性フィルム積層回路基板、および、位置検出装置
JP6567259B2 (ja) * 2013-10-01 2019-08-28 日東電工株式会社 軟磁性樹脂組成物、軟磁性フィルム、軟磁性フィルム積層回路基板および位置検出装置
US20150201499A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, system, and method of three-dimensional printing
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
WO2015133361A1 (ja) * 2014-03-04 2015-09-11 株式会社村田製作所 コイル部品およびコイルモジュール、並びに、コイル部品の製造方法
CN206075983U (zh) * 2014-04-09 2017-04-05 株式会社村田制作所 层叠线圈部件
KR102004791B1 (ko) * 2014-05-21 2019-07-29 삼성전기주식회사 칩 전자부품 및 그 실장기판
JP6311200B2 (ja) * 2014-06-26 2018-04-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法
US9570385B2 (en) * 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
CN112164546B (zh) * 2015-03-13 2022-05-03 住友电工印刷电路株式会社 平面线圈元件及平面线圈元件的制造方法
KR20160136127A (ko) * 2015-05-19 2016-11-29 삼성전기주식회사 코일 전자부품 및 그 제조방법
CN110690187B (zh) 2015-09-28 2023-12-12 株式会社东芝 电路基板及半导体装置
KR101900880B1 (ko) * 2015-11-24 2018-09-21 주식회사 모다이노칩 파워 인덕터
JP7102097B2 (ja) * 2016-03-01 2022-07-19 日東電工株式会社 磁性フィルムおよびコイルモジュール
KR20170112522A (ko) * 2016-03-31 2017-10-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
US10321235B2 (en) * 2016-09-23 2019-06-11 Apple Inc. Transducer having a conductive suspension member
CN209449029U (zh) * 2016-11-28 2019-09-27 株式会社村田制作所 多层基板以及多层基板向电路基板的安装构造
CN209747274U (zh) * 2017-03-01 2019-12-06 株式会社村田制作所 安装用基板、电气元件、振动板及电气部件
KR102442382B1 (ko) * 2017-07-25 2022-09-14 삼성전기주식회사 인덕터
JP6740298B2 (ja) 2018-08-23 2020-08-12 東芝テック株式会社 チェックアウトシステム、会計機、及び制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326949A (ja) 1997-05-26 1998-12-08 Denki Kagaku Kogyo Kk 回路基板
JP2009170930A (ja) * 2009-03-12 2009-07-30 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
US20140291699A1 (en) * 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device
JP2016174165A (ja) 2011-12-20 2016-09-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP3860317A4 (en) 2021-11-17
JPWO2020067427A1 (ja) 2021-09-02
WO2020067427A1 (ja) 2020-04-02
KR102564099B1 (ko) 2023-08-04
JP7455751B2 (ja) 2024-03-26
CN112772001A (zh) 2021-05-07
EP3860317A1 (en) 2021-08-04
US11497125B2 (en) 2022-11-08
US20220039264A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
JP6451635B2 (ja) 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法
US10886061B2 (en) Multilayer electronic component manufacturing method and multilayer electronic component
JP2019036589A (ja) インダクタ部品
JP5664827B2 (ja) 電子部品及びその製造方法
US8975535B2 (en) Many-up wiring substrate, wiring substrate, and electronic device
JP6244499B2 (ja) プリント配線板、及びカメラモジュール
CN113646149B (zh) 氮化物陶瓷基板的制造方法及氮化物陶瓷基材
US10886060B2 (en) Multilayer electronic component manufacturing method and multilayer electronic component
US9107334B2 (en) Ceramic substrate and method of manufacturing the same
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
TW201735277A (zh) 微間距封裝結構
KR102564099B1 (ko) 접합 기판, 금속 회로 기판 및 회로 기판
JP4924163B2 (ja) 電子部品とその製造方法
JP3882521B2 (ja) 半導体装置の実装方法
JPH07312474A (ja) 電子部品の搭載構造
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
US20220183156A1 (en) Stacked-layer board, electronic component module, and method of manufacturing stacked-layer board
JP7124078B2 (ja) 配線基板
JPWO2016152905A1 (ja) 配線基板、電子装置および電子モジュール
US20100252305A1 (en) Circuit board module and method of manufacturing the same
JP2006073843A (ja) 半導体装置およびその製造方法
JPH07211849A (ja) リードフレーム
WO2019082611A1 (ja) 基板集合体シート
JP2006041106A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant