JP7455751B2 - 接合基板、金属回路基板及び回路基板 - Google Patents
接合基板、金属回路基板及び回路基板 Download PDFInfo
- Publication number
- JP7455751B2 JP7455751B2 JP2020549435A JP2020549435A JP7455751B2 JP 7455751 B2 JP7455751 B2 JP 7455751B2 JP 2020549435 A JP2020549435 A JP 2020549435A JP 2020549435 A JP2020549435 A JP 2020549435A JP 7455751 B2 JP7455751 B2 JP 7455751B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- bonded substrate
- length
- formula
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims description 123
- 229910052751 metal Inorganic materials 0.000 title claims description 123
- 239000000758 substrate Substances 0.000 title claims description 112
- 238000003475 lamination Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 2
- 239000000919 ceramic Substances 0.000 description 26
- 238000005219 brazing Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000012360 testing method Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
上記のような回路基板を製造する場合、電子部品は金属板に形成された回路パターンに例えば半田を介して実装される。そのため、回路パターンが形成された金属板は電子部品の実装時に発熱する。また、上記のような回路基板を例えば製品(図示省略)の一部に組み込んで動作させる場合、電子部品は発熱する。これらの理由により、接合基板及び回路基板には、一定の基準以上のヒートサイクル特性を満たすことが要求される。
また、上記のような回路基板の電子部品としていわゆるパワーIC等の半導体素子が用いられるが、近年パワーICのハイパワー化が進んでいる。パワーIC等の半導体素子は、回路基板の動作時に高温(例えば200℃等)に発熱する場合もある。以上の理由により、接合基板及び回路基板には、上記の一定の基準よりもさらに高い基準以上のヒートサイクル特性を満たすことが要求されつつある。
また、特許文献2には、セラミックス基板と、金属回路と、セラミックス基板に金属回路を接合する接合層とを備え、金属回路に電子部品を実装するための回路基板が開示されている。具体的には、接合層の金属回路の縁からのはみ出し長が30(μm)以下とし、金属回路の周面を傾斜面とし、金属回路の厚みを0.3(mm)以上0.5(mm)以下とすることが開示されている。
特許文献1に開示されているセラミック銅回路基板の場合、上記のC/Dの範囲に関する条件を満たしたうえで銅板の厚みを大きくすると、銅板の端部の傾斜面状の部分の幅が大きくなってしまう。これに伴い、銅板における電子部品の実装領域が狭くなってしまう。
また、前述のとおり、特許文献2には、金属板の厚みを大きくした場合(例えば、0.8(mm)以上の厚みにした場合)について開示されていない。そのため、特許文献2には、金属回路の厚みを大きくした場合のヒートサイクル特性を考慮した回路基板の最適な設計条件が開示されていない。
(第1式)0.032≦B/(A+B)≦0.400
(第2式)0.5(mm)≦C≦2.0(mm)
(第3式)θ>45(°)
また、本発明の金属回路基板は、金属板の厚みが大きい場合であっても、電子部品の実装領域を確保しつつ、ヒートサイクル特性に優れる。
また、本発明の回路基板は、金属板の厚みが大きい場合であっても、電子部品の実装領域を確保しつつ、ヒートサイクル特性に優れる。
以下、本実施形態について、図面を参照しながら説明する。まず、本実施形態の接合基板10(図1、図2A及び図2B参照)、金属回路基板及び回路基板50の構成について説明する。次いで、本実施形態の回路基板50の製造方法について説明する。次いで、複数の実施例及び複数の比較例について行ったヒートサイクル試験について説明する。次いで、本実施形態の効果について説明する。最後に、変形例について説明する。なお、以下の説明において参照するすべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本発明は以下の実施形態に限定されない。
図1は、本実施形態の接合基板10の上面図を示している。図2Aは、図1の接合基板10を2A-2A切断線で切断した断面図を示している。図2Bは、図2Aの接合基板10の断面図の一部を拡大した断面図を示している。
本実施形態の接合基板10は、図1、図2A及び図2Bに示されるように、セラミックス基板20(基板の一例)と、金属板30と、ろう材40(接合部材の一例)とを備えている。また、セラミックス基板20と金属板30とは、図2A及び図2Bに示されるように、ろう材40を挟んで積層状態を構成している。
なお、本実施形態、実施例及び変形例における「接合基板」とは、回路パターン60(図3A及び図3B参照)が形成される前の基板を意味する。また、「金属回路基板」とは、接合基板10の金属板30に回路パターン60が形成された状態の基板を意味する。また、「回路基板」とは、接合基板10の金属板30に回路パターン60が形成された後に回路パターン60の一部に半導体素子70等の電子部品が実装された状態の基板を意味する。
本実施形態のセラミックス基板20は、金属板30を支持する機能を有する。ここで、セラミックス基板20は、一例として、窒化珪素製とされ、その厚み方向(図中のT方向(積層方向の一例)のことをいう。)から見て矩形とされている。また、セラミックス基板20の厚みは、一例として0.32(mm)とされている。なお、セラミックス基板20の材料、形状等は、本実施形態における一例であり、前述の機能を発揮すれば本実施形態の場合と異なっていれもよい。例えば、厚みは0.1mm以上であってよく、0.2mm以上であってよい。また、厚みは2.5mm以下であってよく、1.5mm以下であってよい。また、形状が矩形の場合(長方形状や正方形状の場合)に、一辺の長さは5mm以上であってよく、10mm以上であってよい。また、一辺の長さは250mm以下であってよく、200mm以下であってよい。
本実施形態の金属板30は、回路パターン60(図3A及び図3B参照)が形成されるための部分とされている。金属板30は、前述のとおり、セラミックス基板20とで積層状態を構成している。
なお、周面36の始点となる上面34の縁34Aは、図2に示すように、断面の観察視野において、厚みの減少が始まった位置を意味する。図2の観察視野から明らかな通り、ここでの厚みの減少において、表面の微細な凹凸(表面粗さ)は考慮しない。
また、ろう材40は、例えば、ぬれ性を考慮すると、図2Cや図2Dのような断面形状を呈する。図2Cのようにろう材40の厚さが外縁向かうに従って小さくなりろう材40とセラミックス基板20とが接する場合には、断面におけるセラミックス基板20とろう材40との接点40Cが、下面32の縁32Aから接点40Cまでの距離がはみ出し長Bとなる。また、図2Dのように、ろう材40の外縁が凸形状となる場合には、下面32の縁32Aから凸形状の頂点40Dまでがはみ出し長Bとなる。
また、平面部分36Bは、例えば、断面において面の平均粗さ以下で所定距離以上直線となっている領域である。言い換えると、連続して上記傾斜角θとなっている領域である。
(式1)0.032≦B/(A+B)≦0.400
(式2)0.5(mm)≦C≦2.0(mm)
(式3)0.6≦S2/S1
しかしながら、本実施形態の場合、図1に示されるように、金属板30の長手方向(Y方向)に平行な仮想線L2に沿って切断した断面図の場合にも、式1及び式3を満たす。また、金属板30の短手方向(Z方向)に平行な仮想線L3に沿って切断した断面図の場合にも、式1及び式3を満たす。すなわち、本実施形態の場合、金属板30の対角線に沿った仮想線L1で切断した断面図だけではなく、2つの対角線の交点O(図1参照)又はZ方向から見た中心Oを通るすべての仮想線に沿って切断した断面図の場合でも、式1及び式3を満たす。別の見方をすると、本実施形態の場合、金属板30におけるすべての対角線でZ方向に沿って切断したすべての切断面において、式1及び式3を満たす。
本実施形態の金属回路基板は、図1及び図2の接合基板に回路パターン60が形成された状態の基板である。回路パターン60については下記回路基板50の説明の通りである。
次に、本実施形態の回路基板50について、図3A及び図3Bを参照しながら説明する。図3Aは、本実施形態の回路基板50の上面図であって、実装された半導体素子70及びその近傍の部分拡大図を示している。図3Bは、図3Aの回路基板50を3B-3B切断線で切断した断面図を示している。
本実施形態の回路基板50は、前述のとおり、接合基板10の金属板30に回路パターン60が形成された後に回路パターン60の一部に半導体素子70等の電子部品が実装された状態の基板とされている。ここで、半導体素子70は、一例として、いわゆるパワーICとされ、その動作温度の範囲の上限が250℃とされている。回路パターン60は、図3Aに示されるように、金属板30の一部を削除して(具体的には、後述のとおり、エッチングして)形成したパターンとされている。回路パターン60は、実装する複数の電子部品を考慮したレイアウトを考慮して形成されている。図3A及び図3Bの例では、半導体素子70が回路パターン60の定められた位置にはんだ80により接合されている。
次に、本実施形態の回路基板50(図3A及び図3B参照)及び金属回路基板の製造方法について説明する。
まず、セラミックス基板20の一方の面にろう材40を塗布する。
次いで、ろう材40が塗布されたセラミックス基板20の一方の面に金属板30を張り付ける。すなわち、セラミックス基板20に金属板30を接合する。
次いで、金属板30が例えば、図1のようにT方向の上側から見てセラミックス基板20の内側で矩形となるように、金属板30をエッチングする。
次いで、金属板30の上面34に所定の表面処理を施す。
以上により、回路基板50を製造するために必要とされる、接合基板10が製造される。なお、金属板30のエッチングが終了した時点では、ろう材40は、金属板30の全周縁よりもはみ出した状態とされている。また、金属板30の周面36は、エッチングによる影響により、図2A及び図2Bに示されるように、傾斜面を含む面となる。
次いで、フォトレジストに回路パターン60を形成するため、回路パターン60に準じたパターンの露光をする。この場合、回路パターン60のネガ画像が形成されているフィルムをフォトレジストに密着させていわゆる一括露光によりフォトレジストを感光させても、いわゆる直描型露光装置を用いて(上記フィルムを用いずに)フォトレジストを感光させてもよい。
次いで、回路パターン60に準じて感光したフォトレジストをエッチングする。
次いで、残ったフォトレジストを除去する。
以上により、回路パターン60が形成された状態の接合基板10(すなわち金属回路基板)が製造される。
次いで、回路パターン60が形成された状態の接合基板10(すなわち金属回路基板)に半導体素子70等の電子部品を実装すると、図3A及び図3Bに示されるように、回路基板50が完成する。
次に、周面長A(mm)、はみ出し長B(mm)、金属板30の厚みC(mm)、傾斜角θ(°)及びS2/S1をパラメータとして、複数の接合基板(試料1~27)を準備して、後述するヒートサイクル試験を行った。この場合、上記のパラメータ以外は、前述の実施形態の接合基板10と同じ設定条件とした(図1、図2A及び図3B参照)。
そして、後述する定められた基準を満たす場合と満たさない場合とを調べた。その結果、図4の表に示されるように、前述の式1、式2及び式3を満たす場合が定められた基準を満たす場合となった。
まず、常温(一例として20℃)の試験対象の接合基板を150℃の環境内に移動し、150℃の環境内で15分間保持する(第1工程)。
次いで、接合基板を150℃の環境内から-55℃の環境内に移動し、-55℃の環境内で15分間保持する(第2工程)。
そして、第1工程と第2工程とを交互に2000回繰り返す。
次いで、超音波探傷測定により、金属板30の剥離の有無を観察する。
その結果、本願の発明者は、剥離が有ると観察された接合基板は定められた基準を満たさないと判断し、剥離が無いと観察された接合基板は定められた基準を満たすと判断した。図4の表の「評価結果」では、「定められた基準を満たす場合」をOKと表記し、「満たさない場合」をNGと表記した。
なお、図4の表における、試料1~11、13~21は、上記の評価結果から、それぞれ実施例1~20とした。試料12は、本実施形態の接合基板10に相当する。また、試料22~28は、それぞれ比較例1~7とした。
以上のとおり、式1、式2及び式3を満たす、本実施形態及び本実施例の接合基板10及び金属回路基板は、式1、式2及び式3の少なくともいずれか1つを満たさない接合基板に比べて、ヒートサイクル特性の点において優れていることが見出された。ここで、式1、式2及び式3の少なくともいずれか1つを満たさない接合基板には、例えば、前述の特許文献1及び特許文献2に開示されている又はその思想で変形した接合基板が含まれる。
したがって、本実施形態及び本実施形態に含まれる本実施例の接合基板10及び金属回路基板は、金属板30の厚みCが大きい場合(例えば0.5(mm)以上2.0(mm)以下)であっても、電子部品の実装領域を確保しつつ、ヒートサイクル特性に優れる。これに伴い、本実施形態の回路基板50は、金属板30(回路パターン60の部分)の厚みCが大きい場合であっても、電子部品の実装領域を確保しつつ、ヒートサイクル特性に優れる。そのため、本実施形態の回路基板50は、動作温度の範囲の上限が例えば250℃等の高温となる電子部品(例えば、パワーIC)を実装している場合であっても、故障し難い。
なお、本実施形態の効果、別言すると、式1、式2及び式3を満たす、本実施形態及び本実施例の接合基板10及び金属回路基板の技術的優位性は、本願の発明者が前述のヒートサイクル試験を行った結果に基づいて見出されたものである。そして、上記技術的優位性とは熱に対する特性であることから、定性的なものである。そのため、本願の発明者は、本ヒートサイクル試験における、第1及び第2工程での保持温度及び保持時間、並びに、繰り返し回数(2000回)の一部又は全部と異なる条件のヒートサイクル試験によっても、本ヒートサイクル試験の場合と同様の結果が見出されたと推認する。すなわち、式1、式2及び式3を満たす接合基板10及び金属回路基板の技術的優位性は、本ヒートサイクル試験と異なる条件(例えば、繰り返し回数が2000回未満なる条件)のヒートサイクル試験からも導くことができるといえる。
以上のとおり、本発明について前述の実施形態及び実施例を例として説明したが、本発明は前述の実施形態及び実施例に限定されるものではない。本発明の技術的範囲には、例えば、下記のような形態(変形例)も含まれる。
また、本実施形態の説明では式1、式2及び式3を満たす例について説明したが、本発明は金属板30が厚い場合(式2の場合)において、式1を満たすことが重要であるから、式3は満たさなくてもよい。
Claims (8)
- 基板と、
前記基板とで積層状態を構成している金属板であって、前記基板側の第1面と、前記第1面と反対側の第2面とを有しており、積層方向から見て前記第1面の縁が前記第2面の縁よりも外側に位置している金属板と、
前記基板と前記金属板との間に配置され前記金属板を前記基板に接合させている接合部材であって、前記積層方向から見て前記金属板の全周に亘って縁からはみ出している接合部材と、
を備え、
前記積層方向に沿って切断した複数の切断面のうちの少なくとも1つの切断面における、前記第1面の周縁に相当する部分から前記第2面の周縁に相当する部分までの前記積層方向と直交する直交方向の長さを周面長A(mm)、前記接合部材のはみ出し部分の前記直交方向の長さをはみ出し長B(mm)、及び、記第1面から前記第2面までの距離を前記金属板の厚みC(mm)とした場合、下記の第1式及び下記の第2式を満たし、
前記金属板における前記第1面の全周縁と前記第2面の全周縁とを繋ぐ周面は、傾斜面を含む面とされており、前記積層方向に沿って切断した複数の切断面のうちの少なくとも1つの切断面における、前記傾斜面に相当する部分の前記直交方向に対する傾斜角θ(°)は、下記の第3式を満たし、
前記第1面の周縁に相当する部分から前記金属板の上面の内側に向けて、前記金属板の下面に相当する直線と45°となるように直線を引き、前記直線と前記金属板の上面とが交わる点と、前記第1面の周縁に相当する部分とを結ぶ直線を斜辺とする直角二等辺三角形に相当する断面の面積をS1とし、前記直角二等辺三角形の前記斜辺より前記基板の外側方向に向けてはみ出す断面の面積をS2とした場合、前記面積S1と前記面積S2との関係は、下記の第4式を満たしている接合基板。
(第1式)0.200≦B/(A+B)≦0.400
(第2式)0.8(mm)≦C≦2.0(mm)
(第3式)86≧θ>69(°)
(式4式)0.6≦S2/S1 - 前記金属板は、前記積層方向から見て角が4つ以上の多角形とされ、
前記少なくとも1つの切断面は、前記積層方向から見た前記金属板の対角線で切断した切断面とされている、
請求項1に記載の接合基板。 - すべての前記対角線で前記積層方向に沿って切断したすべての切断面における、前記周面長A(mm)及び前記はみ出し長B(mm)は、前記第1式を満たす、
請求項2に記載の接合基板。 - 前記積層方向から見た前記金属板のすべての対角線で前記積層方向に沿って切断したすべての切断面における、前記傾斜面に相当する部分の前記直交方向に対する傾斜角θ(°)は、前記第3式を満たす、
請求項1~3のいずれか1項に記載の接合基板。 - 前記周面長A(mm)は、0.15(mm)以上0.30(mm)以下のいずれかの長さとされている、
請求項1~4のいずれか1項に記載の接合基板。 - 前記はみ出し長B(mm)は、10μm以上100μm以下のいずれかの長さとされている、
請求項1~5のいずれか1項に記載の接合基板。 - 請求項1~6のいずれか1項に記載の接合基板と、
回路パターンが形成された前記金属板に実装されている電子部品と、
を備えている回路基板。 - 前記電子部品の動作温度は、100℃以上250℃以下の範囲とされている、
請求項7に記載の回路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018181383 | 2018-09-27 | ||
JP2018181383 | 2018-09-27 | ||
PCT/JP2019/038172 WO2020067427A1 (ja) | 2018-09-27 | 2019-09-27 | 接合基板、金属回路基板及び回路基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2020067427A1 JPWO2020067427A1 (ja) | 2021-09-02 |
JPWO2020067427A5 JPWO2020067427A5 (ja) | 2022-07-07 |
JP7455751B2 true JP7455751B2 (ja) | 2024-03-26 |
Family
ID=69949378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020549435A Active JP7455751B2 (ja) | 2018-09-27 | 2019-09-27 | 接合基板、金属回路基板及び回路基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11497125B2 (ja) |
EP (1) | EP3860317B1 (ja) |
JP (1) | JP7455751B2 (ja) |
KR (1) | KR102564099B1 (ja) |
CN (1) | CN112772001A (ja) |
WO (1) | WO2020067427A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013094213A1 (ja) | 2011-12-20 | 2013-06-27 | 株式会社 東芝 | セラミックス銅回路基板とそれを用いた半導体装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459986A (en) | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
JPH104156A (ja) | 1996-06-14 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置用絶縁基板及び半導体装置 |
JP3449458B2 (ja) | 1997-05-26 | 2003-09-22 | 電気化学工業株式会社 | 回路基板 |
US20040103808A1 (en) * | 2002-08-19 | 2004-06-03 | Darren Lochun | Electrical circuits and methods of manufacture and use |
JP2004172182A (ja) | 2002-11-18 | 2004-06-17 | Denki Kagaku Kogyo Kk | 回路基板及びその製造方法 |
JP4191506B2 (ja) * | 2003-02-21 | 2008-12-03 | Tdk株式会社 | 高密度インダクタおよびその製造方法 |
US7062840B2 (en) * | 2003-02-24 | 2006-06-20 | Delphi Technologies, Inc. | Method for forming permanent magnet targets for position sensors |
JP2004342635A (ja) | 2003-05-13 | 2004-12-02 | Hitachi Metals Ltd | セラミックス基板接合用金属板およびセラミックス回路基板 |
JP2005150329A (ja) * | 2003-11-14 | 2005-06-09 | Canon Inc | 配線構造及びその作製方法 |
JP4556422B2 (ja) * | 2003-12-02 | 2010-10-06 | パナソニック株式会社 | 電子部品およびその製造方法 |
JP5054445B2 (ja) * | 2007-06-26 | 2012-10-24 | スミダコーポレーション株式会社 | コイル部品 |
JP2009170930A (ja) * | 2009-03-12 | 2009-07-30 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
JP6297281B2 (ja) * | 2013-05-27 | 2018-03-20 | 日東電工株式会社 | 軟磁性樹脂組成物、軟磁性接着フィルム、軟磁性フィルム積層回路基板、および、位置検出装置 |
JP6125328B2 (ja) * | 2013-05-27 | 2017-05-10 | 日東電工株式会社 | 軟磁性フィルム積層回路基板の製造方法 |
JP6567259B2 (ja) * | 2013-10-01 | 2019-08-28 | 日東電工株式会社 | 軟磁性樹脂組成物、軟磁性フィルム、軟磁性フィルム積層回路基板および位置検出装置 |
US20150201500A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | System, device, and method of three-dimensional printing |
US20150201499A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Device, system, and method of three-dimensional printing |
CN106068542B (zh) * | 2014-03-04 | 2018-04-17 | 株式会社村田制作所 | 线圈部件、线圈模块以及线圈部件的制造方法 |
JP6156577B2 (ja) * | 2014-04-09 | 2017-07-05 | 株式会社村田製作所 | 積層コイル部品、およびコイルモジュール |
KR102004791B1 (ko) * | 2014-05-21 | 2019-07-29 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
JP6311200B2 (ja) * | 2014-06-26 | 2018-04-18 | 住友電工プリントサーキット株式会社 | プリント配線板、電子部品及びプリント配線板の製造方法 |
US9570385B2 (en) * | 2015-01-22 | 2017-02-14 | Invensas Corporation | Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks |
JP6652273B2 (ja) * | 2015-03-13 | 2020-02-19 | 住友電工プリントサーキット株式会社 | 平面コイル素子及び平面コイル素子の製造方法 |
KR20160136127A (ko) * | 2015-05-19 | 2016-11-29 | 삼성전기주식회사 | 코일 전자부품 및 그 제조방법 |
CN110690187B (zh) | 2015-09-28 | 2023-12-12 | 株式会社东芝 | 电路基板及半导体装置 |
KR101900880B1 (ko) * | 2015-11-24 | 2018-09-21 | 주식회사 모다이노칩 | 파워 인덕터 |
JP7102097B2 (ja) * | 2016-03-01 | 2022-07-19 | 日東電工株式会社 | 磁性フィルムおよびコイルモジュール |
KR20170112522A (ko) * | 2016-03-31 | 2017-10-12 | 주식회사 모다이노칩 | 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자 |
US10321235B2 (en) * | 2016-09-23 | 2019-06-11 | Apple Inc. | Transducer having a conductive suspension member |
WO2018097112A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 |
WO2018159457A1 (ja) * | 2017-03-01 | 2018-09-07 | 株式会社村田製作所 | 実装用基板 |
KR102442382B1 (ko) * | 2017-07-25 | 2022-09-14 | 삼성전기주식회사 | 인덕터 |
JP6740298B2 (ja) | 2018-08-23 | 2020-08-12 | 東芝テック株式会社 | チェックアウトシステム、会計機、及び制御プログラム |
-
2019
- 2019-09-27 EP EP19867041.6A patent/EP3860317B1/en active Active
- 2019-09-27 KR KR1020217008508A patent/KR102564099B1/ko active IP Right Grant
- 2019-09-27 CN CN201980062400.6A patent/CN112772001A/zh active Pending
- 2019-09-27 WO PCT/JP2019/038172 patent/WO2020067427A1/ja active Application Filing
- 2019-09-27 JP JP2020549435A patent/JP7455751B2/ja active Active
- 2019-09-27 US US17/278,611 patent/US11497125B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013094213A1 (ja) | 2011-12-20 | 2013-06-27 | 株式会社 東芝 | セラミックス銅回路基板とそれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3860317A1 (en) | 2021-08-04 |
EP3860317A4 (en) | 2021-11-17 |
WO2020067427A1 (ja) | 2020-04-02 |
KR102564099B1 (ko) | 2023-08-04 |
CN112772001A (zh) | 2021-05-07 |
KR20210046057A (ko) | 2021-04-27 |
JPWO2020067427A1 (ja) | 2021-09-02 |
EP3860317B1 (en) | 2024-07-24 |
US11497125B2 (en) | 2022-11-08 |
US20220039264A1 (en) | 2022-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI826965B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
US8014154B2 (en) | Circuit substrate for preventing warpage and package using the same | |
JP5230157B2 (ja) | 反り防止のための回路基板及びその製造方法 | |
TW201019440A (en) | Bumped chip and semiconductor flip-chip device applied from the same | |
JP6244499B2 (ja) | プリント配線板、及びカメラモジュール | |
JP7332588B2 (ja) | セラミックス銅回路基板およびその製造方法 | |
JP7455751B2 (ja) | 接合基板、金属回路基板及び回路基板 | |
TW201735277A (zh) | 微間距封裝結構 | |
WO2016031440A1 (ja) | チップ抵抗器およびその実装構造 | |
JP2006210566A (ja) | 半導体装置 | |
EP4184559A1 (en) | Integrated circuit package with serpentine conductor and method of making | |
JP6832426B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2008258467A (ja) | 電子部品とその製造方法 | |
JP2008227429A (ja) | 電子回路モジュールおよび多層配線板 | |
JP2007109933A (ja) | プリント配線板及びこれを用いた半導体の実装方法 | |
WO2016152905A1 (ja) | 配線基板、電子装置および電子モジュール | |
KR102191249B1 (ko) | 칩 저항 소자 어셈블리 | |
JP7124634B2 (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
TWI384603B (zh) | 基板結構及應用其之封裝結構 | |
JP2007234659A (ja) | 基板およびそれを用いた電子装置 | |
JP2006073843A (ja) | 半導体装置およびその製造方法 | |
JP2021158240A (ja) | 電子装置 | |
JPS6313353A (ja) | 配線基板 | |
JP2004165376A (ja) | 電子回路装置、半導体装置および実装基板 | |
JP2004095629A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220629 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230427 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230427 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230510 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7455751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |