JP7124078B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP7124078B2 JP7124078B2 JP2020527672A JP2020527672A JP7124078B2 JP 7124078 B2 JP7124078 B2 JP 7124078B2 JP 2020527672 A JP2020527672 A JP 2020527672A JP 2020527672 A JP2020527672 A JP 2020527672A JP 7124078 B2 JP7124078 B2 JP 7124078B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thickness
- edge
- side end
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000004873 anchoring Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09863—Concave hole or via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1527—Obliquely held PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示は、半導体素子などを搭載するための配線基板に関する。
従来、半導体素子などを搭載するための配線基板（サブマウント）が利用され、各種製造方法が提案されている。
このような素子搭載用配線基板としては、素子が搭載される主面から側端面に亘る連続した配線が形成されたものがある（特開２００１－１０２７２２号等）。
このような素子搭載用配線基板としては、素子が搭載される主面から側端面に亘る連続した配線が形成されたものがある（特開２００１－１０２７２２号等）。
本開示の第一の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、前記絶縁基板は、前記角部に凹状の欠け部が位置し、前記配線は、前記欠け部に位置している配線基板である。
本開示の第二の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、前記主面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増し、前記側端面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している配線基板である。
本開示の第三の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、前記主面上における前記配線が、前記側端面上における前記配線に対して厚みが大きい配線基板である。
本開示の第二の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、前記主面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増し、前記側端面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している配線基板である。
本開示の第三の態様は、絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、前記主面上における前記配線が、前記側端面上における前記配線に対して厚みが大きい配線基板である。
以下に本開示の一実施形態につき図面を参照して説明する。
図１に本開示の一実施形態の配線基板１を示す。図１に示すように配線基板１は、絶縁基板１０上に導電性材料からなる配線２０が位置したものである。絶縁基板１０の主面１１と側端面１２とが、隣接する２面となっている。絶縁基板１０には、この隣接する２面である主面１１と側端面１２とで角部１３が構成される。
配線２０は、主面１１上における配線２１と、側端面１２上における配線２２とからなり、角部１３を亘って連続している。配線基板１は電子素子搭載用であり、主面１１上においては配線２１により所定形状の素子接続用のパターンが形成され、素子搭載部が設けられる。但し、図１には単純化したパターンを示す。側端面１２上の配線２２は、ワイバーボンディング領域などの配線接続部に利用される。
配線２０は、主面１１上における配線２１と、側端面１２上における配線２２とからなり、角部１３を亘って連続している。配線基板１は電子素子搭載用であり、主面１１上においては配線２１により所定形状の素子接続用のパターンが形成され、素子搭載部が設けられる。但し、図１には単純化したパターンを示す。側端面１２上の配線２２は、ワイバーボンディング領域などの配線接続部に利用される。
図２及び図３に示すように角部１３に位置する縁部に配置された部位の配線２１の厚みをｔ１１とし、その縁部から主面１１内側に離れた部位の配線２１の厚みをｔ１２とする。同様に図２及び図３に示すように角部１３に位置する縁部に配置された部位の配線２２の厚みをｔ２１とし、その縁部から側端面１２内側に離れた部位の配線２２の厚みをｔ２２とする。
ｔ１１＞ｔ１２であり、厚みｔ１２より厚みｔ１１が大きくなっている。
また、配線２１の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
より内側の部位の厚みｔ１２より、角部１３に位置する縁部での厚みｔ１１が大きくなることによって、配線２０の角部１３を亘る部位における接続断面積が大きくなるので、同部位の接続信頼性が向上する。
また、厚みｔ１１と厚みｔ１２とに差があっても、配線２１の厚みが角部１３に向かって次第に大きくなることによって、配線断面積の急変部を無くし接続信頼性を向上することができる。
ｔ１１＞ｔ１２であり、厚みｔ１２より厚みｔ１１が大きくなっている。
また、配線２１の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
より内側の部位の厚みｔ１２より、角部１３に位置する縁部での厚みｔ１１が大きくなることによって、配線２０の角部１３を亘る部位における接続断面積が大きくなるので、同部位の接続信頼性が向上する。
また、厚みｔ１１と厚みｔ１２とに差があっても、配線２１の厚みが角部１３に向かって次第に大きくなることによって、配線断面積の急変部を無くし接続信頼性を向上することができる。
角部１３における配線２０の接続信頼性向上の効果は、主面１１側のみで配線の厚みを上記のように変化させても効果はある。また、側端面１２側で配線の厚みを上記のように変化させても効果はある。いずれにしても配線２０の角部１３を亘る部位における接続断面積が大きくなるからである。本実施形態では、より効果を高めるために側端面１２側も含めて２面１１，１２のそれぞれにおいて同様に配線厚を変化させている。
すなわち、ｔ２１＞ｔ２２であり、厚みｔ２２より厚みｔ２１が大きくなっている。
また、配線２２の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
すなわち、ｔ２１＞ｔ２２であり、厚みｔ２２より厚みｔ２１が大きくなっている。
また、配線２２の厚みは、縁部から離れた部位から縁部に配置された部位に向かって漸増している。
主面１１上の配線２１と、側端面１２上の配線２２との関係では以下の通りである。
主面１１上における配線２１が、側端面１２上における配線２２に対して大きく形成されている。これは全体的にであって、角部１３からの等距離の部位で比較して、配線２１の厚みが配線２２の厚みより必ず大きい。
また、配線２１，２２の厚みの角部１３に向かった漸増の勾配は、主面１１上の配線２１が側端面１２上の配線２２に対して緩やかである。
これにより、側端面１２より広面積にされる主面１１上における配線２１の厚みを確保し、配線２０の接続信頼性を向上することができる。
また、電子素子が搭載実装される配線２１の厚みが大きいことによって、電子素子のボンディング時の金属拡散が抑制される。
さらに、電子素子が搭載実装される配線２１が勾配が緩やかであることによって、電子素子の搭載部の水平度を出せる効果がある。
主面１１上における配線２１が、側端面１２上における配線２２に対して大きく形成されている。これは全体的にであって、角部１３からの等距離の部位で比較して、配線２１の厚みが配線２２の厚みより必ず大きい。
また、配線２１，２２の厚みの角部１３に向かった漸増の勾配は、主面１１上の配線２１が側端面１２上の配線２２に対して緩やかである。
これにより、側端面１２より広面積にされる主面１１上における配線２１の厚みを確保し、配線２０の接続信頼性を向上することができる。
また、電子素子が搭載実装される配線２１の厚みが大きいことによって、電子素子のボンディング時の金属拡散が抑制される。
さらに、電子素子が搭載実装される配線２１が勾配が緩やかであることによって、電子素子の搭載部の水平度を出せる効果がある。
また、図３に示すように絶縁基板１０は角部１３に凹状の欠け部１４が位置している。そして図３に示すように配線２０は、欠け部１４にも位置している。配線２０が欠け部１４に位置することによるアンカー作用によって、角部１３における配線２０の絶縁基板１０に対する密着度、接合強度が向上し、配線２０の絶縁基板１０からの剥離が抑制できる。その結果、角部１３を亘る部位における配線２０の接続信頼性が向上する。
なお、試作品の断面画像を図４に示す。
図４に示すように側端面１２の表面粗さは、主面１１より粗くなっており、主面１１上の配線２１より薄い配線２２の側端面１２への接合強度を高めている。逆に、主面１１は、表面粗さが側端面１２より細かく精度の良い平滑面に位置し、素子実装性能が高められている。
なお、試作品の断面画像を図４に示す。
図４に示すように側端面１２の表面粗さは、主面１１より粗くなっており、主面１１上の配線２１より薄い配線２２の側端面１２への接合強度を高めている。逆に、主面１１は、表面粗さが側端面１２より細かく精度の良い平滑面に位置し、素子実装性能が高められている。
次に、以上説明した構造の配線基板１を得るための製造方法につき説明する。
まず、配線基板１に使用する絶縁基板１０を複数個分の含んだ母基板に対して処理する。絶縁基板１０における主面１１となる面に相当する母基板の主面を研磨してから、母基板をダイシングして図５Ａに示すような１個分の絶縁基板１０を得る。絶縁基板１０の主面１１は、母基板において研磨した面とし、絶縁基板１０の側端面１２は、母基板をダイシングして現れた面とする。これにより、上述したような表面精度の高い主面１１と、粗い側端面１２を得る。また、ダイシング時のチッピングにより上述の欠け部１４を得る。
まず、配線基板１に使用する絶縁基板１０を複数個分の含んだ母基板に対して処理する。絶縁基板１０における主面１１となる面に相当する母基板の主面を研磨してから、母基板をダイシングして図５Ａに示すような１個分の絶縁基板１０を得る。絶縁基板１０の主面１１は、母基板において研磨した面とし、絶縁基板１０の側端面１２は、母基板をダイシングして現れた面とする。これにより、上述したような表面精度の高い主面１１と、粗い側端面１２を得る。また、ダイシング時のチッピングにより上述の欠け部１４を得る。
次に図５Ｂに示すように絶縁基板１０の主面１１及び側端面１２に下地層としてＣｕ薄膜３１を形成する。
次に図５Ｃに示すようにＣｕ薄膜３１上にレジスト膜３２を形成する。
次にレジスト膜３２を露光、現像して図６Ａに示すようにレジストマスク３３を形成する。その露光にあたっては、図８に示すような傾斜露光方法を適用する。図８に示すように、フォトマスク３４、主面１１及び側端面１２を露光平行光３５に対して傾斜した角度に配置する。その角度は図示するように露光平行光３５に対する垂直面に対しての主面１１の角度をθとして、θを２０度から３０度とすることが適当である。このように主面１１が側端面１２より、露光平行光３５が鉛直に近い角度で当たるようにする。フォトマスク３４は主面１１に正対させる。したがって、側端面１２は、フォトマスク３４に対して略直角に配置される。そのため、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れる。主面１１上においてはその関係は無い。
この露光方法を適用することにより、主面１１において比較的大きく、主面１１及び側端面１２のそれぞれにおいて角部１３に向かって厚みが漸増する配線２０を結果的に得る。なお、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れるため、図１に示したように、側端面１２上の配線２２は、角部１３から離れるほど次第に幅が広く形成される。
次に図５Ｃに示すようにＣｕ薄膜３１上にレジスト膜３２を形成する。
次にレジスト膜３２を露光、現像して図６Ａに示すようにレジストマスク３３を形成する。その露光にあたっては、図８に示すような傾斜露光方法を適用する。図８に示すように、フォトマスク３４、主面１１及び側端面１２を露光平行光３５に対して傾斜した角度に配置する。その角度は図示するように露光平行光３５に対する垂直面に対しての主面１１の角度をθとして、θを２０度から３０度とすることが適当である。このように主面１１が側端面１２より、露光平行光３５が鉛直に近い角度で当たるようにする。フォトマスク３４は主面１１に正対させる。したがって、側端面１２は、フォトマスク３４に対して略直角に配置される。そのため、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れる。主面１１上においてはその関係は無い。
この露光方法を適用することにより、主面１１において比較的大きく、主面１１及び側端面１２のそれぞれにおいて角部１３に向かって厚みが漸増する配線２０を結果的に得る。なお、側端面１２上において角部１３から離れるに従ってフォトマスク３４から離れるため、図１に示したように、側端面１２上の配線２２は、角部１３から離れるほど次第に幅が広く形成される。
次に図６Ｂに示すようにレジストマスク３３をマスクとしてＣｕメッキを施し、レジストマスク３３から露出するＣｕ薄膜３１上にＣｕ層３６を形成する。
次に図６Ｃに示すようにレジストマスク３３を除去する。
次に図７Ａに示すようにエッチングによりＣｕ層３６以外の部分の絶縁基板１０を露出させる。
次に図７Ｂに示すようにＣｕ層３６を鋳型として使用し、配線材料となる貴金属膜３７を成膜する。
次に図７Ｃに示すようにＣｕ層３６を除去して絶縁基板１０を露出させ、角部１３を亘る配線２０を含む所望の配線パターン（３７）を得る。なお、配線２０および配線パターン（３７）は、例えば多層膜であり、絶縁基板１０側からＴｉ膜－Ｐｔ膜、Ｔｉ膜－Ｐｔ膜－Ａｕ膜、Ｔｉ膜－Ｐｄ膜、Ｔｉ膜－Ｐｄ膜－Ａｕ膜等が設けられたものが挙げられる。
次に図６Ｃに示すようにレジストマスク３３を除去する。
次に図７Ａに示すようにエッチングによりＣｕ層３６以外の部分の絶縁基板１０を露出させる。
次に図７Ｂに示すようにＣｕ層３６を鋳型として使用し、配線材料となる貴金属膜３７を成膜する。
次に図７Ｃに示すようにＣｕ層３６を除去して絶縁基板１０を露出させ、角部１３を亘る配線２０を含む所望の配線パターン（３７）を得る。なお、配線２０および配線パターン（３７）は、例えば多層膜であり、絶縁基板１０側からＴｉ膜－Ｐｔ膜、Ｔｉ膜－Ｐｔ膜－Ａｕ膜、Ｔｉ膜－Ｐｄ膜、Ｔｉ膜－Ｐｄ膜－Ａｕ膜等が設けられたものが挙げられる。
以上説明したように本実施形態の配線基板１によれば、基板の角部１３を亘り連続した配線２０の、当該角部１３を亘る部位における接続信頼性を向上することができる。
なお、上掲した製造方法は、本開示の配線基板を得るための一例に過ぎず、本開示の配線基板を得るために、どのような製造方法を適用してもよいことは勿論である。
なお、上掲した製造方法は、本開示の配線基板を得るための一例に過ぎず、本開示の配線基板を得るために、どのような製造方法を適用してもよいことは勿論である。
本開示は、配線基板に利用することができる。
Claims (9)
- 絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、
前記絶縁基板は、前記角部に凹状の欠け部が位置し、前記配線は、前記欠け部に位置している配線基板。 - 前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している請求項１に記載の配線基板。
- 前記２面のそれぞれにおいて、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きい請求項１に記載の配線基板。
- 前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされた請求項１から請求項３のうちいずれか一に記載の配線基板。
- 絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、
前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、
前記主面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増し、
前記側端面上における前記配線の厚みは、前記縁部から離れた部位から前記縁部に配置された部位に向かって漸増している配線基板。 - 前記主面上における前記配線が、前記側端面上における前記配線に対して厚みが大きい請求項５に記載の配線基板。
- 前記漸増の勾配は、前記主面上が前記側端面上に対して緩やかである請求項５または請求項６に記載の配線基板。
- 絶縁基板の隣接する２面で構成される角部を亘って連続した配線が位置した電子素子搭載用の配線基板であって、前記２面のうち少なくともいずれか１面において、前記角部に位置する縁部に配置された部位の前記配線の厚みが、前記縁部から離れた部位の前記配線の厚みより大きく、
前記２面のうち一方が素子搭載部を有する主面とされ、他方が側端面とされ、
前記主面上における前記配線が、前記側端面上における前記配線に対して厚みが大きい配線基板。 - 前記絶縁基板は、前記角部に凹状の欠け部が位置し、前記配線は、前記欠け部に位置している請求項５から請求項８のうちいずれか一に記載の配線基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018124602 | 2018-06-29 | ||
| JP2018124602 | 2018-06-29 | ||
| PCT/JP2019/025764 WO2020004605A1 (ja) | 2018-06-29 | 2019-06-28 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020004605A1 JPWO2020004605A1 (ja) | 2021-07-08 |
| JP7124078B2 true JP7124078B2 (ja) | 2022-08-23 |
Family
ID=68986664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020527672A Active JP7124078B2 (ja) | 2018-06-29 | 2019-06-28 | 配線基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11589457B2 (ja) |
| EP (1) | EP3817520A4 (ja) |
| JP (1) | JP7124078B2 (ja) |
| CN (1) | CN112314062B (ja) |
| WO (1) | WO2020004605A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282795A (ja) | 2002-03-20 | 2003-10-03 | Kyocera Corp | 配線基板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268368A (ja) * | 1992-11-18 | 1994-09-22 | Shin Kobe Electric Mach Co Ltd | プリント配線板の製造法 |
| JP2001102722A (ja) | 1999-09-30 | 2001-04-13 | Kyocera Corp | 配線基板およびその製造方法 |
| JP3891912B2 (ja) * | 2002-10-09 | 2007-03-14 | 日本発条株式会社 | ディスクドライブ用サスペンション |
| JP2005217134A (ja) * | 2004-01-29 | 2005-08-11 | Kyocera Corp | 複合配線基板及び複合配線基板装置 |
| JP5151080B2 (ja) * | 2005-07-20 | 2013-02-27 | 三菱マテリアル株式会社 | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール |
| JP2007329327A (ja) * | 2006-06-08 | 2007-12-20 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| ZA200900699B (en) * | 2006-06-30 | 2010-06-30 | Sharp Kk | Power supply board, board connector, luminaire, display, and television receiver |
| JP2008275815A (ja) * | 2007-04-27 | 2008-11-13 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
| JP5178476B2 (ja) * | 2008-07-29 | 2013-04-10 | 京セラ株式会社 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
| JP5447928B2 (ja) * | 2009-06-17 | 2014-03-19 | 株式会社エレメント電子 | 実装基板およびそれを用いた薄型発光装置の製造方法 |
| JP5823043B2 (ja) * | 2013-01-31 | 2015-11-25 | 京セラ株式会社 | 電子素子搭載用基板、電子装置および撮像モジュール |
| JP2015126112A (ja) * | 2013-12-26 | 2015-07-06 | 日東電工株式会社 | 配線回路基板、配線回路基板の製造方法および配線回路基板の検査方法 |
| JP6267068B2 (ja) * | 2014-06-26 | 2018-01-24 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP6411249B2 (ja) * | 2015-03-11 | 2018-10-24 | 新光電気工業株式会社 | 半導体装置 |
| JP6616209B2 (ja) * | 2016-02-26 | 2019-12-04 | 株式会社平和 | 遊技機 |
| JP2019028304A (ja) * | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | 配線基板および発光装置 |
-
2019
- 2019-06-28 US US17/256,036 patent/US11589457B2/en active Active
- 2019-06-28 WO PCT/JP2019/025764 patent/WO2020004605A1/ja active Application Filing
- 2019-06-28 CN CN201980041992.3A patent/CN112314062B/zh active Active
- 2019-06-28 EP EP19827284.1A patent/EP3817520A4/en active Pending
- 2019-06-28 JP JP2020527672A patent/JP7124078B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282795A (ja) | 2002-03-20 | 2003-10-03 | Kyocera Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3817520A4 (en) | 2022-04-06 |
| EP3817520A1 (en) | 2021-05-05 |
| CN112314062B (zh) | 2023-10-10 |
| US11589457B2 (en) | 2023-02-21 |
| CN112314062A (zh) | 2021-02-02 |
| US20210127486A1 (en) | 2021-04-29 |
| WO2020004605A1 (ja) | 2020-01-02 |
| JPWO2020004605A1 (ja) | 2021-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2022133310A (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
| JP2006282480A (ja) | 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置 | |
| US20120273933A1 (en) | Three-dimensional system-in-a-package | |
| KR20170122500A (ko) | 인쇄회로기판 및 그 제조방법 | |
| TWI482255B (zh) | 藉由嵌入跡線界定之導電墊 | |
| JP2008227309A (ja) | 配線基板およびその製造方法 | |
| US20060071318A1 (en) | Methods for manufacturing semiconductor device, semiconductor device and metal mold | |
| JP7124078B2 (ja) | 配線基板 | |
| JP7519415B2 (ja) | 撮像素子実装基板 | |
| JP6927179B2 (ja) | 電気部品の積層体とその製造方法 | |
| US7931973B2 (en) | Manufacturing method of metal structure in multi-layer substrate and structure thereof | |
| TWI549243B (zh) | 半導體結構及其製造方法 | |
| JP7077005B2 (ja) | 配線基板及びその製造方法 | |
| KR101159514B1 (ko) | 다층기판 금속배선 제조방법 및 그 구조 | |
| JP2017103376A (ja) | 半導体装置 | |
| US20180129038A1 (en) | Optical Device Substrate, Optical Device Substrate Manufacturing Method, and Optical Device | |
| WO2019082611A1 (ja) | 基板集合体シート | |
| JP7405591B2 (ja) | プリント配線板の製造方法 | |
| JP7516242B2 (ja) | 半導体装置及びその製造方法 | |
| JP6512609B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| TWI588958B (zh) | 晶片封裝體及其製作方法 | |
| JPH11340167A (ja) | 半導体装置及びその製造方法 | |
| TWI411373B (zh) | 多層基板金屬線路結構 | |
| US20180129039A1 (en) | Optical Device Substrate, Optical Device Substrate Manufacturing Method, and Optical Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7124078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |