JP2001102722A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JP2001102722A JP2001102722A JP27958799A JP27958799A JP2001102722A JP 2001102722 A JP2001102722 A JP 2001102722A JP 27958799 A JP27958799 A JP 27958799A JP 27958799 A JP27958799 A JP 27958799A JP 2001102722 A JP2001102722 A JP 2001102722A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- side end
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】配線基板の側端面にきわめて高精度の配線パタ
ーンが形成可能であり、インピーダンスマッチングが必
要な場合に高精度のパターン形成によりそれが容易とな
り、またライン間の短絡等も解消され、さらに配線パタ
ーンの変形、経時劣化が小さく、その密着性および電気
抵抗の増大等の電気的特性の低下が抑制される。 【解決手段】主面２ａから側端面４ａに亘る連続した第
１の配線パターン３および第２の配線パターン６が形成
され、側端面４ａに位置する第２の配線パターン６は側
端面４ａに被着された導体層５の不要部を研削除去する
ことより形成されている。
ーンが形成可能であり、インピーダンスマッチングが必
要な場合に高精度のパターン形成によりそれが容易とな
り、またライン間の短絡等も解消され、さらに配線パタ
ーンの変形、経時劣化が小さく、その密着性および電気
抵抗の増大等の電気的特性の低下が抑制される。 【解決手段】主面２ａから側端面４ａに亘る連続した第
１の配線パターン３および第２の配線パターン６が形成
され、側端面４ａに位置する第２の配線パターン６は側
端面４ａに被着された導体層５の不要部を研削除去する
ことより形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトダイオード
（ＰＤ），半導体レーザ（レーザダイオード；ＬＤ）等
の光半導体素子などを搭載するための配線基板（サブマ
ウント）であって、配線パターンを高精度に形成したも
のおよびその製造方法に関する。
（ＰＤ），半導体レーザ（レーザダイオード；ＬＤ）等
の光半導体素子などを搭載するための配線基板（サブマ
ウント）であって、配線パターンを高精度に形成したも
のおよびその製造方法に関する。
【０００２】
【従来の技術】従来のＰＤ，ＬＤ等の光半導体素子など
を搭載するための配線基板およびその製造方法を図２に
示す。同図（ａ）は、多数組の配線基板用の配線パター
ン１３がフォトリソグラフィ法および蒸着法，スパッタ
リング法，ＣＶＤ法等の薄膜形成法により主面１２に行
列状に形成された、アルミナ（Ａｌ2 Ｏ3 ）等から成る
母基板（シート基板）１１の平面図、（ｂ）は、複数組
の配線パターン１３毎に母基板１１を分割線１７ａに沿
ってダイシング法等により短冊状に分割した状態を示す
平面図、（ｃ）は、主面１２ａに配線パターン１３が形
成された一つの分割基板１１ａの斜視図である。また
（ｄ）は、主面１２ａに隣接する側端面１４ａに、マス
クを用いた薄膜形成法（マスク成膜法）により配線パタ
ーン１３に連続し導通接続された配線パターン１６が形
成されたものの斜視図、（ｅ）はダイシング法等により
（ｄ）の分割基板１１ａをさらに個々の配線基板２１ａ
に分割線１７ｂに沿って切断したものの斜視図である。
を搭載するための配線基板およびその製造方法を図２に
示す。同図（ａ）は、多数組の配線基板用の配線パター
ン１３がフォトリソグラフィ法および蒸着法，スパッタ
リング法，ＣＶＤ法等の薄膜形成法により主面１２に行
列状に形成された、アルミナ（Ａｌ2 Ｏ3 ）等から成る
母基板（シート基板）１１の平面図、（ｂ）は、複数組
の配線パターン１３毎に母基板１１を分割線１７ａに沿
ってダイシング法等により短冊状に分割した状態を示す
平面図、（ｃ）は、主面１２ａに配線パターン１３が形
成された一つの分割基板１１ａの斜視図である。また
（ｄ）は、主面１２ａに隣接する側端面１４ａに、マス
クを用いた薄膜形成法（マスク成膜法）により配線パタ
ーン１３に連続し導通接続された配線パターン１６が形
成されたものの斜視図、（ｅ）はダイシング法等により
（ｄ）の分割基板１１ａをさらに個々の配線基板２１ａ
に分割線１７ｂに沿って切断したものの斜視図である。
【０００３】なお、同図において、１１ｂ〜１１ｄは他
の分割基板、１２ｂ〜１２ｄはそれぞれ分割基板１１ｂ
〜１１ｄの配線パターン１３が形成された主面、２２ａ
は配線基板２１ａの配線パターン１３が形成された主
面、２４ａは配線基板２１ａの配線パターン１６が形成
された側端面である。
の分割基板、１２ｂ〜１２ｄはそれぞれ分割基板１１ｂ
〜１１ｄの配線パターン１３が形成された主面、２２ａ
は配線基板２１ａの配線パターン１３が形成された主
面、２４ａは配線基板２１ａの配線パターン１６が形成
された側端面である。
【０００４】このように、従来の配線基板２１ａは、母
基板１１の主面１２に光半導体素子の入出力電極等用の
配線パターン１３を、フォトリソグラフィ法および薄膜
形成法により多数組（同図では１２組）形成し、次いで
複数組の配線パターン１３毎に複数の短冊状の分割基板
１１ａ〜１１ｄになるようにダイシング法等により分割
する。その後、分割基板１１ａ〜１１ｄについて、マス
クを用いた薄膜形成法、即ちフォトリソグラフィ法によ
らないマスク成膜法により、その側端面１４ａに配線パ
ターン１３に連続する所定の配線パターン１６を形成
し、個々の配線基板２１ａに分割することにより作製さ
れる。上記配線パターン１６をマスク成膜により形成す
るのは、配線基板２１ａは小型であり、その側端面１４
ａはさらに小面積部であるため、レジストの表面張力の
影響でその形状，パターン加工が困難になるからであ
る。
基板１１の主面１２に光半導体素子の入出力電極等用の
配線パターン１３を、フォトリソグラフィ法および薄膜
形成法により多数組（同図では１２組）形成し、次いで
複数組の配線パターン１３毎に複数の短冊状の分割基板
１１ａ〜１１ｄになるようにダイシング法等により分割
する。その後、分割基板１１ａ〜１１ｄについて、マス
クを用いた薄膜形成法、即ちフォトリソグラフィ法によ
らないマスク成膜法により、その側端面１４ａに配線パ
ターン１３に連続する所定の配線パターン１６を形成
し、個々の配線基板２１ａに分割することにより作製さ
れる。上記配線パターン１６をマスク成膜により形成す
るのは、配線基板２１ａは小型であり、その側端面１４
ａはさらに小面積部であるため、レジストの表面張力の
影響でその形状，パターン加工が困難になるからであ
る。
【０００５】また、他の従来例として、レーザダイオー
ド等のための基板を製造する方法であって、基板材料の
上面に第１のチャンネルを形成する工程と、上面および
第１のチャンネルに金属層を形成する工程と、上面に第
２のチャンネルを形成し、その第２のチャンネルを第１
のチャンネルを横断させ、第１のチャンネルの深さより
も大きな深さだけ基板内に侵入させ、プレートから基板
を分離する工程からなる基板の製造方法が提案されてい
る（従来例１：特開平１１−８７５５３号公報参照）。
ド等のための基板を製造する方法であって、基板材料の
上面に第１のチャンネルを形成する工程と、上面および
第１のチャンネルに金属層を形成する工程と、上面に第
２のチャンネルを形成し、その第２のチャンネルを第１
のチャンネルを横断させ、第１のチャンネルの深さより
も大きな深さだけ基板内に侵入させ、プレートから基板
を分離する工程からなる基板の製造方法が提案されてい
る（従来例１：特開平１１−８７５５３号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例の如く、分割基板１１ａの側端面１４ａに、マスク
を用いた薄膜形成法（マスク成膜法）により配線パター
ン１３を形成していたが、側端面１４ａの変形、凹凸、
マスクが密着せずに側端面１４ａから浮くこと、および
薄膜の付き廻りが良好なことから、マスクに覆われた部
分の側端面１４ａにまで薄膜が侵入し、高精度のパター
ン形成加工が困難であるといった問題があった。
来例の如く、分割基板１１ａの側端面１４ａに、マスク
を用いた薄膜形成法（マスク成膜法）により配線パター
ン１３を形成していたが、側端面１４ａの変形、凹凸、
マスクが密着せずに側端面１４ａから浮くこと、および
薄膜の付き廻りが良好なことから、マスクに覆われた部
分の側端面１４ａにまで薄膜が侵入し、高精度のパター
ン形成加工が困難であるといった問題があった。
【０００７】また、上記従来例１においては、分離した
金属パッドを形成するために、金属層を設けた基板上面
にダイアモンド刃によりチャンネルを形成しているが、
金属層および基板をチャンネルにより深く切削すると、
金属層および基板の切断部が劣化して剥離、変形を起こ
し易くなり、その結果金属層の密着性の低下および電気
抵抗の増大等の電気的特性低下が生じ易いという問題が
あった。
金属パッドを形成するために、金属層を設けた基板上面
にダイアモンド刃によりチャンネルを形成しているが、
金属層および基板をチャンネルにより深く切削すると、
金属層および基板の切断部が劣化して剥離、変形を起こ
し易くなり、その結果金属層の密着性の低下および電気
抵抗の増大等の電気的特性低下が生じ易いという問題が
あった。
【０００８】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、高精度の配線パターン加
工が可能であり、また配線パターン用の導体層の研削に
よる劣化が小さく、導体層の密着性および電気抵抗の増
大等の電気的特性の低下が抑制されたものとすることに
ある。
れたものであり、その目的は、高精度の配線パターン加
工が可能であり、また配線パターン用の導体層の研削に
よる劣化が小さく、導体層の密着性および電気抵抗の増
大等の電気的特性の低下が抑制されたものとすることに
ある。
【０００９】
【課題を解決するための手段】本発明の配線基板は、主
面から側端面に亘る連続した配線パターンが形成され、
前記側端面に位置する配線パターンは前記側端面に被着
された導体層の不要部を研削除去することより形成され
ていることを特徴とする。
面から側端面に亘る連続した配線パターンが形成され、
前記側端面に位置する配線パターンは前記側端面に被着
された導体層の不要部を研削除去することより形成され
ていることを特徴とする。
【００１０】本発明は、このような構成により、側端面
において所定の配線パターンを研削加工法により形成す
ることで、従来のマクス成膜によるマスク下部への薄膜
の侵入等の問題が解消され、きわめて高精度の配線パタ
ーンが形成可能となり、インピーダンスマッチングが必
要なものの場合もそれが容易となり、またライン間の短
絡等の問題も発生しなくなる。また、配線パターン用の
導体層を深く長時間に渡って切削する必要がないので、
配線パターン用の導体層の劣化が小さく、導体層の密着
性および電気抵抗の増大等の電気的特性の低下が抑制で
きるという作用効果を有する。
において所定の配線パターンを研削加工法により形成す
ることで、従来のマクス成膜によるマスク下部への薄膜
の侵入等の問題が解消され、きわめて高精度の配線パタ
ーンが形成可能となり、インピーダンスマッチングが必
要なものの場合もそれが容易となり、またライン間の短
絡等の問題も発生しなくなる。また、配線パターン用の
導体層を深く長時間に渡って切削する必要がないので、
配線パターン用の導体層の劣化が小さく、導体層の密着
性および電気抵抗の増大等の電気的特性の低下が抑制で
きるという作用効果を有する。
【００１１】また、本発明の配線基板の製造方法は、母
基板の主面に分割線で区切られた複数の配線基板領域を
行列状に形成するとともに、前記配線基板領域の各々に
第１の配線パターンをその所定の端部が前記分割線に接
するように設け、前記母基板を行毎または列毎に前記第
１の配線パターンの端部が接する前記分割線に沿って分
割して分割基板を作製し、該分割基板の側端面に前記第
１の配線パターンの端部に接する導体層を形成し、該導
体層の不要部を研削除去することにより前記第１の配線
パターンに連続した第２の配線パターンを前記側端面に
設け、その後前記分割基板を個々の配線基板に分割する
ことを特徴とする。
基板の主面に分割線で区切られた複数の配線基板領域を
行列状に形成するとともに、前記配線基板領域の各々に
第１の配線パターンをその所定の端部が前記分割線に接
するように設け、前記母基板を行毎または列毎に前記第
１の配線パターンの端部が接する前記分割線に沿って分
割して分割基板を作製し、該分割基板の側端面に前記第
１の配線パターンの端部に接する導体層を形成し、該導
体層の不要部を研削除去することにより前記第１の配線
パターンに連続した第２の配線パターンを前記側端面に
設け、その後前記分割基板を個々の配線基板に分割する
ことを特徴とする。
【００１２】本発明は、このような構成により、高精度
の第２の配線パターンが側端面に形成された多数の配線
基板を効率良く製造可能となる。
の第２の配線パターンが側端面に形成された多数の配線
基板を効率良く製造可能となる。
【００１３】
【発明の実施の形態】本発明の配線基板およびその製造
方法について以下に説明する。図１は本発明の配線基板
の製造工程を示すものであり、同図（ａ）は、多数組の
配線基板用の第１の配線パターン３がフォトリソグラフ
ィ法および蒸着法，スパッタリング法，ＣＶＤ法等の薄
膜形成法により主面２に行列状に形成された、アルミナ
（Ａｌ2 Ｏ3 ）等から成る母基板（シート基板）１の平
面図、（ｂ）は、複数組の第１の配線パターン３を列毎
に分割するように、母基板１１をダイシング法等により
分割線７ａに沿って短冊状に切断した状態を示す平面
図、（ｃ）は、主面２ａに第１の配線パターン３が形成
され、第１の配線パターン３に接する導体層５が側端面
４ａに形成された一つの分割基板１ａの斜視図である。
方法について以下に説明する。図１は本発明の配線基板
の製造工程を示すものであり、同図（ａ）は、多数組の
配線基板用の第１の配線パターン３がフォトリソグラフ
ィ法および蒸着法，スパッタリング法，ＣＶＤ法等の薄
膜形成法により主面２に行列状に形成された、アルミナ
（Ａｌ2 Ｏ3 ）等から成る母基板（シート基板）１の平
面図、（ｂ）は、複数組の第１の配線パターン３を列毎
に分割するように、母基板１１をダイシング法等により
分割線７ａに沿って短冊状に切断した状態を示す平面
図、（ｃ）は、主面２ａに第１の配線パターン３が形成
され、第１の配線パターン３に接する導体層５が側端面
４ａに形成された一つの分割基板１ａの斜視図である。
【００１４】また（ｄ）は、主面２ａに隣接する側端面
４ａに、本発明の研削加工法により第１の配線パターン
３に連続し導通接続された第２の配線パターン６が形成
されたものの斜視図、（ｅ）はダイシング法等により
（ｄ）の分割基板１ａをさらに個々の配線基板１１ａに
分割線７ｂに沿って切断したものの斜視図である。な
お、同図において、１ｂ〜１ｄは他の分割基板、２ｂ〜
２ｄはそれぞれ分割基板１ｂ〜１ｄの第１の配線パター
ン３が形成された主面、１２ａは配線基板１１ａの第１
の配線パターン３が形成された主面、１４ａは配線基板
１１ａの第２の配線パターン６が形成された側端面であ
る。
４ａに、本発明の研削加工法により第１の配線パターン
３に連続し導通接続された第２の配線パターン６が形成
されたものの斜視図、（ｅ）はダイシング法等により
（ｄ）の分割基板１ａをさらに個々の配線基板１１ａに
分割線７ｂに沿って切断したものの斜視図である。な
お、同図において、１ｂ〜１ｄは他の分割基板、２ｂ〜
２ｄはそれぞれ分割基板１ｂ〜１ｄの第１の配線パター
ン３が形成された主面、１２ａは配線基板１１ａの第１
の配線パターン３が形成された主面、１４ａは配線基板
１１ａの第２の配線パターン６が形成された側端面であ
る。
【００１５】このような配線基板１１ａは以下の工程
〔１〕〜〔５〕により作製される。
〔１〕〜〔５〕により作製される。
【００１６】〔１〕配線基板１１ａを多数個取りするた
めの母基板１の主面２に分割線７ａ，７ｂで区切られた
複数の配線基板領域を行列状（マトリックス状）に形成
するとともに、各配線基板領域に第１の配線パターン３
をその分割線７ａ側の端部が分割線７ａに接するように
設ける。また、第１の配線パターン３は光半導体素子の
入出力電極等用のものであり、フォトリソグラフィ法お
よび薄膜形成法により多数組（同図では１２組）行列状
に形成する。
めの母基板１の主面２に分割線７ａ，７ｂで区切られた
複数の配線基板領域を行列状（マトリックス状）に形成
するとともに、各配線基板領域に第１の配線パターン３
をその分割線７ａ側の端部が分割線７ａに接するように
設ける。また、第１の配線パターン３は光半導体素子の
入出力電極等用のものであり、フォトリソグラフィ法お
よび薄膜形成法により多数組（同図では１２組）行列状
に形成する。
【００１７】〔２〕母基板１を行毎または列毎に第１の
配線パターン３の前記端部が接する分割線７ａに沿って
分割して、短冊状の分割基板１ａ〜１ｄを作製する。こ
のとき、分割基板１ａ〜１ｄの側端面４ａの導体層５に
接続される第１の配線パターン３の端部３ａが、分割線
７ａに接するようにして分割する。
配線パターン３の前記端部が接する分割線７ａに沿って
分割して、短冊状の分割基板１ａ〜１ｄを作製する。こ
のとき、分割基板１ａ〜１ｄの側端面４ａの導体層５に
接続される第１の配線パターン３の端部３ａが、分割線
７ａに接するようにして分割する。
【００１８】〔３〕分割基板１ａ〜１ｄの側端面４ａの
略全面に、第１の配線パターン３の端部３ａに接する導
体層５を薄膜形成法により形成する。
略全面に、第１の配線パターン３の端部３ａに接する導
体層５を薄膜形成法により形成する。
【００１９】〔４〕導体層５の不要部を研削除去するこ
とにより、第１の配線パターン３に連続した第２の配線
パターン６を側端面４ａに設ける。
とにより、第１の配線パターン３に連続した第２の配線
パターン６を側端面４ａに設ける。
【００２０】〔５〕分割基板１ａ〜１ｄを分割線７ｂに
沿って分割することにより個々の配線基板１１ａに分割
する。
沿って分割することにより個々の配線基板１１ａに分割
する。
【００２１】本発明において、配線基板１１ａはアルミ
ナ（Ａｌ2 Ｏ3 ）セラミックス，窒化アルミニウム（Ａ
ｌＮ）セラミックス，炭化珪素（ＳｉＣ）セラミック
ス，窒化珪素（Ｓｉ3 Ｎ4 ）セラミックス，石英，サフ
ァイア等から成るのが良く、これらの材料は放熱性に優
れた絶縁材料である。特に、窒化アルミニウムセラミッ
クス，炭化珪素セラミックス，窒化珪素セラミックス，
石英，サファイアが好適であり、これらは熱伝導率が４
０Ｗ／ｍ・Ｋ以上と高いため、放熱性が特に良好であ
る。また、第１の配線パターン３および第２の配線パタ
ーン６用の導体層５の成膜は、蒸着法，スパッタリング
法，ＣＶＤ法等の薄膜形成法によりなされ、これらはＣ
ｕ，Ａｌ，Ｔｉ，Ａｕ，Ａｇ，Ｐｔ等、または前記金属
元素の１種以上を主成分として含む合金等から成り、こ
れらの材料は電気伝導性が高くかつ形状の加工性に優れ
る。
ナ（Ａｌ2 Ｏ3 ）セラミックス，窒化アルミニウム（Ａ
ｌＮ）セラミックス，炭化珪素（ＳｉＣ）セラミック
ス，窒化珪素（Ｓｉ3 Ｎ4 ）セラミックス，石英，サフ
ァイア等から成るのが良く、これらの材料は放熱性に優
れた絶縁材料である。特に、窒化アルミニウムセラミッ
クス，炭化珪素セラミックス，窒化珪素セラミックス，
石英，サファイアが好適であり、これらは熱伝導率が４
０Ｗ／ｍ・Ｋ以上と高いため、放熱性が特に良好であ
る。また、第１の配線パターン３および第２の配線パタ
ーン６用の導体層５の成膜は、蒸着法，スパッタリング
法，ＣＶＤ法等の薄膜形成法によりなされ、これらはＣ
ｕ，Ａｌ，Ｔｉ，Ａｕ，Ａｇ，Ｐｔ等、または前記金属
元素の１種以上を主成分として含む合金等から成り、こ
れらの材料は電気伝導性が高くかつ形状の加工性に優れ
る。
【００２２】例えば、第１の配線パターン３および第２
の配線パターン６用の導体層５は、チタン膜と白金膜と
金膜とが順次積層された３層構造の金属薄膜から形成さ
れるのが好適である。チタン膜は絶縁基板である配線基
板１１ａに対して密着性が高い密着金属であり、その厚
さは１００〜２０００Å程度が良い。１００Å未満で
は、強固に密着することが困難となる傾向にあり、２０
００Åを超えると、成膜時の内部応力によって剥離が生
じ易くなる。また、白金膜の厚さは５００〜１００００
Å程度が良く、５００Å未満ではピンホール等の欠陥の
ためにバリア膜としての機能を果たさなくなり、１００
００Åを超えると成膜時の内部応力により剥離が生じ易
くなる。さらに、金膜はＬＤ素子等を搭載する際に接合
用の金属ロウ材との濡れ性を良好にするためのものであ
り、その厚さは１０００〜５００００Å程度が良い。１
０００Å未満では、十分な濡れが得られなくなり、５０
０００Åを超えると成膜時の内部応力により剥離を生じ
易くなる。
の配線パターン６用の導体層５は、チタン膜と白金膜と
金膜とが順次積層された３層構造の金属薄膜から形成さ
れるのが好適である。チタン膜は絶縁基板である配線基
板１１ａに対して密着性が高い密着金属であり、その厚
さは１００〜２０００Å程度が良い。１００Å未満で
は、強固に密着することが困難となる傾向にあり、２０
００Åを超えると、成膜時の内部応力によって剥離が生
じ易くなる。また、白金膜の厚さは５００〜１００００
Å程度が良く、５００Å未満ではピンホール等の欠陥の
ためにバリア膜としての機能を果たさなくなり、１００
００Åを超えると成膜時の内部応力により剥離が生じ易
くなる。さらに、金膜はＬＤ素子等を搭載する際に接合
用の金属ロウ材との濡れ性を良好にするためのものであ
り、その厚さは１０００〜５００００Å程度が良い。１
０００Å未満では、十分な濡れが得られなくなり、５０
０００Åを超えると成膜時の内部応力により剥離を生じ
易くなる。
【００２３】ここで、密着金属としてＣｒ，Ｔａ，Ｎ
ｂ，Ｎｉ−Ｃｒ合金，Ｔａ2 Ｎ等を使用しても良く、バ
リア金属としてはＰｄ，Ｒｈ，Ｒｕ，Ｎｉ，Ｔｉ−Ｗ合
金等を用いても良い。
ｂ，Ｎｉ−Ｃｒ合金，Ｔａ2 Ｎ等を使用しても良く、バ
リア金属としてはＰｄ，Ｒｈ，Ｒｕ，Ｎｉ，Ｔｉ−Ｗ合
金等を用いても良い。
【００２４】さらに、第２の配線パターン６が形成され
る側端面４ａにおいて、研削加工時の基板表面から深さ
方向での研削代（研削深さ）は０．０１〜０．１ｍｍが
良く、０．０１ｍｍ未満では第２の配線パターン６が完
全に研削できない部分が生じ易く、その結果第２の配線
パターン６間で短絡を発生し易くなる。また、０．１ｍ
ｍを超えると第２の配線パターン６の切断部の密着性が
劣化し易くなり、また加工時間が増大し生産性が低下す
る。
る側端面４ａにおいて、研削加工時の基板表面から深さ
方向での研削代（研削深さ）は０．０１〜０．１ｍｍが
良く、０．０１ｍｍ未満では第２の配線パターン６が完
全に研削できない部分が生じ易く、その結果第２の配線
パターン６間で短絡を発生し易くなる。また、０．１ｍ
ｍを超えると第２の配線パターン６の切断部の密着性が
劣化し易くなり、また加工時間が増大し生産性が低下す
る。
【００２５】本発明に用いる研削加工装置は、一般にス
ライサーと呼ばれるものであり、金属製の円盤状のブレ
ードの回転刃部にダイヤモンド，セラミックス等の高硬
度の粒を埋め込んだダイシングソー、または金属製の円
盤状のブレードの回転刃部にダイヤモンド，セラミック
ス等の高硬度の微粒子を接着させたダイシングソー等を
用い、そのダイシングソーを回転させて研削する装置で
ある。そして、このような研削加工装置は、配線パター
ンのライン間隔を０．０５ｍｍ程度の精度で形成可能で
ある。
ライサーと呼ばれるものであり、金属製の円盤状のブレ
ードの回転刃部にダイヤモンド，セラミックス等の高硬
度の粒を埋め込んだダイシングソー、または金属製の円
盤状のブレードの回転刃部にダイヤモンド，セラミック
ス等の高硬度の微粒子を接着させたダイシングソー等を
用い、そのダイシングソーを回転させて研削する装置で
ある。そして、このような研削加工装置は、配線パター
ンのライン間隔を０．０５ｍｍ程度の精度で形成可能で
ある。
【００２６】上記実施形態においては、配線基板１１ａ
の側端面４ａについて研削加工を行ったが、配線基板１
１ａの主面２ａの第１の配線パターン３を研削加工によ
って形成しても構わない。また、本発明の配線基板１１
ａはＬＤ，ＰＤ，ＬＥＤ等の各種光半導体素子、その他
各種電子部品を搭載するための基板，サブマウントとし
て使用できる。
の側端面４ａについて研削加工を行ったが、配線基板１
１ａの主面２ａの第１の配線パターン３を研削加工によ
って形成しても構わない。また、本発明の配線基板１１
ａはＬＤ，ＰＤ，ＬＥＤ等の各種光半導体素子、その他
各種電子部品を搭載するための基板，サブマウントとし
て使用できる。
【００２７】また、配線基板１１ａの側端面４ａの研削
加工について、公知の段差計を用いて研削面の段差、表
面粗さを計測し分析することにより、本発明の研削加工
を施したことが判る。
加工について、公知の段差計を用いて研削面の段差、表
面粗さを計測し分析することにより、本発明の研削加工
を施したことが判る。
【００２８】かくして、本発明は、配線基板の側端面に
おいてきわめて高精度の配線パターンが形成可能とな
り、その結果インピーダンスマッチングが必要なものの
場合にそれが容易となり、またライン間の短絡等の問題
も解消される。また、配線パターン用の導体層を深く長
時間に渡って切削する必要がないので、配線パターンの
変形、劣化が小さく、その密着性および電気抵抗の増大
等の電気的特性の低下が抑制されるという作用効果を有
する。
おいてきわめて高精度の配線パターンが形成可能とな
り、その結果インピーダンスマッチングが必要なものの
場合にそれが容易となり、またライン間の短絡等の問題
も解消される。また、配線パターン用の導体層を深く長
時間に渡って切削する必要がないので、配線パターンの
変形、劣化が小さく、その密着性および電気抵抗の増大
等の電気的特性の低下が抑制されるという作用効果を有
する。
【００２９】尚、本発明は上記の実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更は何等差し支えない。
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更は何等差し支えない。
【００３０】
【発明の効果】本発明は、主面から側端面に亘る連続し
た配線パターンが形成され、前記側端面に位置する配線
パターンは前記側端面に被着された導体層の不要部を研
削除去することにより、配線基板の側端面にきわめて高
精度の配線パターンが形成可能となり、その結果インピ
ーダンスマッチングが必要な場合に高精度のパターン形
成によりそれが容易となり、またライン間の短絡等も解
消される。また、配線パターン用の導体層を深く長時間
に渡って切削する必要がないので、配線パターンの変
形、劣化が小さく、その密着性および電気抵抗の増大等
の電気的特性の低下が抑制される。
た配線パターンが形成され、前記側端面に位置する配線
パターンは前記側端面に被着された導体層の不要部を研
削除去することにより、配線基板の側端面にきわめて高
精度の配線パターンが形成可能となり、その結果インピ
ーダンスマッチングが必要な場合に高精度のパターン形
成によりそれが容易となり、またライン間の短絡等も解
消される。また、配線パターン用の導体層を深く長時間
に渡って切削する必要がないので、配線パターンの変
形、劣化が小さく、その密着性および電気抵抗の増大等
の電気的特性の低下が抑制される。
【００３１】また、本発明の配線基板の製造方法は、母
基板の主面に分割線で区切られた複数の配線基板領域を
行列状に形成するとともに、各配線基板領域に第１の配
線パターンをその所定の端部が分割線に接するように設
け、母基板を行毎または列毎に第１の配線パターンの端
部が接する分割線に沿って分割して分割基板を作製し、
分割基板の側端面に第１の配線パターンの端部に接する
導体層を形成し、導体層の不要部を研削除去することに
より第１の配線パターンに連続した第２の配線パターン
を側端面に設け、その後分割基板を個々の配線基板に分
割することにより、きわめて高精度の配線パターンが形
成された配線基板を効率良く製造できるという作用効果
を有する。
基板の主面に分割線で区切られた複数の配線基板領域を
行列状に形成するとともに、各配線基板領域に第１の配
線パターンをその所定の端部が分割線に接するように設
け、母基板を行毎または列毎に第１の配線パターンの端
部が接する分割線に沿って分割して分割基板を作製し、
分割基板の側端面に第１の配線パターンの端部に接する
導体層を形成し、導体層の不要部を研削除去することに
より第１の配線パターンに連続した第２の配線パターン
を側端面に設け、その後分割基板を個々の配線基板に分
割することにより、きわめて高精度の配線パターンが形
成された配線基板を効率良く製造できるという作用効果
を有する。
【図１】（ａ）〜（ｅ）は本発明の配線基板の各製造工
程を示し、（ａ）は多数組の第１の配線パターンが行列
状に形成された母基板の平面図、（ｂ）は母基板を複数
組の配線パターンを含む列毎に分割したものの平面図、
（ｃ）は分割基板の側面に導体層を形成したものの斜視
図、（ｄ）は導体層を研削加工して第２の配線パターン
を形成したものの斜視図、（ｅ）は分割基板を個々の配
線基板に切断したものの斜視図である。
程を示し、（ａ）は多数組の第１の配線パターンが行列
状に形成された母基板の平面図、（ｂ）は母基板を複数
組の配線パターンを含む列毎に分割したものの平面図、
（ｃ）は分割基板の側面に導体層を形成したものの斜視
図、（ｄ）は導体層を研削加工して第２の配線パターン
を形成したものの斜視図、（ｅ）は分割基板を個々の配
線基板に切断したものの斜視図である。
【図２】（ａ）〜（ｅ）は従来の配線基板の各製造工程
を示し、（ａ）は多数組の第１の配線パターンが行列状
に形成された母基板の平面図、（ｂ）は母基板を複数組
の配線パターンを含む列毎に分割したものの平面図、
（ｃ）は分割基板の斜視図、（ｄ）は側端面に第２の配
線パターンを形成したものの斜視図、（ｅ）は分割基板
を個々の配線基板に切断したものの斜視図である。
を示し、（ａ）は多数組の第１の配線パターンが行列状
に形成された母基板の平面図、（ｂ）は母基板を複数組
の配線パターンを含む列毎に分割したものの平面図、
（ｃ）は分割基板の斜視図、（ｄ）は側端面に第２の配
線パターンを形成したものの斜視図、（ｅ）は分割基板
を個々の配線基板に切断したものの斜視図である。
１：母基板 １ａ〜１ｄ：分割基板 ２：主面 ２ａ〜２ｄ：分割基板の主面 ３：第１の配線パターン ３ａ：第１の配線パターンの端部 ４ａ：分割基板の側端面 ５：導体層 ６：第２の配線パターン ７ａ，７ｂ：分割線 １１ａ：配線基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E339 AB06 AC05 AD00 AE02 BC01 BD03 BD05 BD14 BE03 5F041 DA19 DA20 DC03 5F073 FA15 FA18 5F088 BA16 JA03 JA20
Claims (2)
- 【請求項１】主面から側端面に亘る連続した配線パター
ンが形成され、前記側端面に位置する配線パターンは前
記側端面に被着された導体層の不要部を研削除去するこ
とより形成されていることを特徴とする配線基板。 - 【請求項２】母基板の主面に分割線で区切られた複数の
配線基板領域を行列状に形成するとともに、前記配線基
板領域の各々に第１の配線パターンをその所定の端部が
前記分割線に接するように設け、前記母基板を行毎また
は列毎に前記第１の配線パターンの端部が接する前記分
割線に沿って分割して分割基板を作製し、該分割基板の
側端面に前記第１の配線パターンの端部に接する導体層
を形成し、該導体層の不要部を研削除去することにより
前記第１の配線パターンに連続した第２の配線パターン
を前記側端面に設け、その後前記分割基板を個々の配線
基板に分割することを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958799A JP2001102722A (ja) | 1999-09-30 | 1999-09-30 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27958799A JP2001102722A (ja) | 1999-09-30 | 1999-09-30 | 配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001102722A true JP2001102722A (ja) | 2001-04-13 |
Family
ID=17613076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27958799A Pending JP2001102722A (ja) | 1999-09-30 | 1999-09-30 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001102722A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032454A (ja) * | 2004-07-13 | 2006-02-02 | Nichia Chem Ind Ltd | 半導体レーザパッケージおよび半導体レーザパッケージの製造方法 |
| WO2020004605A1 (ja) | 2018-06-29 | 2020-01-02 | 京セラ株式会社 | 配線基板 |
| WO2020045436A1 (ja) | 2018-08-28 | 2020-03-05 | 京セラ株式会社 | 配線基板および電子装置 |
-
1999
- 1999-09-30 JP JP27958799A patent/JP2001102722A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032454A (ja) * | 2004-07-13 | 2006-02-02 | Nichia Chem Ind Ltd | 半導体レーザパッケージおよび半導体レーザパッケージの製造方法 |
| WO2020004605A1 (ja) | 2018-06-29 | 2020-01-02 | 京セラ株式会社 | 配線基板 |
| US11589457B2 (en) | 2018-06-29 | 2023-02-21 | Kyocera Corporation | Wiring substrate |
| WO2020045436A1 (ja) | 2018-08-28 | 2020-03-05 | 京セラ株式会社 | 配線基板および電子装置 |
| US11395405B2 (en) | 2018-08-28 | 2022-07-19 | Kyocera Corporation | Wiring substrate and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750700B2 (ja) | 半導体チップの製造方法 | |
| JP3958532B2 (ja) | チップ抵抗器の製造方法 | |
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| US20030075798A1 (en) | Transcribing original substrate for a wiring pattern | |
| JP2001102722A (ja) | 配線基板およびその製造方法 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP3869273B2 (ja) | チップ抵抗器の製造方法 | |
| JP2021130212A (ja) | サーマルプリントヘッドの製造方法、サーマルプリントヘッドおよびサーマルプリンタ | |
| JPH10125508A (ja) | チップサーミスタ及びその製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP3307533B2 (ja) | チップ電子部品とその製造方法、およびサージアブソーバとその製造方法 | |
| JP2006066739A (ja) | サブマウントおよびその製造方法 | |
| JP2001044141A (ja) | 半導体基板の切断方法 | |
| JPH1083974A (ja) | 半導体基板の分割方法 | |
| JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
| JPH09260309A (ja) | ウエハのスクライブライン構造 | |
| JP2001291794A (ja) | 配線基板およびその製造方法 | |
| US20120073123A1 (en) | Method of manufacturing thermal head | |
| JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| TWI755260B (zh) | 電阻器之製造方法 | |
| JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPH0380434B2 (ja) | ||
| JP2005217095A (ja) | 光半導体素子用のサブマウント | |
| JP2005191193A (ja) | サブマウントおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |