JP2006032454A - 半導体レーザパッケージおよび半導体レーザパッケージの製造方法 - Google Patents

半導体レーザパッケージおよび半導体レーザパッケージの製造方法 Download PDF

Info

Publication number
JP2006032454A
JP2006032454A JP2004205701A JP2004205701A JP2006032454A JP 2006032454 A JP2006032454 A JP 2006032454A JP 2004205701 A JP2004205701 A JP 2004205701A JP 2004205701 A JP2004205701 A JP 2004205701A JP 2006032454 A JP2006032454 A JP 2006032454A
Authority
JP
Japan
Prior art keywords
substrate
frame
semiconductor laser
solder material
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004205701A
Other languages
English (en)
Inventor
Yasuo Fujikawa
康夫 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2004205701A priority Critical patent/JP2006032454A/ja
Publication of JP2006032454A publication Critical patent/JP2006032454A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 薄型でしかも低コストの半導体レーザパッケージおよび半導体レーザパッケージの製造方法の提供。
【解決手段】 LD4の出射光は、ミラー5で上面に反射されて光軸方向が変わり、ガラス基板6の上面からLaの方向に放射される。LD4とミラー5は、平面状の基板2の表面に半田材料Aにより実装され、上下面が開口している枠体3はその後半田材料B基板2に実装される。このため、LD4とミラー5を実装する基板2の表面研磨が、特殊の治具を要することなく精度良く行える。
【選択図】 図1

Description

本発明は、ノートPC、小型情報機器システムなどに使用される薄型の半導体レーザパッケージ、および半導体レーザパッケージの製造方法に関するものである。
ノートPC、小型情報機器システムなどに使用される半導体レーザパッケージは、省スペースの観点から薄型であることが要求されている。ここで、薄型化の要求とは、半導体レーザ(LD)の光軸方向に対して、垂直である面(幅方向と厚さ方向)のどちらか一軸方向の寸法が小さいことの要求である。このような要求に対処するために、Iカットパッケージが用いられている。半導体レーザパッケージは、信頼性を高めるために気密封止構造のパッケージを採用されている。このような気密封止は、キャップをステムに溶接することにより行われており、この形態のパッケージは最も量産性があり、気密性にも優れている。
図8は、前記のような気密封止構造のパッケージを採用した半導体レーザパッケージ21の例を示す説明図、図9は、図8の構成の断面形状を示す説明図である。図8、図9において、22はステム、23はキャップ、24はステムのブロック、25はステムのフランジ、26はカバーガラス、27はLD、28はリードである。光軸はL方向であるものとする。キャップ23はステムのフランジ25に溶接により固定される。この場合には、半導体レーザパッケージ21の薄型化の要求は、光軸方向に対して垂直である一軸のX方向の寸法(幅方向の寸法)が小さいことの要求となる。特許文献1には、図8に示されているような半導体レーザパッケージにおいて、放熱特性を改善した例が記載されている。
図9において、前記薄型であることが要求されるX軸方向の各部材間の寸法A〜Fは、表1のようになる(単位はmm)。ここに、Aはステムのフランジ25の外周とキャップ23の鍔部23aの端部間の寸法(0.15)、Bはキャップ23の鍔部23aとキャップ23の円筒状部の外周間の寸法(0.3)、Cはキャップ23の円筒状部の外周とキャップ23の円筒状部の内周間の寸法(0.15)、Dはキャップ23の円筒状部の内周とステムのブロック24の外側との間の寸法(0.15)、Eはステムのブロック24の外側と内側との間の寸法(0.6)、FはLD27の厚さの寸法(0.15)である。
Figure 2006032454
表1に示されているように、半導体レーザパッケージ21において、A〜Fの寸法は、放熱特性を良好にしなければならない、などの要因で小さくすることには一定の制約を受けており、合計で1.5mmである。したがって、半導体レーザパッケージのX方向寸法は、その2倍の3mmが限界となっている。
ところで、最近のノートPCのような情報機器の小型化に伴い、半導体レーザパッケージに対して一層の薄型化の要請がなされてきている。その寸法の具体例として、幅方向で2mm程度のものが要求されている。このため、前記のようなIカットパッケージでは対応できないので、図10、図11に示すような構成の半導体レーザパッケージが開発されている。図10は半導体レーザパッケージの分解斜視図、図11はその平面図である。図10において、枠体11にLD4、ミラー5を実装し、ガラス基板6を枠体11の上面に接着する。LD4の出射光はミラー5で上方に反射されて光軸方向が変わり、ガラス基板6より外部に放射される。なお、図11の10は、図示を省略しているLDの電極と枠体11の裏面に形成される導電部とを電気的に接続するためのビアである。
図11の平面図におけるA〜Cの寸法の例を表2に示す(単位mm)。ここで、Aはガラス基板6を枠体11の上面に接着するための貼りしろの寸法(0.5)、Bは枠体11の側面とミラー5の側面間のギャップの寸法(0.2)、Cは光軸Lとミラー5の側面間の寸法(0.3)で、LDおよびミラーを対象とする実装部品の幅の半分の寸法である。図11の例ではA〜C間の寸法は1mmなので、図8に示したX方向の幅寸法は2mmとなり、薄型化の要求に対処した半導体レーザパッケージを作製することができる。
Figure 2006032454
特開2004−31900号公報
特許文献1に記載の技術では、前記のような半導体レーザパッケージの薄型化の要求に対応できないという問題があった。また、図10のように枠体の底面にLDを実装する場合には、枠体底面の研磨を安価に実施できないという問題があった。すなわち、LD実装面の表面粗さは、一般的にRa0.02μm以下でかつRy1.5μm以下でないと放熱性を良好に保持した実装ができない。しかしながら、図10のLDを実装する枠体11は、四周に側壁が形成されているので、底面を研磨するには特別な治具を必要とするため、コストが高くなるという問題があった。
本発明は上記のような問題に鑑み、薄型でしかも低コストの半導体レーザパッケージ、および、LDとミラーを実装する際に位置ずれが生じない構成とした半導体レーザパッケージの製造方法の提供を目的とする。
(1)上記目的を達成するために、本発明の第1の半導体レーザパッケージは、基板と、半導体レーザ(LD)と、前記LDの出射光を反射して光軸方向を変えるミラーと、上下面が開放されている枠体と、ガラス基板とを備え、前記基板に実装された前記LDおよびミラーを前記枠体で囲み、前記枠体を前記基板および前記ガラス基板に固着して封止し、前記ガラス基板より前記LDの出射光を放射することを特徴とする。この発明は、図1〜図4に示された実施形態が対応する。この構成によれば、LDを実装する基板が枠体に遮られることなくフラットなので、特別の治具は不要であり安価に研磨できコストを低減することが可能となる。また、幅方向の寸法が小さくなり、薄型化の要求に対応することができる。
(2)本発明の第2の半導体レーザパッケージは、基板と、前記基板に実装される複数対のLDおよびミラーと、複数の貫通穴を有する枠体と、ガラス基板とよりなり、前記枠体の前記貫通穴で前記LDおよびミラーの対を囲み、前記枠体と前記基板および前記ガラス基板とを固着して封止し、ダイシングによりチップ化したことを特徴とする。この発明は、図5に示された実施形態が対応する。この構成によれば、半導体レーザパッケージをウェハレベルで処理するため、材料費、加工費を低減することができる。
(3)本発明の第1、または第2の半導体レーザパッケージは、前記基板および前記枠体がAlNまたはSiCからなる焼結材であることを特徴とする。この発明は、図1〜図5に示された実施形態が対応する。この構成によれば、放熱特性が向上するのでLDに対する熱放散の影響を抑制し、LDを精度良く動作させることができる。
(4)本発明の第1、または第2の半導体レーザパッケージは、前記基板と前記LDおよびミラーとを同一の半田材料Aで固着し、前記枠体と前記基板および前記ガラス基板とを同一の半田材料Bで固着し、前記半田材料Aの融点は、前記半田材料Bの融点よりも所定温度以上高いことを特徴とする。この発明は、図1〜図5に示された実施形態が対応する。このように、融点の異なる2種類の半田材料を用いることにより、2回の熱処理で半導体レーザパッケージを気密封止することができる。このため、LDに対する熱負荷が少なくなり、LDの特性を向上させることができる。
(5)本発明の第1、または第2の半導体レーザパッケージは、前記ガラス基板に予め前記ミラーを固着させたことを特徴とする。この発明は、図7に示された実施形態が対応する。このような構成とすることにより、ミラーは基板と隙間を介して配置されるので、基板からの熱が伝達されない。このため、ミラーからLDに対する放射熱が減少し、LDを精度良く動作させることができる。
(6)本発明の第1、または第2の半導体レーザパッケージは、前記枠体がSiからなり、前記ミラーを異方性エッチングにより予め前記枠体に形成したことを特徴とする。この発明は、図6に示された実施形態が対応する。このように、枠体とミラーとを一体化した構成とすることにより、部品点数が少なくなり、コストを低減することができる。
(7)前記(6)の半導体レーザパッケージは、前記基板と前記LDを半田材料Aで固着し、前記枠体と前記基板および前記ガラス基板とを同一の半田材料Bで固着し、前記半田材料Aの融点は、前記半田材料Bの融点よりも所定温度以上高いことを特徴とする。この発明は、図6に示された実施形態が対応する。このような構成とすることにより、枠体とミラーとを一体化した場合でも、2回の熱処理で半導体レーザパッケージを気密封止することができる。このため、LDに対する熱負荷がすくなくなり、LDの特性を向上させることができる。
(8)本発明の第1、または第2の半導体レーザパッケージは、前記LDが窒化物半導体レーザであることを特徴とする。この発明は、図1〜図7に示された実施形態が対応する。このため、LDとして窒化物半導体レーザを用いた場合に、コストを低減することが可能となる。また、幅方向の寸法が小さくなり、薄型化の要求に対応することができる。
(9)本発明の第1の半導体レーザパッケージの製造方法は、基板に半田材料Aを塗布してLDとミラーを第1の熱処理で基板に固着したあとに、枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体とガラス基板を第2の熱処理で固着することを特徴とする。この発明は、図1、図2に示された実施形態が対応する。このように、融点が異なる2種類の半田材料を用いているので、2度の熱処理を行ってもLDおよびミラーの位置がずれることなく、精度良くLDの出射光を外部に放射することができる。
(10)本発明の第2の半導体レーザパッケージの製造方法は、基板およびガラス基板に半田材料Aを塗布し、第1の熱処理でLDを前記基板に、ミラーを前記ガラス基板に固着したあとに、前記枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体と前記ガラス基板を第2の熱処理で固着することを特徴とする。この発明は、図7に示された実施形態が対応する。このため、LDを発光させながらミラー位置の調整ができるので、LDの出射光を精度良く外部に放射させることが可能となる。
(11)本発明の第3の半導体レーザパッケージの製造方法は、基板に半田材料Aを塗布して、第1の熱処理でLDとミラーが形成された枠体を前記基板に固着したあとに、枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体とガラス基板を第2の熱処理で固着することを特徴とする。この発明は、図6に示された実施形態が対応する。このような構成とすることにより、ミラーと枠体は1個所で固着されることになり、ミラーと枠体が分離された状態で2個所で固着する場合のように、両者間で固着の際に位置ずれが生じることがなく、固着の精度が向上する。
本発明の半導体レーザパッケージは、LDを基板に実装する際に特別な治具を必要とすることなく基板の実装面を研磨できるのでコストの低減が可能となる。また、薄型化の要求に対応することができる。さらに、本発明の半導体レーザパッケージの製造方法は、融点が異なる2種類の半田材料を用いてLDとミラーの実装および枠体による気密封止を行っているので、2度の熱処理でLDおよびミラーの位置がずれることなく、精度良くLDの出射光を外部に放射することができる。
以下図に基づいて本発明の実施形態について説明する。図2は、本発明の第1の実施形態にかかる構成を分解して示す説明図である。図2において、基板2の裏面2個所に金パターン7が形成されている。また、基板2の表面の適所にも複数個所に金パターン7が形成されている。LD4、ミラー5の底面には、金をパターニングする。基板2の表面に形成された金パターン7の中央側の部分には、その上面に半田材料A8が設けられている。半田材料A8は、例えば融点が278℃の金錫であり、基板2にLD4、ミラー5を載置した状態で前記金錫の融点以上の温度で熱処理し、半田材料A8により、LD4、ミラー5を基板上に固着して実装する。
LD4は両面電極としており、LD4の一方電極(アノード)と金パターン7をワイヤボンデングによりワイヤ12で接続する。LD4の他方電極(カソード)は、基板2の表面に形成された金パターン7と電気的に接続される。基板2の裏面に形成した金パターン7と、基板2の表面に形成した金パターン7は、基板を貫通する孔内に適宜の導電材料、例えばタングステンを埋めて形成されたビア10により電気的に接続される。
枠体3は、図1に示されているように上下面が開口した矩形状の形状であり、その上下の面には半田材料B9が塗布されている。また、ガラス基板6の裏面には、金パターン7が形成されている。半田材料B9は、例えば融点が221℃の銀錫である。枠体3を基板2の上に載置し、次にガラス基板6を枠体3の上に載置してLD4、ミラー5を覆う。この状態で、前記半田材料B9の融点以上の温度で熱処理し、枠体3と基板2を半田付けで固着する。また、枠体3とガラス基板6を半田付けで固着して密封封止する。
このように、図2の例では、先に融点の高い半田材料A8によりLD4とミラー5を基板に半田付する。次に、半田材料A8よりも融点が50℃以上低い半田材料B9で枠体3とガラス基板6を半田付する。この際に、半田材料B9の融点は、半田材料A8の融点よりも50℃以上低いので、先に半田付したLD4とミラー5の半田が溶融することはない。このため、LD4とミラー5の位置ずれによる精度低下を防止することができる。また、図2の例では、熱処理は2回だけになっているので、LD4に加わる熱負荷が少なく信頼性を向上させることができる。
基板2の材料として、例えばAlN(窒化アルミニウム)あるいはSiC(炭化珪素)からなる焼結材を用いる。また、枠体3の材料も例えばAlNあるいはSiCからなる焼結材を用いる。このような焼結材は、熱伝導が良好な絶縁物なので放熱特性が向上し、LD4に対して温度上昇に起因する特性劣化を防止することができる。このように、図2の例では、半導体レーザパッケージの幅方向の寸法が2mm以下となり、薄型化の要請に対応することができる。また、熱抵抗が小さく気密性の高い半導体レーザパッケージを得ることができる。
図3、図4は、半田材料A8、半田材料B9の塗布位置を示す平面図である。図3は基板2を上面からみた図であり、半田材料A8はLD4、ミラー5の実装位置に塗布されている。また、図4は基板2に枠体3を載置して上からみた図であり、半田材料B9は、枠体3の底面と表面に塗布されている。
図1は、図2のようにして形成される半導体レーザパッケージ1の概略構成を示す分解斜視図である。図1に示すように、LD4の出射光は、ミラー5で上面に反射されて光軸方向が変更され、ガラス基板6の上面からLaの方向に放射される。LD4とミラー5は、平面状の基板2の表面に半田材料A8により実装され、上下面が開口している枠体3はその後半田材料B9により基板2に実装される。基板2の表面はフラットな面となっている。このため、LD4とミラー5を実装する基板2の表面研磨が、特殊の治具を要することなく精度良く行える。
図5は、本発明の他の実施形態を示す概略の分解斜視図である。図5において、基板2aには、複数のLDとミラーを実装する。LDとミラーは対になって基板に配置されている。基板2aに対するこれらのLDとミラーの実装の際には、図2で説明したように金パターン7、半田材料A8がメタライスされる。また、基板2aの両面を貫通する孔内にはビア10が充填される。なお、各LDの一方電極にはワイヤがワイヤボンデングで接続される。
次に、枠体3aの裏面と基板2の表面、および枠体3aの表面とガラス基板6aを半田材料B9により接着する。この際に、枠体3aに形成されているそれぞれの貫通部3xが個別のLDとミラーの対を囲むようにしている。その後、横方向に設定される複数のライン13、縦方向に設定される複数のライン14に沿ってダイシングし、個別の半導体レーザパッケージを得る。このようにチップ化した処理を行うことにより、大量の半導体レーザパッケージを迅速に作製することが可能となる。
図6は、本発明の他の実施形態を示す説明図である。図6の例では、一面にミラー5を形成した枠体3bを使用する。枠体3bの材料としてSi(シリコン)を使用し、異方性エッチングによりミラーを形成する。すなわち、Siの結晶構造で定まる傾斜角54度をエッチングにより再現して、これをミラーとして適用するものである。この例では、ミラーと枠体を一体化しているので部品点数を削減し、コストの低減を図ることができる。
なお、図6の例においても、図5で説明した基板2aに複数個のLDを実装して、最後にダイシングで個別の半導体レーザパッケージを作製する製法を採用することができる。この場合には、予め枠体3aの貫通部の一方側壁にミラーを形成しておく。枠体3aはSiを用いているので、化学エッチングによりこのような矩形状の貫通部と、その側壁にミラーとして機能する傾斜面を形成することは容易である。
図7は、本発明の他の実施形態を示す説明図である。図7の例では、ミラー5を予めガラス基板の裏面に半田材料A8により実装しておくものである。ミラー5は、ガラスまたはSiを材料としている。枠体3を半田材料B9で固定する前に、LD4を発光させた状態でミラー5の位置を調整することが可能となる。このため、LD4の出射光を精度良くガラス基板6より外部に放射することができる。また、ミラー5は基板2と隙間を介して配置されるので、基板2からの熱が伝達されない。このため、ミラー5からLD4に対する放射熱が減少し、LD4を精度良く動作させることができる。
図7の例においても、図5で説明した基板2aに複数個のLDを実装して、最後にダイシングで個別の半導体レーザパッケージを作製する製法を採用することができる。この場合には、個別のコンポーネント毎に、LDの出射光でガラス基板の裏面に実装されているミラー位置を調整し、すべてのミラー位置の調整が終了してから、枠体とガラス基板を半田材料B9により接着する。
光源のLDとしては、例えば窒化物半導体レーザを用いることができる。この場合には、本発明の半導体レーザパッケージの気密性が高いので、窒化物半導体レーザの寿命を長くすることができる。また、発光層に
InXAlYGa1-X-YN(0≦X≦1、0≦Y≦1、X+Y≦1)
を用いた窒化物系半導体発光素子を光源に用いることもできる。
以上説明したように、本発明によれば、コストを低減し、薄型化の要求に対応した半導体レーザパッケージと、LDとミラーを実装する際に位置ずれが生じない半導体レーザパッケージの製造方法を提供することができる。
本発明の実施形態を示す分解斜視図である。 本発明の実施形態を示す説明図である。 本発明の実施形態を示す平面図である。 本発明の実施形態における平面図である。 本発明の他の実施形態を示す分解斜視図である。 本発明の他の実施形態を示す説明図である。 本発明の他の実施形態を示す説明図である。 半導体レーザパッケージの例を示す説明図である。 図8の断面形状を示す説明図である。 半導体レーザパッケージの例を示す説明図である。 図10の平面図である。
符号の説明
1・・・半導体レーザパッケージ、2・・・基板、3・・・枠体、4・・・半導体レーザ(LD)、5・・・ミラー、6・・・ガラス基板、7・・・金パターン、8・・・半田材料A、9・・・半田材料B、10・・・ビア、11・・・ケース、12・・・ワイヤ、L・・・光軸

Claims (11)

  1. 基板と、半導体レーザ(LD)と、前記LDの出射光を反射して光軸方向を変えるミラーと、上下面が開放されている枠体と、ガラス基板とを備え、前記基板に実装された前記LDおよびミラーを前記枠体で囲み、前記枠体を前記基板および前記ガラス基板に固着して封止し、前記ガラス基板より前記LDの出射光を放射することを特徴とする、半導体レーザパッケージ。
  2. 基板と、前記基板に実装される複数対のLDおよびミラーと、複数の貫通穴を有する枠体と、ガラス基板とよりなり、前記枠体の前記貫通穴で前記LDおよびミラーの対を囲み、前記枠体と前記基板および前記ガラス基板とを固着して封止し、ダイシングによりチップ化したことを特徴とする、半導体レーザパッケージ。
  3. 前記基板および前記枠体がAlNまたはSiCからなる焼結材であることを特徴とする、請求項1または請求項2に記載の半導体レーザパッケージ。
  4. 前記基板と前記LDおよびミラーとを同一の半田材料Aで固着し、前記枠体と前記基板および前記ガラス基板とを同一の半田材料Bで固着し、前記半田材料Aの融点は、前記半田材料Bの融点よりも所定温度以上高いことを特徴とする、請求項1ないし請求項3のいずれかに記載の半導体レーザパッケージ。
  5. 前記ガラス基板に予め前記ミラーを固着させたことを特徴とする、請求項1ないし請求項4のいずれかに記載の半導体レーザパッケージ。
  6. 前記枠体がSiからなり、前記ミラーを異方性エッチングにより予め前記枠体に形成したことを特徴とする、請求項1または請求項2に記載の半導体レーザパッケージ。
  7. 前記基板と前記LDを半田材料Aで固着し、前記枠体と前記基板および前記ガラス基板とを同一の半田材料Bで固着し、前記半田材料Aの融点は、前記半田材料Bの融点よりも所定温度以上高いことを特徴とする、請求項6に記載の半導体レーザパッケージ
  8. 前記LDが窒化物半導体レーザであることを特徴とする、請求項1ないし請求項7のいずれかに記載の半導体レーザパッケージ。
  9. 基板に半田材料Aを塗布してLDとミラーを第1の熱処理で基板に固着したあとに、枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体とガラス基板を第2の熱処理で固着することを特徴とする、半導体レーザパッケージの製造方法。
  10. 基板およびガラス基板に半田材料Aを塗布し、第1の熱処理でLDを前記基板に、ミラーを前記ガラス基板に固着したあとに、前記枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体と前記ガラス基板を第2の熱処理で固着することを特徴とする、半導体レーザパッケージの製造方法。
  11. 基板に半田材料Aを塗布して、第1の熱処理でLDとミラーが形成された枠体を前記基板に固着したあとに、枠体の表裏両面に融点が前記半田材料Aよりも低い半田材料Bを塗布して前記枠体と前記基板、および前記枠体とガラス基板を第2の熱処理で固着することを特徴とする、半導体レーザパッケージの製造方法。

JP2004205701A 2004-07-13 2004-07-13 半導体レーザパッケージおよび半導体レーザパッケージの製造方法 Pending JP2006032454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004205701A JP2006032454A (ja) 2004-07-13 2004-07-13 半導体レーザパッケージおよび半導体レーザパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004205701A JP2006032454A (ja) 2004-07-13 2004-07-13 半導体レーザパッケージおよび半導体レーザパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2006032454A true JP2006032454A (ja) 2006-02-02

Family

ID=35898467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004205701A Pending JP2006032454A (ja) 2004-07-13 2004-07-13 半導体レーザパッケージおよび半導体レーザパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2006032454A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045274A (ja) * 2008-08-18 2010-02-25 Seiko Epson Corp レーザ光源装置、プロジェクタ、モニタ装置
JP2021114613A (ja) * 2015-05-20 2021-08-05 日亜化学工業株式会社 発光装置

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298194A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd レ−ザ発光装置
JPS6379667A (ja) * 1986-09-22 1988-04-09 妹尾 三郎 抗血栓性材料
JPH05129711A (ja) * 1991-10-30 1993-05-25 Rohm Co Ltd パツケージ型半導体レーザ装置
JPH08194138A (ja) * 1995-01-20 1996-07-30 Fuji Electric Co Ltd 光モジュール
JPH08288594A (ja) * 1995-04-17 1996-11-01 Matsushita Electron Corp 半導体レーザ装置
JPH10256648A (ja) * 1997-03-13 1998-09-25 Hitachi Ltd レーザダイオード・モジュール
JPH11242828A (ja) * 1997-12-25 1999-09-07 Sony Corp 光学装置および光学ピックアップ装置
JPH11266053A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd キャリア搭載型半導体レーザ
JP2000276765A (ja) * 1999-01-21 2000-10-06 Toshiba Corp 光半導体装置及びその製造方法、光記録装置
JP2001102677A (ja) * 1999-09-29 2001-04-13 Sony Corp 光複合素子及び光学ピックアップ
JP2001102722A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 配線基板およびその製造方法
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002025104A (ja) * 2000-07-12 2002-01-25 Hitachi Ltd 集積光ヘッド装置
JP2002122800A (ja) * 2000-10-17 2002-04-26 Asahi Optical Co Ltd レーザ走査装置の同期信号検出装置
JP2002368281A (ja) * 2001-06-12 2002-12-20 Citizen Electronics Co Ltd 発光ダイオードの製造方法
JP2003163417A (ja) * 2001-09-17 2003-06-06 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2003081734A1 (fr) * 2002-03-27 2003-10-02 The Furukawa Electric Co., Ltd Module et procede optique d'assemblage de module optique
JP2004014583A (ja) * 2002-06-03 2004-01-15 Ricoh Co Ltd 半導体レーザ装置、光書き込み装置および画像形成装置
JP2004031708A (ja) * 2002-06-26 2004-01-29 Citizen Electronics Co Ltd 半導体レーザーパッケージ
JP2004063915A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 光半導体素子収納用パッケージ
JP2004311860A (ja) * 2003-04-10 2004-11-04 Sony Corp 光集積型装置

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298194A (ja) * 1986-06-18 1987-12-25 Fujitsu Ltd レ−ザ発光装置
JPS6379667A (ja) * 1986-09-22 1988-04-09 妹尾 三郎 抗血栓性材料
JPH05129711A (ja) * 1991-10-30 1993-05-25 Rohm Co Ltd パツケージ型半導体レーザ装置
JPH08194138A (ja) * 1995-01-20 1996-07-30 Fuji Electric Co Ltd 光モジュール
JPH08288594A (ja) * 1995-04-17 1996-11-01 Matsushita Electron Corp 半導体レーザ装置
JPH10256648A (ja) * 1997-03-13 1998-09-25 Hitachi Ltd レーザダイオード・モジュール
JPH11242828A (ja) * 1997-12-25 1999-09-07 Sony Corp 光学装置および光学ピックアップ装置
JPH11266053A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd キャリア搭載型半導体レーザ
JP2000276765A (ja) * 1999-01-21 2000-10-06 Toshiba Corp 光半導体装置及びその製造方法、光記録装置
JP2001102677A (ja) * 1999-09-29 2001-04-13 Sony Corp 光複合素子及び光学ピックアップ
JP2001102722A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 配線基板およびその製造方法
JP2001267555A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002025104A (ja) * 2000-07-12 2002-01-25 Hitachi Ltd 集積光ヘッド装置
JP2002122800A (ja) * 2000-10-17 2002-04-26 Asahi Optical Co Ltd レーザ走査装置の同期信号検出装置
JP2002368281A (ja) * 2001-06-12 2002-12-20 Citizen Electronics Co Ltd 発光ダイオードの製造方法
JP2003163417A (ja) * 2001-09-17 2003-06-06 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2003081734A1 (fr) * 2002-03-27 2003-10-02 The Furukawa Electric Co., Ltd Module et procede optique d'assemblage de module optique
JP2004014583A (ja) * 2002-06-03 2004-01-15 Ricoh Co Ltd 半導体レーザ装置、光書き込み装置および画像形成装置
JP2004031708A (ja) * 2002-06-26 2004-01-29 Citizen Electronics Co Ltd 半導体レーザーパッケージ
JP2004063915A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 光半導体素子収納用パッケージ
JP2004311860A (ja) * 2003-04-10 2004-11-04 Sony Corp 光集積型装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045274A (ja) * 2008-08-18 2010-02-25 Seiko Epson Corp レーザ光源装置、プロジェクタ、モニタ装置
JP2021114613A (ja) * 2015-05-20 2021-08-05 日亜化学工業株式会社 発光装置
JP7256408B2 (ja) 2015-05-20 2023-04-12 日亜化学工業株式会社 発光装置

Similar Documents

Publication Publication Date Title
JP6484588B2 (ja) 発光装置及び発光装置用パッケージ
CN105990309B (zh) 封装基板及应用其的封装结构
TWI382559B (zh) 發光二極體封裝總成
JPS6373650A (ja) 半導体装置
JP6747799B2 (ja) 光素子搭載用パッケージ、光素子搭載用母基板および電子装置
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
KR102037866B1 (ko) 전자장치
JP2008277927A (ja) 表面実装用の圧電発振器
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
US6611001B2 (en) Laser package
JP6225834B2 (ja) 半導体発光装置およびその製造方法
JP6314591B2 (ja) 半導体装置および半導体装置の製造方法
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2006032454A (ja) 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP2006156643A (ja) 表面実装型発光ダイオード
JP2016006865A (ja) 光学装置用基体、光学装置用パッケージ、光学装置およびプロジェクター
JP6485518B2 (ja) 半導体発光装置およびその製造方法
JP2006041213A (ja) 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP2019114754A (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP2006032765A (ja) 半導体レーザパッケージ
JP2006004987A (ja) 光半導体素子用パッケージとそれを用いた発光装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
WO2021065909A1 (ja) 光素子搭載用パッケージ及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110330