JP2004228451A

JP2004228451A - 実装用ｌｓｉパッケージ素子

Info

Publication number: JP2004228451A
Application number: JP2003016829A
Authority: JP
Inventors: Akinori Kawada; 明典川田
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2003-01-27
Filing date: 2003-01-27
Publication date: 2004-08-12

Abstract

【課題】端子同士を、スルーホールを介して直接固定しているため、交換や着脱が難しく、生産性や保守性が損なわれる。
【解決手段】実装部品（基板裏側）３には実装端子２の植設間隔と同じ間隔で、実装端子２の外径よりわずかに大きい内径の貫通孔４が設けられている。貫通孔４の周縁には、導電性を有する接触端子５が形成され、さらに貫通孔４の内壁に沿って、実装部品３の厚さ方向に、弾性及び導電性を有する嵌合端子６が１８０度対向して２本形成されている。接触端子５と嵌合端子６の間は電気的に接続され、また対向して形成された嵌合端子６同士の間隔は、実装端子２の外径よりわずかに小さくなっている。実装部品３の貫通孔４に実装端子２を挿入して実装する。実装部品３の嵌合端子６がその実装端子２を挟み込むようにして保持することで、実装部品３が実装端子２に固定され、電気的に接続される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、表面実装用のＬＳＩ（大規模集積回路）パッケージの実装構造に関し、特に高周波における動作と高密度化が要求される高性能ＬＳＩ素子の実装構造に関する。
【０００２】
【従来の技術】
近年、半導体の高集積化および大容量化に伴い、ＬＳＩ素子を実装する基板についてもノイズの減少及び実装素子の高密度化が求められている。
【０００３】
「ノイズ減少対策」としては、その大きな一因である「部品間の配線長」を極力短縮させ、ＬＳＩの端子に最短距離で部品を実装することが求められる。また「高密度実装対策」としては、実装するＬＳＩ素子をできるだけ三次元的に配置し、基板上のスペースを有効に利用することが検討されている。この両課題を解消し得る技術として、例えば特開平２−０１５６９６号公報や特開２００１−３５８２９０号公報に記載されるような「基板の両面にＬＳＩ素子を実装し、機能が対応するピン同士を、スルーホールを介して直接接続させる技術」が挙げられる。以下、この技術の要旨につき簡単に説明する。
【０００４】
先行技術１においては、基板上のＬＳＩ素子の端子実装位置（表面側）にスルーホールを穿孔し、基板の表裏両面を接続して、その対向位置（裏面側）にＬＳＩ素子を実装している。スルーホールを介して互いに接続される表面側ＬＳＩ素子のピンと裏面側ＬＳＩ素子の端子は、その機能が対応しており、このような構成を採ることによって、基板上のデッドスペースを削減し、かつ配線効率を向上させノイズを減少させることが可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した「基板の両面にＬＳＩ素子を実装し、機能が対応する端子同士を、スルーホールを介して直接接続させる技術」においては、端子同士を、スルーホールを介して半田付け等の手段で直接固定している。このためＬＳＩ素子が故障した際に、あるいは機能向上を要求される際に交換や着脱が難しい。また場合によっては交換不要な逆側のＬＳＩ素子の交換をも余儀なくされかねず、生産性や保守性を著しく損なうという課題がある。
【０００６】
また、ＬＳＩの着脱・交換を目的とした技術としては、特開平８−２０３６４４号公報に記載されるような「スルーホール内に導電性コイルバネを同軸的に埋め込み、基板表面から突出した前記導電性コイルの一一端にＬＳＩパッケージ側ＢＧＡのリードピンを押しつけ、ＢＧＡを部ブラケットと締結部材を用いて固定する技術」が存在する。しかし、この構成においては固定に際して締結部材およびブラケットを必要とするため、着脱交換自体は可能であるが、「容易」には行い難い。
【０００７】
本発明の目的は、ＬＳＩ端子に最短距離で部品を実装することによってノイズ低減を図り、かつ基板上におけるＬＳＩ素子の高密度実装を実現し、さらに実装するＬＳＩ素子を容易に取り外し可能な形状とすることにより、生産性および保守性を向上させることにある。
【特許文献１】
特開２００１−３５８２９０号公報
【特許文献２】
特開平８−２０３６４４号公報
【０００８】
【課題を解決するための手段】
以上の課題を鑑み、本発明の請求項１に記載の実装用ＬＳＩパッケージ素子は、基板上に植設されたピン状端子部に接触固着することにより電気的接続を確保するＬＳＩパッケージ素子において、前記ＬＳＩパッケージ素子上に、前記ピン状端子部の外径よりわずかに大きい内径で穿孔された孔部と、前記穿孔された孔部の内壁に沿い、互いを結ぶ線が前記ピン状端子部の外径よりわずか小さくなるような位置に形成され、前記ＬＳＩパッケージ素子に電気信号を伝導する導電性かつ弾性を有する嵌合端子部とを有してなり、前記孔部に前記ピン状端子部を挿入し、該ピン状端子部と前記嵌合端子部とを嵌合させることで実装することを特徴としている。
【０００９】
また、本発明の請求項２に記載の実装用ＬＳＩパッケージ素子は、請求項１に記載の構成に加えて前記孔部が、実装すべき隣接した前記複数のピン状端子部同士の位置および間隔と等しい位置および間隔をもって、該ピン状端子部と同数穿孔されていることを特徴としている。
【００１０】
また、本発明の請求項３に記載の実装用ＬＳＩパッケージ素子は、請求項１に記載の構成に加えて前記孔部は、実装すべき隣接しない前記複数のピン状端子部同士の位置および間隔と等しい位置および間隔をもって穿孔され、実装されない前記ピン状端子部に対応する位置には貫通孔が穿孔されていることを特徴としている。
また、本発明の請求項４に記載の実装用ＬＳＩパッケージ素子は、本発明の請求項１から請求項３のいずれかに記載の構成に加えて、前記嵌合端子部が、前記穿孔された孔部の内周に沿って同心状に形成され、その内径が前記ピン状端子の外径よりわずかに小さくなっていることを特徴としている。
【００１１】
また、本発明の請求項５に記載の実装用ＬＳＩパッケージ素子は、前記ＬＳＩパッケージ素子の側面の、該ＬＳＩパッケージ素子の重心を中心に点対称で対向する位置に、少なくとも一組、互いを結ぶ最短距離が前記複数のピン状端子同士の最小間隔よりわずかに大きくなるように形成された、前記ピン状端子部の外径よりわずかに大きい内径の溝部と、前記溝部の内壁に沿って形成され、前記ＬＳＩパッケージ素子に電気信号を伝導する導電性かつ弾性を有する嵌合端子部を有してなり、前記複数のピン状端子の間に前記一組の溝部を差し渡し係止させて実装することを特徴としている。
【００１２】
また、本発明の請求項６に記載の実装用ＬＳＩパッケージ素子は、本発明の請求項１に記載の構成に加え、前記溝部は、実装すべき隣接しない前記複数のピン状端子部同士の位置および間隔と等しい位置に形成され、実装されない前記ピン状端子部に対応する位置には貫通孔が穿孔されていることを特徴としている。
【００１３】
また、本発明の請求項７に記載の実装用ＬＳＩパッケージ素子は、本発明の請求項５あるいは請求項６に記載の構成に加え、前記嵌合端子部が、前記形成された溝部の内周に沿って同心状に形成され、その内径が前記ピン状端子の外径よりわずかに小さくなっていることを特徴としている。
【００１４】
また、本発明の請求項８に記載の実装用ＬＳＩパッケージ素子は、本発明の請求項１から請求項７のいずれかに記載の構成に加え、前記基板に植設されるピン状端子部を、スルーホールを介して前記基板の両面側に突出させ、既にＬＳＩパッケージが実装された面の裏面側に突出する前記ピン状端子部に、位置および機能がそれぞれ対応する前記嵌合端子部の形成された孔部もしくは溝部を有してなることを特徴とする。
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は本発明の実装部品の構成例を示す図であり、（ａ）は実装部品の平面図、（ｂ）は実装部品を実装した状態の外観斜視図、（ｃ）は（ｂ）のＡ−Ａ断面図である。
【００１７】
ピン状の実装端子２は、貫通孔４を通過して基板１０の表裏両面側に突出するように植設されている。この実装端子２の基板表側には、スルーホール実装端子（基板表側）１が実装されている。また、実装部品（基板裏側）３には、実装端子２の植設間隔と同じ間隔で、実装端子２の外径よりわずかに大きい内径の貫通孔４が設けられている。貫通孔４の周縁には、導電性を有する接触端子５が形成され、さらに貫通孔４の内壁に沿って、実装部品（基板裏側）３の厚さ方向に、弾性及び導電性を有する嵌合端子６が１８０度対向して２本形成されている。接触端子５と嵌合端子６の間は電気的に接続され、また対向して形成された嵌合端子６同士の間隔は、実装端子２の外径よりわずかに小さくなっている。
【００１８】
実装部品（基板裏側）３の貫通孔４に、基板裏側の実装端子２を挿入して実装する。実装部品（基板裏側）３の嵌合端子６がその実装端子２を挟み込むようにして保持することで、実装部品（基板裏側）３が実装端子２に固定され、電気的に接続される。
【００１９】
続いて本発明の動作について説明する。スルーホール実装部品（基板表側）１の実装端子２間にデカップリングキャパシタを実装する場合、本来実装端子２とデカップリングキャパシタの間の配線が存在し、配線のインダクタンス成分によって高速動作時の電源供給が不足してしまうが、本発明によってスルーホール実装部品（基板表側）１の実装端子２から実装部品２までの間に配線を持たないため、高速動作時の電源供給不足は生じない。
【００２０】
また、スルーホール実装部品（基板表側）１の実装端子２から出力される信号は、本来波形整形用の終端抵抗までの配線によって波形が乱れ、高速信号を伝送する場合に誤動作の原因となるが、本発明によってスルーホール実装部品（基板表側）１の実装端子２から実装部品（基板裏側）３までの間に配線を持たないため、波形乱れなく高速信号を伝送することができる。
【００２１】
次に本発明の別の実施形態について図面を参照して説明する。図２は本発明の実装部品の別構成例を示す図であり、（ａ）は平面図、（ｂ）はスルーホール実装部品に実装した状態の外観斜視図である。
【００２２】
この実施形態でも、スルーホール実装部品（基板表側）１にピン状の実装端子２が植設されている点については第１の実施形態と同様である。図２（ａ）に示すように、実装部品（基板裏側）３の左右両側面を抉るように、実装部品の厚さ方向に沿って溝部７が形成されている。溝部７の断面形状は半円形となっており、この溝部の内壁には３本の嵌合端子６が、９０度ずつの間隔をもって３本形成されている。左右両側面に設けられた溝部７同士の間隔は、一番狭いところが実装端子２の外径同士の間隔よりわずかに大きくなっている。
【００２３】
実装部品（基板裏側）３の溝部７を２本の実装端子２の間に渡し込むようにして実装する。実装部品（基板裏側）３の弾性を有する嵌合端子６が３点で実装端子２を挟み込むようにして保持することで、実装部品（基板裏側）３が実装端子２に固定され、実装部品（基板裏側）３と実装端子２が電気的に接続される。さらに図３に示すように、この溝部７を前後も含めた全側面に形成し、４本の実装端子２の間を渡し込むようにして実装することも可能である。
【００２４】
次に、本発明の第四実施形態について図面を参照して説明する。図４は本発明の実装部品の第四構成例を示す図であり、（ａ）は平面図、（ｂ）はスルーホール実装部品に実装した状態の外観斜視図である。
【００２５】
スルーホール実装部品（基板表側）１の実装端子２と嵌合する貫通孔４及び嵌合端子６が、実装部品（基板裏側）３に形成されている点は第一実施形態と同様である。この形態では、さらに実装部品（基板裏側）３に不要な実装端子２を素通しするため、実装部品（基板裏側）３の一辺のみを残し、貫通孔４の間の大部分を削り取るような「コ字状」の切欠き部８が形成されている。これにより、対象の実装端子２が隣り合っておらず、間に不要な実装端子２が存在するような場合でも実装部品（基板裏側）３を実装することが可能である。
次に、本発明の第五実施形態について図面を参照して説明する。図５は本発明の実装部品の第五構成例を示す図である。
【００２６】
スルーホール実装部品（基板表側）１ａの実装端子２ａを、実装部品（基板裏側）３の貫通孔４に挿入する。またスルーホール実装部品（基板表側）１ｂの実装端子２ｂも、実装部品（基板裏側）３の別の貫通孔４に挿入する。ここで実装部品（基板裏側）３の弾性を有する嵌合端子６が実装端子２ａおよび２ｂにそれぞれ接触する。このように、実装部品（基板裏側）３は、複数のスルーホール実装部品を跨いで実装することも可能である。さらに、スルーホール実装部品に限らず、基板上に端子を直接植設して、そこに実装することも可能である。
【００２７】
【発明の効果】
以上説明してきたように、本発明の実装部品においては、スルーホールを貫通し基板の表裏面側にそれぞれ突出した実装端子を利用して、基板の両面を利用した実装を実現することによって、実装効率の向上を図ることが可能となる。
【００２８】
また、本発明の実装部品においては、表裏面の端子を部品間の接続について配線が不要となるため、伝送特性の向上と回路動作の高速化を図ることが可能となる。
【００２９】
さらに本発明の実装部品においては、容易に着脱ができる構造となっているため、生産性および保守性の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実装部品の構成例を示す図であり、（ａ）は実装部品の平面図、（ｂ）は実装部品をスルーホール実装部品に実装した状態の外観斜視図、（ｃ）は（ｂ）のＡ−Ａ断面図である。
【図２】本発明の実装部品の第二実施例を示す図であり、（ａ）は平面図、（ｂ）はスルーホール実装部品に実装した状態の外観斜視図である。
【図３】本発明の実装部品の第三実施例を示す図であり、（ａ）は平面図、（ｂ）はスルーホール実装部品に実装した状態の外観斜視図である。
【図４】図４は本発明の実装部品の第四実施例を示す図であり、（ａ）は平面図、（ｂ）はスルーホール実装部品に実装した状態の外観斜視図である。
【図５】本発明の実装部品の第五構成例を示す外観斜視図である。
【符号の説明】
１スルーホール実装部品（基板表側）
２実装端子
３実装部品（基板裏側）
４貫通孔（スルーホール）
５接触端子
６嵌合端子
７溝部
８切り欠き部
１０基板

Claims

基板上に植設されたピン状端子部に接触固着することにより電気的接続を確保する実装用ＬＳＩパッケージ素子において、
ＬＳＩパッケージ素子上に、前記ピン状端子部の外径よりわずかに大きい内径で穿孔された孔部と、
前記穿孔された孔部の内壁に沿い、互いを結ぶ線が前記ピン状端子部の外径よりわずか小さくなるような位置に形成され、前記ＬＳＩパッケージ素子に電気信号を伝導する導電性かつ弾性を有する嵌合端子部とを有してなり、前記孔部に前記ピン状端子部を挿入し、該ピン状端子部と前記嵌合端子部とを嵌合させることで実装することを特徴とする実装用ＬＳＩパッケージ素子。
前記孔部が、実装すべき隣接した前記複数のピン状端子部同士の位置および間隔と等しい位置および間隔をもって、該ピン状端子部と同数穿孔されていることを特徴とする、請求項１記載の実装用ＬＳＩパッケージ素子。
前記孔部は、実装すべき隣接しない前記複数のピン状端子部同士の位置および間隔と等しい位置および間隔をもって穿孔され、
実装されない前記ピン状端子部に対応する位置には貫通孔が穿孔されていることを特徴とする、請求項１記載の実装用ＬＳＩパッケージ素子。
前記嵌合端子部が、前記穿孔された孔部の内周に沿って同心状に形成され、その内径が前記ピン状端子部の外径よりわずかに小さくなっていることを特徴とする、請求項１から請求項３のいずれかに記載の実装用ＬＳＩパッケージ素子。
前記ＬＳＩパッケージ素子の側面の、該ＬＳＩパッケージ素子の重心を中心に点対称で対向する位置に、少なくとも一組、互いを結ぶ最短距離が前記複数のピン状端子部同士の最小間隔よりわずかに大きくなるように形成された、前記ピン状端子部の外径よりわずかに大きい内径の溝部と、
前記溝部の内壁に沿って形成され、前記ＬＳＩパッケージ素子に電気信号を伝導する導電性かつ弾性を有する嵌合端子部を有してなり、
前記複数のピン状端子部の間に前記一組の溝部を差し渡し係止させて実装することを特徴とする実装用ＬＳＩパッケージ素子。
前記溝部は、実装すべき隣接しない前記複数のピン状端子部同士の位置および間隔と等しい位置に形成され、
実装されない前記ピン状端子部に対応する位置には貫通孔が穿孔されていることを特徴とする、請求項５記載の実装用ＬＳＩパッケージ素子。
前記嵌合端子部が、前記形成された溝部の内周に沿って同心状に形成され、その内径が前記ピン状端子部の外径よりわずかに小さくなっていることを特徴とする、請求項５あるいは請求項６に記載の実装用ＬＳＩパッケージ素子。
前記基板に植設されるピン状端子部を、スルーホールを介して前記基板の両面側に突出させ、既にＬＳＩパッケージが実装された面の裏面側に突出する前記ピン状端子部に、位置および機能がそれぞれ対応する前記嵌合端子部の形成された孔部もしくは溝部を有することを特徴とする、請求項１から請求項７のいずれかに記載の実装用ＬＳＩパッケージ素子。