JP3172549B2 - 高圧電源回路基板 - Google Patents
高圧電源回路基板Info
- Publication number
- JP3172549B2 JP3172549B2 JP23125991A JP23125991A JP3172549B2 JP 3172549 B2 JP3172549 B2 JP 3172549B2 JP 23125991 A JP23125991 A JP 23125991A JP 23125991 A JP23125991 A JP 23125991A JP 3172549 B2 JP3172549 B2 JP 3172549B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- substrate
- power supply
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は高圧電源回路基板、特
に静電写真記録装置の高圧電源回路基板に関するもので
ある。
に静電写真記録装置の高圧電源回路基板に関するもので
ある。
【０００２】
【従来の技術】従来、静電写真記録装置（以下装置とい
う）に用いられる高電圧発生回路は基板上でのリークが
他の回路部に影響を及ぼすために、高圧出力端は基板上
には設けず、たとえばフライバックトランスから直接出
力端子を出していた。
う）に用いられる高電圧発生回路は基板上でのリークが
他の回路部に影響を及ぼすために、高圧出力端は基板上
には設けず、たとえばフライバックトランスから直接出
力端子を出していた。
【０００３】また、基板上に高圧出力端を設ける場合
は、漏れ電流の影響をさけるために高圧出力端を他の部
品から遠ざけると同時に、リークの少ない絶縁抵抗の高
い基板材料を用いていた。
は、漏れ電流の影響をさけるために高圧出力端を他の部
品から遠ざけると同時に、リークの少ない絶縁抵抗の高
い基板材料を用いていた。
【０００４】
【発明が解決しようとする課題】以上のように、上記従
来例では装置を小型化，低コスト化するためには前記従
来例のように基板上から高圧出力端を分離した構成や基
板上の他の部品から十分に遠ざけた構成や絶縁抵抗の十
分大きな基板材料を用いる等のことが必要となり、非常
に不利になるという問題点があった。
来例では装置を小型化，低コスト化するためには前記従
来例のように基板上から高圧出力端を分離した構成や基
板上の他の部品から十分に遠ざけた構成や絶縁抵抗の十
分大きな基板材料を用いる等のことが必要となり、非常
に不利になるという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、基板上の高圧出力端の周囲に、
電流検知手段や電流制御手段に漏れ電流が流れ込まない
ように、ガードリングパターンを配設し、比較的絶縁抵
抗の低い廉価な基板材料を用いて、小型で高精度な高圧
電源回路基板を得ることを目的とする。
ためになされたもので、基板上の高圧出力端の周囲に、
電流検知手段や電流制御手段に漏れ電流が流れ込まない
ように、ガードリングパターンを配設し、比較的絶縁抵
抗の低い廉価な基板材料を用いて、小型で高精度な高圧
電源回路基板を得ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、この発明では高圧電源回路基板を次の（１）のとお
りに構成する。
め、この発明では高圧電源回路基板を次の（１）のとお
りに構成する。
【０００７】（１）基板上に配設された高電圧を出力す
る高圧出力端と、前記基板上に配設され、前記高圧出力
が負荷に与える電流を検知する電流検知手段と、前記基
板上に配設され、前記検知電流により電流値を制御する
電流制御手段と、前記基板上に配設され、前記高圧出力
端の前記基板上での漏れ電流が前記電流検知手段を介さ
ないようにガードするガードリングパターンと、を具備
し、前記ガードリングパターンが前記基板上に設けた高
圧発生部の放電用抵抗を兼ねている高圧電源回路基板。
る高圧出力端と、前記基板上に配設され、前記高圧出力
が負荷に与える電流を検知する電流検知手段と、前記基
板上に配設され、前記検知電流により電流値を制御する
電流制御手段と、前記基板上に配設され、前記高圧出力
端の前記基板上での漏れ電流が前記電流検知手段を介さ
ないようにガードするガードリングパターンと、を具備
し、前記ガードリングパターンが前記基板上に設けた高
圧発生部の放電用抵抗を兼ねている高圧電源回路基板。
【０００８】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。
明する。
【０００９】先ず、この発明の基礎となる参考例につい
て図１および図２を用いて説明する。
て図１および図２を用いて説明する。
【００１０】図１は参考例の高圧電源回路基板の電気回
路図、図２は参考例の電気回路の実装図である。
路図、図２は参考例の電気回路の実装図である。
【００１１】図１において、Ｊ１は高圧出力端であり、
基板１上に配設された高電圧を出力する出力端である。
Ａは電流検知手段であり、前記基板１上に設けられ、高
圧出力が負荷に与える電流を検知する手段である。Ｂは
電流制御手段であり、前記基板１と同一基板上に設けら
れ、前記検知電流により電流値を制御する手段である。
前記電流検知手段Ａと電流制御手段Ｂは共に、抵抗Ｒ
４，Ｒ５，Ｒ６，Ｒ７，Ｒ８、オペアンプＯＰ１、リフ
ァレンス電源Ｖｒｅｆのそれぞれでなる回路（ａ）で構
成されている。Ｇｐはガードリングパターンであり、前
記基板１と同一基板上に設けられ、高圧出力端Ｊ１の基
板１上での漏れ電流が電流検知手段Ｂを介さないように
ガードするものである。
基板１上に配設された高電圧を出力する出力端である。
Ａは電流検知手段であり、前記基板１上に設けられ、高
圧出力が負荷に与える電流を検知する手段である。Ｂは
電流制御手段であり、前記基板１と同一基板上に設けら
れ、前記検知電流により電流値を制御する手段である。
前記電流検知手段Ａと電流制御手段Ｂは共に、抵抗Ｒ
４，Ｒ５，Ｒ６，Ｒ７，Ｒ８、オペアンプＯＰ１、リフ
ァレンス電源Ｖｒｅｆのそれぞれでなる回路（ａ）で構
成されている。Ｇｐはガードリングパターンであり、前
記基板１と同一基板上に設けられ、高圧出力端Ｊ１の基
板１上での漏れ電流が電流検知手段Ｂを介さないように
ガードするものである。
【００１２】また、図１において、１は高圧電源回路基
板（回路）が実装されている基板を示している。抵抗Ｒ
１、トランジスタＱ１，Ｑ２、コンデンサＣ１、ダイオ
ードＤ１のそれぞれでトランスＴ１の１次駆動回路部を
構成している。トランスＴ１の１次側は、この参考例で
はｎ１回バイファイラ巻きされている。
板（回路）が実装されている基板を示している。抵抗Ｒ
１、トランジスタＱ１，Ｑ２、コンデンサＣ１、ダイオ
ードＤ１のそれぞれでトランスＴ１の１次駆動回路部を
構成している。トランスＴ１の１次側は、この参考例で
はｎ１回バイファイラ巻きされている。
【００１３】コンデンサＣ２，Ｃ３、ダイオードＤ２，
Ｄ３のそれぞれで倍電圧整流回路を構成している。抵抗
Ｒ２は上記倍電圧整流回路の放電用抵抗であり、Ｒ３は
出力抵抗である。Ｚは静電プロセスに用いられるトナー
カートリッジ等の負荷であり、端子Ｊ２はＧＮＤ端子で
ある。
Ｄ３のそれぞれで倍電圧整流回路を構成している。抵抗
Ｒ２は上記倍電圧整流回路の放電用抵抗であり、Ｒ３は
出力抵抗である。Ｚは静電プロセスに用いられるトナー
カートリッジ等の負荷であり、端子Ｊ２はＧＮＤ端子で
ある。
【００１４】次に参考例の動作を図１を用いて説明す
る。
る。
【００１５】先ず、オペアンプＯＰ１の出力電圧がトラ
ンジスタＱ１のベースに与えられ、ＶBEだけ降下した電
圧がＱ１のエミッタ電圧となる。そして、トランジスタ
Ｑ１のエミッタ電圧がトランスＴ１の１次巻線の中点に
印加される。トランジスタＱ２のベースにオンデューテ
ィ５０％以下、例えば１０％の駆動パルスが印加され
る。
ンジスタＱ１のベースに与えられ、ＶBEだけ降下した電
圧がＱ１のエミッタ電圧となる。そして、トランジスタ
Ｑ１のエミッタ電圧がトランスＴ１の１次巻線の中点に
印加される。トランジスタＱ２のベースにオンデューテ
ィ５０％以下、例えば１０％の駆動パルスが印加され
る。
【００１６】この駆動パルスの周期はトランスＴ１のコ
アが磁気飽和しない周波数に選定されている。トランジ
スタＱ２をオンすることによって、トランスＴ１の１次
コイルを介してＧＮＤに電流が流れる。
アが磁気飽和しない周波数に選定されている。トランジ
スタＱ２をオンすることによって、トランスＴ１の１次
コイルを介してＧＮＤに電流が流れる。
【００１７】その後トランジスタＱ２がオフするとトラ
ンジスタＱ２のコレクタ電圧は、トランジスタＱ１のエ
ミッタ電圧の２倍プラス、ダイオードＤ１のＶFまで跳
ね上がる。トランスＴ１の２次側コイル両端には、前記
トランジスタＱ２のコレクタ電圧×ｎ２／ｎ１の電圧が
発生する。コンデンサＣ２，Ｃ３、ダイオードＤ２，Ｄ
３で構成される倍電圧整流回路によって、ダイオードＤ
３のカソードにトランジスタＱ２のコレクタ電圧×ｎ２
／ｎ１の直流電圧が発生する。
ンジスタＱ２のコレクタ電圧は、トランジスタＱ１のエ
ミッタ電圧の２倍プラス、ダイオードＤ１のＶFまで跳
ね上がる。トランスＴ１の２次側コイル両端には、前記
トランジスタＱ２のコレクタ電圧×ｎ２／ｎ１の電圧が
発生する。コンデンサＣ２，Ｃ３、ダイオードＤ２，Ｄ
３で構成される倍電圧整流回路によって、ダイオードＤ
３のカソードにトランジスタＱ２のコレクタ電圧×ｎ２
／ｎ１の直流電圧が発生する。
【００１８】実際は放電抵抗Ｒ２に放電電流が流れ、平
衡がとれた状態が出力電圧となっている。出力抵抗Ｒ３
を介して高圧出力端Ｊ１に高電圧が発生し、負荷Ｚに供
給される。
衡がとれた状態が出力電圧となっている。出力抵抗Ｒ３
を介して高圧出力端Ｊ１に高電圧が発生し、負荷Ｚに供
給される。
【００１９】負荷Ｚに流れる電流ｉZは端子Ｊ２を介し
て高圧電源基板１のＧＮＤに流れる。ＧＮＤに流れた電
流ｉZはリファレンス電源のＧＮＤを介し抵抗Ｒ５，Ｒ
４を通ってトランスＴ１に戻る。
て高圧電源基板１のＧＮＤに流れる。ＧＮＤに流れた電
流ｉZはリファレンス電源のＧＮＤを介し抵抗Ｒ５，Ｒ
４を通ってトランスＴ１に戻る。
【００２０】電流制御が働いた時点では、電圧Ｖｒｅｆ
を抵抗Ｒ６とＲ７でブリードした電圧Ｖ１がオペアンプ
ＯＰ１の正入力の値となる。（Ｖｒｅｆ−Ｖ１）／Ｒ５
が負荷に流れる電流ｉZとなる。
を抵抗Ｒ６とＲ７でブリードした電圧Ｖ１がオペアンプ
ＯＰ１の正入力の値となる。（Ｖｒｅｆ−Ｖ１）／Ｒ５
が負荷に流れる電流ｉZとなる。
【００２１】上記動作の説明においては、トランス，オ
ペアンプ等の素子はすべて理想素子として扱っている。
ペアンプ等の素子はすべて理想素子として扱っている。
【００２２】次に、ガードリングパターンＧＰについて
図１を用いて説明する。
図１を用いて説明する。
【００２３】図１において、端子Ｊ１の電位が数ＫＶで
あり、負荷に流れる電流を数μＡで制御している時に、
基板上端子Ｊ１から基板１を介して流れる漏れ電流ｉL
は無視できなくなる。つまり、負荷Ｚに流れる電流が減
少し、所望の出力電圧が得られない場合が生ずる。そこ
で、端子Ｊ１の周囲をトランスＴ１の低圧側つまり電流
が戻ってくる側のパターンＧｐでガードする。
あり、負荷に流れる電流を数μＡで制御している時に、
基板上端子Ｊ１から基板１を介して流れる漏れ電流ｉL
は無視できなくなる。つまり、負荷Ｚに流れる電流が減
少し、所望の出力電圧が得られない場合が生ずる。そこ
で、端子Ｊ１の周囲をトランスＴ１の低圧側つまり電流
が戻ってくる側のパターンＧｐでガードする。
【００２４】端子Ｊ１からの漏れ電流ｉLは、このガー
ドリングパターンＧｐに流れ込みトランスＴ１に戻る。
一方、負荷Ｚに流れた電流ｉZは前記のように基板１の
ＧＮＤ端を介し、電流制御回路（ａ）に流れ込み、トラ
ンスＴ１に戻る。従って、端子Ｊ１からの漏れ電流ｉL
は、電流検出部（ＧＮＤ）や電流制御回路に流れ込まな
い為、負荷Ｚに流れる電流は常にｉZに制御される。
ドリングパターンＧｐに流れ込みトランスＴ１に戻る。
一方、負荷Ｚに流れた電流ｉZは前記のように基板１の
ＧＮＤ端を介し、電流制御回路（ａ）に流れ込み、トラ
ンスＴ１に戻る。従って、端子Ｊ１からの漏れ電流ｉL
は、電流検出部（ＧＮＤ）や電流制御回路に流れ込まな
い為、負荷Ｚに流れる電流は常にｉZに制御される。
【００２５】次に実際の値を入れ例示して説明する。
【００２６】負荷Ｚを１０9Ω、負荷電流ｉZを３μＡで
制御する場合を例示する。基板材料として安価な紙フェ
ノールを使用した場合、その絶縁抵抗は約１０8〜１０
11Ωである。ガードリングパターンを設けない場合の出
力端Ｊ１からみたＧＮＤパターンの抵抗値は出力端Ｊ１
からＧＮＤパターンまでの距離を例えば５０ｃｍ以上と
十分大きくした場合は負荷Ｚに比べて無視できる高抵抗
値にできる。しかしながら、実際の装置では実用性のな
い大きさとなってしまう。
制御する場合を例示する。基板材料として安価な紙フェ
ノールを使用した場合、その絶縁抵抗は約１０8〜１０
11Ωである。ガードリングパターンを設けない場合の出
力端Ｊ１からみたＧＮＤパターンの抵抗値は出力端Ｊ１
からＧＮＤパターンまでの距離を例えば５０ｃｍ以上と
十分大きくした場合は負荷Ｚに比べて無視できる高抵抗
値にできる。しかしながら、実際の装置では実用性のな
い大きさとなってしまう。
【００２７】そこで、上記Ｊ１からＧＮＤパターンまで
の絶縁抵抗を１０9Ωとなる箇所にしかＧＮＤパターン
を設けることができなかった場合、負荷Ｚに流れる電流
と基板に漏れる電流の和が３μＡとなり、負荷電流ｉZ
は減少し、負荷Ｚに所望の電圧が出なくなる。上記例で
は、ｉZは１．５μＡに減少してしまうという不具合が
生じる。
の絶縁抵抗を１０9Ωとなる箇所にしかＧＮＤパターン
を設けることができなかった場合、負荷Ｚに流れる電流
と基板に漏れる電流の和が３μＡとなり、負荷電流ｉZ
は減少し、負荷Ｚに所望の電圧が出なくなる。上記例で
は、ｉZは１．５μＡに減少してしまうという不具合が
生じる。
【００２８】そこでこの参考例のガードリングパターン
Ｇｐを設けると、例えば端子Ｊ１からガードリングパタ
ーンＧｐの絶縁抵抗を１０9Ωに設定した場合、上記同
様条件のもとでは、ガードリングパターンＧｐへの漏れ
電流ｉLは３μＡとなり、この電流は電流検知部等は介
さず直接トランスＴ１に戻ってくる。従って、負荷Ｚに
流れる電流ｉZは３μＡに制御され、所望の出力を得る
ことが可能となる。
Ｇｐを設けると、例えば端子Ｊ１からガードリングパタ
ーンＧｐの絶縁抵抗を１０9Ωに設定した場合、上記同
様条件のもとでは、ガードリングパターンＧｐへの漏れ
電流ｉLは３μＡとなり、この電流は電流検知部等は介
さず直接トランスＴ１に戻ってくる。従って、負荷Ｚに
流れる電流ｉZは３μＡに制御され、所望の出力を得る
ことが可能となる。
【００２９】図２は参考例の実際のパターン配置を例示
している。
している。
【００３０】図２中図１と同一符号は同等の素子を表し
ている。パターン配置の説明のために、部品面と同じ面
にパターンを描いているが、実際は裏面でも良い。ま
た、基板の両面にガードリングパターンＧｐを設ける
と、さらに効果の良いガードが可能となる。
ている。パターン配置の説明のために、部品面と同じ面
にパターンを描いているが、実際は裏面でも良い。ま
た、基板の両面にガードリングパターンＧｐを設ける
と、さらに効果の良いガードが可能となる。
【００３１】次に実施例について図３を用いて説明す
る。
る。
【００３２】図３は実施例の要部実装図である。
【００３３】図３において、前記図１および図２と同一
の部材には同一の符号を付し、重複説明を省略する。
の部材には同一の符号を付し、重複説明を省略する。
【００３４】また、本実施例は参考例と同様の制御部，
電源部を有するが、図３では省略している。
電源部を有するが、図３では省略している。
【００３５】また、参考例における放電用抵抗Ｒ２を本
実施例では削除している。
実施例では削除している。
【００３６】本実施例では前記のように放電用抵抗Ｒ２
を削除し、図３に示すようにガードリングパターンＧｐ
の一部を高圧充電部に接近させ放電用抵抗を兼ねて利用
している。本実施例のガードリングパターンＧｐは、前
記参考例と同様に、高電圧、低電流制御に効果を奏する
ことができる。
を削除し、図３に示すようにガードリングパターンＧｐ
の一部を高圧充電部に接近させ放電用抵抗を兼ねて利用
している。本実施例のガードリングパターンＧｐは、前
記参考例と同様に、高電圧、低電流制御に効果を奏する
ことができる。
【００３７】
【発明の効果】以上説明したように、この発明では基板
上の高圧出力端周囲に電流検知手段や電圧・電流制御手
段に漏れ電流が流れ込まないようにガードリングパター
ンを配設することによって、比較的絶縁抵抗の低い廉価
な基板材料を用いて、小型で高精度な高圧電源回路基板
を得ることができる。
上の高圧出力端周囲に電流検知手段や電圧・電流制御手
段に漏れ電流が流れ込まないようにガードリングパター
ンを配設することによって、比較的絶縁抵抗の低い廉価
な基板材料を用いて、小型で高精度な高圧電源回路基板
を得ることができる。
【００３８】また、ガードリングパターンに高圧発生部
の放電用抵抗を兼ねさせていることにより、高圧電源回
路基板をより簡単な構成とすることができる。
の放電用抵抗を兼ねさせていることにより、高圧電源回
路基板をより簡単な構成とすることができる。
【図１】 参考例である高圧電源回路基板の電気回路図
【図２】 参考例の電気回路の実装図
【図３】 実施例の要部実装図
Ａ 電流検知手段 Ｂ 電流制御手段 Ｊ１ 高圧出力端 Ｇｐ ガードリングパターン １ 基板 Ｔ１ トランス ＯＰ１ オペアンプ Ｚ 負荷 なお、図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 7/537 H05K 1/02 G03G 15/00
Claims (1)
- 【請求項１】 基板上に配設された高電圧を出力する高
圧出力端と、 前記基板上に配設され、前記高圧出力が負荷に与える電
流を検知する電流検知手段と、 前記基板上に配設され、前記検知電流により電流値を制
御する電流制御手段と、前記基板上に配設され、前記高
圧出力端の前記基板上での漏れ電流が前記電流検知手段
を介さないようにガードするガードリングパターンと、 を具備し、前記ガードリングパターンが前記基板上に設
けた高圧発生部の放電用抵抗を兼ねていることを特徴と
する高圧電源回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23125991A JP3172549B2 (ja) | 1991-09-11 | 1991-09-11 | 高圧電源回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23125991A JP3172549B2 (ja) | 1991-09-11 | 1991-09-11 | 高圧電源回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0576177A JPH0576177A (ja) | 1993-03-26 |
| JP3172549B2 true JP3172549B2 (ja) | 2001-06-04 |
Family
ID=16920816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23125991A Expired - Fee Related JP3172549B2 (ja) | 1991-09-11 | 1991-09-11 | 高圧電源回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172549B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4330411B2 (ja) * | 2003-09-24 | 2009-09-16 | 三洋電機株式会社 | 回路装置 |
-
1991
- 1991-09-11 JP JP23125991A patent/JP3172549B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0576177A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4028596A (en) | Corona power supply circuit | |
| JPH0785649B2 (ja) | レギュレータ回路 | |
| JPH11206113A (ja) | 高圧電源装置 | |
| JPH0655031B2 (ja) | フライバックスイッチングレギュレ−タ電源 | |
| JP2866665B2 (ja) | 電子写真装置 | |
| JP3172549B2 (ja) | 高圧電源回路基板 | |
| US4744020A (en) | Switching mode power supply | |
| JPH09149631A (ja) | 電源装置 | |
| JP3363540B2 (ja) | 高圧電源回路及び画像記録装置 | |
| JPH0767273B2 (ja) | スナバ回路 | |
| JPH1028328A (ja) | 高電圧発生装置 | |
| KR950010034Y1 (ko) | 노이즈 전압 감쇄회로 | |
| JPH01108578A (ja) | 電源装置 | |
| JPS60194753A (ja) | 電源装置 | |
| JPH01304514A (ja) | 電源装置 | |
| JPS6159460A (ja) | 帯電用高圧電源 | |
| KR200201150Y1 (ko) | 전자개폐기의 전원장치 | |
| JP3104794B2 (ja) | 電子写真装置用高圧電源 | |
| JPS5816291Y2 (ja) | デンゲンカイロ | |
| JP2635963B2 (ja) | 電源装置 | |
| KR870002209Y1 (ko) | 정 전원 장치 | |
| JPS6217735Y2 (ja) | ||
| JPS6141157A (ja) | 複写機用高圧電源 | |
| JPH0739163A (ja) | スイッチング電源装置 | |
| JP2003250269A (ja) | 増幅回路、ノイズ低減装置及び電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| LAPS | Cancellation because of no payment of annual fees |