CN114743935A - 一种改善大功率器件封装互连层缺陷的方法 - Google Patents

一种改善大功率器件封装互连层缺陷的方法 Download PDF

Info

Publication number
CN114743935A
CN114743935A CN202210372027.8A CN202210372027A CN114743935A CN 114743935 A CN114743935 A CN 114743935A CN 202210372027 A CN202210372027 A CN 202210372027A CN 114743935 A CN114743935 A CN 114743935A
Authority
CN
China
Prior art keywords
substrate
chip
interconnection layer
defects
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210372027.8A
Other languages
English (en)
Inventor
杨英坤
覃峰
周坤
李俊焘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN202210372027.8A priority Critical patent/CN114743935A/zh
Publication of CN114743935A publication Critical patent/CN114743935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Abstract

本发明公开了一种改善大功率器件封装互连层缺陷的方法，该方法在基板芯片承载区设计了凸台结构，通过焊膏印刷，回流焊实现芯片背面与基板的互连。本发明提供的改善大功率器件封装互连层缺陷的方法，在不改变原有封装结构的基础上，仅通过调整芯片承载基板焊接面形貌，达到焊接缺陷减少，散热性能增强、导电性增强的目的，该方法工艺简单、可靠性高、成本较低、具有普遍适用性。

Description

一种改善大功率器件封装互连层缺陷的方法
技术领域
本发明属于半导体功率器件封装技术领域，尤其涉及一种改善大功率器件封装互连层缺陷的方法。
背景技术
近年来，随着功率器件的发展以及器件集成化程度的提高，功率器件的面积也越来越大。为了实现器件更高功率的输出，目前针对功率器件的封装研究主要集中在芯片正面电极的引出方面，由于芯片背面是一整面作为电极的引出端，其载流能力以及工艺能力优于正面，因此常被研究者忽略，然而由于近年来芯片面积的逐渐增大，芯片背面与基板的互连质量也越来越受到关注，芯片与基板的互连一方面需要满足器件高电性能的要求，另一方面也要满足散热需求以及长期可靠性要求。
目前，芯片与基板的互连主要采用传统焊膏工艺和预成型焊片工艺实现。通过传统焊膏工艺形成的芯片与基板互连层，存在空洞缺陷，仅靠工艺参数的调整几乎无法实现空洞控制，加上大功率器件性能要求较来越高，由传统焊膏工艺形成的空洞缺陷更无法忽视，导致该工艺下形成的互连层可靠性较低；预成型焊片工艺虽然能够一定程度的改善空洞现象，但其制作工艺相对复杂，通用性不高，而且无论是现有的焊膏工艺还是焊片工艺中均存在导电性和导热性差的缺陷，焊膏工艺中，焊膏为焊料与有机材料的混合体，其导电性能、散热性能都相对较差；焊片工艺中的焊片虽然除了助焊剂等有机成分外主体成分为合金，但合金的导电性及散热性能与纯金属，如铜等相比仍处于劣势。
除此之外，在现有的功率器件封装结构中，为增加连接强度将基板的芯片承载面设置为具有一定粗糙度的平面，在一定程度上通过粗糙度的调节可以改善互连的质量，但这种调节程度是有限的，根本无法满足大功率芯片对于焊接质量的控制要求。
发明内容
有鉴于此，本发明提供一种改善大功率器件封装互连层缺陷的方法，该方法通过改进芯片承载基板的结构设计以及工艺方法调整，解决了大功率芯片焊接空洞率大，散热不佳，可靠性差等问题。
为达此目的，本发明采用以下技术方案：一种改善大功率器件封装互连层缺陷的方法，所述方法包括：
1.1：根据待封装大功率芯片尺寸，定制基板，所述基板的芯片承载面设有凸起结构；
1.2：在基板设置凸起结构的表面印刷焊接材料，并保证焊接材料厚度大于凸起高度；
1.3：将芯片放置在焊接材料上，之后将基板和芯片放置在回流炉中进行回流焊，实现基板与芯片的互连，基板与芯片之间的连接层为互连层。
优选的，所述凸起结构与基板一体成型。
优选的，所述凸起结构由多个呈阵列分布的凸块组成，且凸块中心间距大于2倍凸块边长。
优选的，所述凸块上表面加工有圆弧倒角或者圆弧过渡结构。
优选的，所述基板在芯片承载区外围设置阻胶凹槽以及阻胶道，阻胶凹槽位于凸起结构外周，且位于阻胶道内侧。
优选的，所述焊接材料为焊膏。
优选的，所述步骤1.2中，在结构基板表面印刷焊接材料采用丝网印刷工艺或者点胶工艺。
本发明的有益效果是：本发明提供的改善大功率器件封装互连层缺陷的方法，在不改变原有封装结构的基础上，仅通过调整芯片承载基板焊接面形貌，达到焊接缺陷减少，散热性能增强、导电性增强的目的。本发明中采用的芯片承载基板利用凸块结构的设计，一方面减薄了基板与芯片间焊膏层的厚度，有利于热量散发，另一方面多凸块分布设计，避免互连层产生大面积或贯穿型空洞，影响封装质量。因此本发明公开大功率器件封装互连层缺陷改善方法工艺简单、可靠性高、成本较低、具有普遍适用性。
附图说明
图1为本发明实施例中基板上设置方形凸块的芯片-基板互连结构示意图；
图2为本发明实施例中具有方形凸块的基板结构示意图；
图3为本发明实施例中基板上设置圆形凸块的芯片-基板互连结构示意图；
图4为本发明实施例中具有圆形凸块的基板结构示意图；
图中：1.基板 2.凸块 3.互连层 4.芯片 4.1.芯片背面电极 5.阻胶道 6.阻胶凹槽。
具体实施方式
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
下面结合附图和具体实施例对本发明进行详细说明。
一种改善大功率器件封装互连层缺陷的方法，该方法包括：
首先根据待封装大功率芯片4的尺寸，定制基板1。基板1的芯片承载面上设有凸起结构，如图1～4所示。基板1上的凸起结构与基板1一体成型，且两者材质相同，多为铜材料，避免增加多道焊接工艺，避免CTE不匹配产生热失配，同时避免不同界面过渡，带来热阻增加，性能降低的现象；如图2和图4所示，凸起结构由多个呈阵列分布的凸块2组成，凸块2之间具有一定的间距，用于保证连接强度以及焊接过程中气体排出避免大面积空洞；作为实施例，图1和图2所示的凸块2为方形凸块，图3和图4所示凸块2形状为圆形凸块，除了方形与圆形之外，凸块该可以设计为其他结构。如图1和图3所示凸块2上表面加工有圆弧倒角或者圆弧过渡结构，这样可以避免焊接时在凸块转角处形成空洞缺陷。
为了防止焊膏外溢，在基板凸起结构的外围设置阻止焊膏外溢的结构，作为一个实施例，在基板1凸起结构外围设置阻胶凹槽6以及阻胶道5，阻胶凹槽6位于凸起结构外周和阻胶道5内侧。
接着采用丝网印刷或者点胶工艺在基板1设置凸起结构的表面印刷焊接材料，并保证焊接材料厚度大于凸起结构的高度，这样可以保证，芯片背面电极4.1与基板的完全连接，确保满足导电性能。
最后将芯片4放置在焊接材料上，将基板1和芯片4放置在回流炉中进行回流焊，实现基板与芯片的互连，基板与芯片之间的连接层为互连层3。
本发明通过改变芯片承载基板的表面结构，实现了大功率芯片互连层空洞、导热和导电能力差等缺陷。

Claims (7)

1.一种改善大功率器件封装互连层缺陷的方法，其特征在于，所述方法包括：
1.1：根据待封装大功率芯片尺寸，定制基板，所述基板的芯片承载面设有凸起结构；
1.2：在基板设置凸起结构的表面印刷焊接材料，并保证焊接材料厚度大于凸起高度；
1.3：将芯片放置在焊接材料上，之后将基板和芯片放置在回流炉中进行回流焊，实现基板与芯片的互连，基板与芯片之间的连接层为互连层。
2.根据权利要求1所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述凸起结构与基板一体成型。
3.根据权利要求1或2所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述凸起结构由多个呈阵列分布的凸块组成，且凸块中心间距大于2倍凸块边长。
4.根据权利要求3所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述凸块上表面加工有圆弧倒角或者圆弧过渡结构。
5.根据权利要求1所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述基板在芯片承载区外围设置阻胶凹槽以及阻胶道，阻胶凹槽位于凸起结构外周，且位于阻胶道内侧。
6.根据权利要求1所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述焊接材料为焊膏。
7.根据权利要求1所述的改善大功率器件封装互连层缺陷的方法，其特征在于，所述步骤1.2中，在结构基板表面印刷焊接材料采用丝网印刷工艺或者点胶工艺。
CN202210372027.8A 2022-04-11 2022-04-11 一种改善大功率器件封装互连层缺陷的方法 Pending CN114743935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210372027.8A CN114743935A (zh) 2022-04-11 2022-04-11 一种改善大功率器件封装互连层缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210372027.8A CN114743935A (zh) 2022-04-11 2022-04-11 一种改善大功率器件封装互连层缺陷的方法

Publications (1)

Publication Number Publication Date
CN114743935A true CN114743935A (zh) 2022-07-12

Family

ID=82281989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210372027.8A Pending CN114743935A (zh) 2022-04-11 2022-04-11 一种改善大功率器件封装互连层缺陷的方法

Country Status (1)

Country Link
CN (1) CN114743935A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511873A (ja) * 1994-09-23 1997-11-25 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
JPH11233559A (ja) * 1998-02-09 1999-08-27 Mitsubishi Electric Corp エリアバンプアレイパッケージ、電子部品及びバンプ形成方法
JP2001144141A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Works Ltd 半導体チップの実装方法
US6284985B1 (en) * 1999-03-26 2001-09-04 Kabushiki Kaisha Toshiba Ceramic circuit board with a metal plate projected to prevent solder-flow
EP1696206A1 (en) * 2005-02-28 2006-08-30 Sony Corporation Method for manufacturing vibrating gyrosensor and vibrating element
JP2015087285A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 力検出装置、ロボット、電子部品搬送装置、電子部品検査装置および部品加工装置
CN207993896U (zh) * 2018-03-09 2018-10-19 广州大学 一种底部填充胶led基板组件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511873A (ja) * 1994-09-23 1997-11-25 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
JPH11233559A (ja) * 1998-02-09 1999-08-27 Mitsubishi Electric Corp エリアバンプアレイパッケージ、電子部品及びバンプ形成方法
US6284985B1 (en) * 1999-03-26 2001-09-04 Kabushiki Kaisha Toshiba Ceramic circuit board with a metal plate projected to prevent solder-flow
JP2001144141A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Works Ltd 半導体チップの実装方法
EP1696206A1 (en) * 2005-02-28 2006-08-30 Sony Corporation Method for manufacturing vibrating gyrosensor and vibrating element
JP2015087285A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 力検出装置、ロボット、電子部品搬送装置、電子部品検査装置および部品加工装置
CN207993896U (zh) * 2018-03-09 2018-10-19 广州大学 一种底部填充胶led基板组件

Similar Documents

Publication Publication Date Title
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
WO2015043499A1 (zh) 一种半导体封装结构及其成型方法
JP3138726U (ja) アルミ基板を用いた発光ダイオード（ｌｅｄ）パッケージ構造及びこのパッケージ構造を有する発光ダイオードランプ
EP4350763A1 (en) Power module, power supply circuit, and chip
CN105280565A (zh) 一种可提高焊接质量的功率模块结构
CN112701087B (zh) 一种封装结构及封装方法
CN112447625A (zh) 双面散热大尺寸芯片倒装封装结构及封装方法
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
JP3841007B2 (ja) 半導体装置
CN114743935A (zh) 一种改善大功率器件封装互连层缺陷的方法
CN205159304U (zh) 一种可提高焊接质量的功率模块结构
CN105405772B (zh) 一种二极管芯片熔焊方法
TWI775075B (zh) 具有金屬導熱凸塊接墊的陶瓷基板組件及元件
CN112201628A (zh) 一种功率模块封装结构及其制备方法
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
CN111785822A (zh) 一种led倒装芯片封装器件及其封装工艺
CN213366582U (zh) 一种用于大功率芯片的to管壳
US11239190B2 (en) Solder-metal-solder stack for electronic interconnect
CN203775045U (zh) 一种智能半导体功率模块
CN108581168B (zh) 一种散热芯片的固体焊接工艺
CN203434149U (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN212412077U (zh) 一种led倒装芯片封装器件
CN112289752B (zh) 一种倒装GaN功率器件封装结构及其制备方法
CN111799251A (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination