JPS634951B2 - - Google Patents
Info
- Publication number
- JPS634951B2 JPS634951B2 JP57112052A JP11205282A JPS634951B2 JP S634951 B2 JPS634951 B2 JP S634951B2 JP 57112052 A JP57112052 A JP 57112052A JP 11205282 A JP11205282 A JP 11205282A JP S634951 B2 JPS634951 B2 JP S634951B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor element
- semiconductor
- shaped conductor
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型半導体装置のシングル・イ
ンライン・パツケージ、デユアル・インライン・
パツケージ、フラツト・パツケージの素子組み立
て構造に使用した場合に適する半導体装置に関す
る。
ンライン・パツケージ、デユアル・インライン・
パツケージ、フラツト・パツケージの素子組み立
て構造に使用した場合に適する半導体装置に関す
る。
従来の樹脂封止型半導体装置の例を第１図、第
２図に示す。図中１はリードフレームより構成さ
れた半導体素子取着部（アイランド）、２は同じ
くリード、３は半導体素子（ペレツト）、４はリ
ード２と半導体素子３の電極をつなぐAuまたは
Alよりなるボンデイングワイヤ、５は外囲器
（樹脂）である。
２図に示す。図中１はリードフレームより構成さ
れた半導体素子取着部（アイランド）、２は同じ
くリード、３は半導体素子（ペレツト）、４はリ
ード２と半導体素子３の電極をつなぐAuまたは
Alよりなるボンデイングワイヤ、５は外囲器
（樹脂）である。
上記樹脂封止型半導体装置の組み立て方法の一
例としては、半導体素子３をリードフレームのペ
レツト取着部１に接着し、半導体素子３の電極と
リード２とをボンデイングワイヤ４で結線する。
次にトランスフアモールド等によつて、樹脂で外
囲器５を形成するものである。
例としては、半導体素子３をリードフレームのペ
レツト取着部１に接着し、半導体素子３の電極と
リード２とをボンデイングワイヤ４で結線する。
次にトランスフアモールド等によつて、樹脂で外
囲器５を形成するものである。
第３図は第２図の樹脂封止型半導体装置のリー
ド２を、プリント基板８の孔に挿入した図であ
る。図中９はリード２のアウターリード部間を電
気的に接続した配線層である。
ド２を、プリント基板８の孔に挿入した図であ
る。図中９はリード２のアウターリード部間を電
気的に接続した配線層である。
第３図に示される如く半導体装置をプリント基
板８に挿入した場合、電気特性上アウターリード
間に導通が必要な時には、従来はプリント基板８
に配線層９を、印刷配線で形成していた。第３図
に示すものだと、基板８には他にも集積回路、ダ
イオード、トランジスタ等の配線層があるため、
プリント基板８上の印刷配線が複雑になり、甚だ
しい場合は配線不可能となつていた。
板８に挿入した場合、電気特性上アウターリード
間に導通が必要な時には、従来はプリント基板８
に配線層９を、印刷配線で形成していた。第３図
に示すものだと、基板８には他にも集積回路、ダ
イオード、トランジスタ等の配線層があるため、
プリント基板８上の印刷配線が複雑になり、甚だ
しい場合は配線不可能となつていた。
本発明は上記実情に鑑みてなされたもので、半
導体部品を組み込むプリント基板に、アウターリ
ード間の導通をとる配線層を設けることが不要化
され、プリント基板の配線が簡素化できる半導体
装置を提供しようとするものである。
導体部品を組み込むプリント基板に、アウターリ
ード間の導通をとる配線層を設けることが不要化
され、プリント基板の配線が簡素化できる半導体
装置を提供しようとするものである。
本発明は上記目的を達成するため、樹脂封止型
半導体装置の樹脂内に、アウターリード間の導通
に必要な結線を設けたことを特徴とするものであ
る。
半導体装置の樹脂内に、アウターリード間の導通
に必要な結線を設けたことを特徴とするものであ
る。
以下図面を参照して本発明の一実施例を説明す
る。第４図、第５図は同実施例を示すものである
が、これは前記従来例と対応させた場合の例であ
るから、対応個所には適宜同一符号を用いて説明
を省略し、特徴とする点の説明を行なう。本実施
例の特徴とするところは、並設された複数のリー
ド２1〜２7のうち、リード２1と２7は、樹脂５で
覆われる側の端部で、ボンデイングワイヤ４17に
より接続され、リード２3と２5はボンデイングワ
イヤ４35により接続されたものである。
る。第４図、第５図は同実施例を示すものである
が、これは前記従来例と対応させた場合の例であ
るから、対応個所には適宜同一符号を用いて説明
を省略し、特徴とする点の説明を行なう。本実施
例の特徴とするところは、並設された複数のリー
ド２1〜２7のうち、リード２1と２7は、樹脂５で
覆われる側の端部で、ボンデイングワイヤ４17に
より接続され、リード２3と２5はボンデイングワ
イヤ４35により接続されたものである。
このような構成とすれば、封止樹脂５内で所望
のリード間接続が行なわれるため、第５図に示さ
れる如く第３図で必要とされたプリント基板８上
の配線層９が省略可能となり、プリント基板８上
の配線が簡素化されるものである。またボンデイ
ングワイヤにより、リード２1〜２7を選択接続で
きるから、配線の多様化が可能となる。また上記
リード間をつなぐボンデイングワイヤは樹脂５内
にあるため、邪魔なものとはならないものであ
る。
のリード間接続が行なわれるため、第５図に示さ
れる如く第３図で必要とされたプリント基板８上
の配線層９が省略可能となり、プリント基板８上
の配線が簡素化されるものである。またボンデイ
ングワイヤにより、リード２1〜２7を選択接続で
きるから、配線の多様化が可能となる。また上記
リード間をつなぐボンデイングワイヤは樹脂５内
にあるため、邪魔なものとはならないものであ
る。
ところで第４図の構成では、各部をまたぐボン
デイングワイヤ４17，４35が細く長いものである
ためワイヤ形状が不安定で、かつリードの支持不
安定のため信頼性が悪化するおそれがある。この
問題点を解消したのが第６図ないし第８図の実施
例であり、第６図はリード２1，２2，２3を、リ
ードフレームそのもので一体形成した連結部２
12，２23により接続したもの、第７図は同連結部
２17により、リード２1，２7間を接続したもの、
第８図は、リード２2をまたぐ連結部１１により
リード２1，２3間を接続したものである。
デイングワイヤ４17，４35が細く長いものである
ためワイヤ形状が不安定で、かつリードの支持不
安定のため信頼性が悪化するおそれがある。この
問題点を解消したのが第６図ないし第８図の実施
例であり、第６図はリード２1，２2，２3を、リ
ードフレームそのもので一体形成した連結部２
12，２23により接続したもの、第７図は同連結部
２17により、リード２1，２7間を接続したもの、
第８図は、リード２2をまたぐ連結部１１により
リード２1，２3間を接続したものである。
上記のようにリード連結部２12，２23，２17，
１１を硬質の板状導体で形成すれば、樹脂５内で
のリード間接続が確実化されるため、信頼性の高
い製品が得られるものである。
１１を硬質の板状導体で形成すれば、樹脂５内で
のリード間接続が確実化されるため、信頼性の高
い製品が得られるものである。
なお本発明は前記実施例のみに限られるもので
はなく、例えば本発明をセラミツクス基板を用い
たものにも適用できる等、種々の応用が可能であ
る。
はなく、例えば本発明をセラミツクス基板を用い
たものにも適用できる等、種々の応用が可能であ
る。
以上説明した如く本発明によれば、立体配線が
行なわれるため基板配線が簡素化され、またリー
ド間の任意接続が可能だから配線の多様化が可能
となり、またリード間をつなぐ連結部は樹脂内に
あるため邪魔にならず、また上記連結部に板状導
体を用いる場合は樹脂内での電気接続が確実化さ
れる等の利点を有した半導体装置が提供できるも
のである。
行なわれるため基板配線が簡素化され、またリー
ド間の任意接続が可能だから配線の多様化が可能
となり、またリード間をつなぐ連結部は樹脂内に
あるため邪魔にならず、また上記連結部に板状導
体を用いる場合は樹脂内での電気接続が確実化さ
れる等の利点を有した半導体装置が提供できるも
のである。
第１図、第２図は従来装置の一部切欠斜視図、
第３図は同装置の使用状態を示す斜視図、第４図
は本発明の一実施例の一部切欠斜視図、第５図は
その使用状態を示す斜視図、第６図ないし第８図
は本発明の異なる実施例の一部切欠斜視図であ
る。 １…半導体素子取着部、２1〜２7…リード、３
…半導体素子、２12，２23，２17，１１…連結部
（板状導体）、４，４17，４35…ボンデイングワイ
ヤ、５…樹脂、８…プリント基板。
第３図は同装置の使用状態を示す斜視図、第４図
は本発明の一実施例の一部切欠斜視図、第５図は
その使用状態を示す斜視図、第６図ないし第８図
は本発明の異なる実施例の一部切欠斜視図であ
る。 １…半導体素子取着部、２1〜２7…リード、３
…半導体素子、２12，２23，２17，１１…連結部
（板状導体）、４，４17，４35…ボンデイングワイ
ヤ、５…樹脂、８…プリント基板。
Claims (1)
- 【特許請求の範囲】 １ 半導体素子と、該半導体素子を取着する素子
取着部と、前記半導体素子の電極を導出するため
の複数のリードと、該リードと前記半導体素子の
電極間を接続する第１のボンデイングワイヤと、
前記リードの或るものどうしをその一端側で接続
する第２のボンデイングワイヤと、前記各ボンデ
イングワイヤ、該ワイヤ付近の前記各リード及び
前記半導体素子を覆う封止樹脂とを具備したこと
を特徴とする半導体装置。 ２ 前記第２のボンデイングワイヤで一端どうし
が接続された前記リードは、プリント基板または
セラミツクス基板に設けられた配線層間を立体的
につなぐものであることを特徴とする特許請求の
範囲第１項に記載の半導体装置。 ３ 半導体素子と、該半導体素子を取着する素子
取着部と、前記半導体素子の電極を導出するため
の複数のリードと、該リードと前記半導体素子の
電極間を接続するボンデイングワイヤと、前記リ
ードの或るものどうしをその一端側で接続する硬
質の板状導体と、該板状導体、前記ボンデイング
ワイヤ、該ワイヤ付近の各リード、前記板状導体
及び半導体素子を覆う封止樹脂とを具備したこと
を特徴とする半導体装置。 ４ 前記板状導体で一端どうしが接続された前記
リードは、プリント基板またはセラミツクス基板
に設けられた配線層間を立体的につなぐものであ
ることを特徴とする特許請求の範囲第３項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112052A JPS593960A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112052A JPS593960A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593960A JPS593960A (ja) | 1984-01-10 |
| JPS634951B2 true JPS634951B2 (ja) | 1988-02-01 |
Family
ID=14576816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112052A Granted JPS593960A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593960A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171152A (ja) * | 1983-03-17 | 1984-09-27 | Nec Corp | 半導体装置 |
| JPH061801B2 (ja) * | 1984-12-24 | 1994-01-05 | 株式会社日立製作所 | リ−ドフレ−ム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394875A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Package for semiconductor element |
| JPS5429973A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Lead frame for semiconductor device |
-
1982
- 1982-06-29 JP JP57112052A patent/JPS593960A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394875A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Package for semiconductor element |
| JPS5429973A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Lead frame for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS593960A (ja) | 1984-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103547A (en) | High speed IC package configuration | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JPH0451053B2 (ja) | ||
| JPH0570316B2 (ja) | ||
| JPH04273451A (ja) | 半導体装置 | |
| JPS634951B2 (ja) | ||
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPH03165549A (ja) | 半導体集積回路装置 | |
| JP3064674B2 (ja) | 半導体装置 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JPS6334281Y2 (ja) | ||
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JP2603101B2 (ja) | 電子部品搭載用基板 | |
| JPH0442942Y2 (ja) | ||
| JP2826518B2 (ja) | 半導体装置 | |
| JPH054279Y2 (ja) | ||
| JPS6352430A (ja) | 半導体装置 | |
| JPS6329566A (ja) | 半導体装置 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPS6245159A (ja) | 半導体装置 | |
| JPH098171A (ja) | 半導体パッケージ |