JPS60132347A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60132347A JPS60132347A JP58239740A JP23974083A JPS60132347A JP S60132347 A JPS60132347 A JP S60132347A JP 58239740 A JP58239740 A JP 58239740A JP 23974083 A JP23974083 A JP 23974083A JP S60132347 A JPS60132347 A JP S60132347A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- sealing
- cap
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製法に関し、特に半導体装置の封
止技術の改良に関する。
止技術の改良に関する。
半導体パッケージにおいて、ガラス材料やレジン等の封
止材料を用いてパッケージのセラミックキャップとセラ
ミックベース（基板）とを封着し気密封止することが行
われている。この製法としては例えば、ガラス桐料を予
じめパッケージの封止部分に塗布しておき、封着用のベ
ルト炉を通し −てガラス材料を溶融もしくは軟化させ
、次いで冷却し、封着を完了させることが考えられる。
止材料を用いてパッケージのセラミックキャップとセラ
ミックベース（基板）とを封着し気密封止することが行
われている。この製法としては例えば、ガラス桐料を予
じめパッケージの封止部分に塗布しておき、封着用のベ
ルト炉を通し −てガラス材料を溶融もしくは軟化させ
、次いで冷却し、封着を完了させることが考えられる。
この場合、封止密着性を高めるために、ベルト炉を通す
際にキャップとベースとをクリップで挟着したり、キャ
ンプ上に重錘をのせ、との状態でベルト炉中を通すこと
が考えられる。
際にキャップとベースとをクリップで挟着したり、キャ
ンプ上に重錘をのせ、との状態でベルト炉中を通すこと
が考えられる。
しかし乍ら、本発明者の検討によれば、このようにキャ
ップとベースとをクリップや重錘等てより機械的に押え
込むと、封止材料であるガラスやレジンが封止部より外
にはみ出し、所定の位置に封止部を形成させる等封止部
の形状制御のコントロールが難しい。また、その押オ込
み状態により封止不良（リーク）が出やすい。
ップとベースとをクリップや重錘等てより機械的に押え
込むと、封止材料であるガラスやレジンが封止部より外
にはみ出し、所定の位置に封止部を形成させる等封止部
の形状制御のコントロールが難しい。また、その押オ込
み状態により封止不良（リーク）が出やすい。
一方、上記気密封止はほぼ常圧にて加熱し封止を行うこ
とが考えられる。しかしこσ）ようにすると封止後冷却
するとパッケージのキャビティ内圧力は減圧となる為、
封止不良がｐ）ると、外気がノくッケージ内部に侵入し
易くなり、半導体ハノケージの信頼度に影響を与えるこ
とになることがわかった。
とが考えられる。しかしこσ）ようにすると封止後冷却
するとパッケージのキャビティ内圧力は減圧となる為、
封止不良がｐ）ると、外気がノくッケージ内部に侵入し
易くなり、半導体ハノケージの信頼度に影響を与えるこ
とになることがわかった。
本発明はこのようなりす、７プ等による機械的な押え込
みをする必要がなく、封止を完了させ、また、良好な封
止形状を保持し、かつ封止密着性の高い半導体装置を提
供することを目的とした。ものである。
みをする必要がなく、封止を完了させ、また、良好な封
止形状を保持し、かつ封止密着性の高い半導体装置を提
供することを目的とした。ものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面か、らあきらかになるで
あろう。
本明細書の記述および添付図面か、らあきらかになるで
あろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、封止過程において、例えば、チャンバー（加
熱炉）内に封止を必要とする半導体装置を送り、このチ
ャンバー内に例えば高圧のエアーを吹込むことによりチ
ャンバー内圧力を高め、もって、この加圧気体を利用し
て封止を行うようにしたもので、これによりクリップ等
による機械的な押え込みを不要とし、封止材料も加圧気
体により封止部内部に押し込められるので封止部の外に
はみ出すこともなく、封止部の形状制御も容易となり、
かつ良好な封止密着性を確保でき、また最終的に得られ
た半導体装置はキャビティ内圧力が外部圧力より高くな
っているので、外気がパーツケージ内へ侵入することを
防止できる。
熱炉）内に封止を必要とする半導体装置を送り、このチ
ャンバー内に例えば高圧のエアーを吹込むことによりチ
ャンバー内圧力を高め、もって、この加圧気体を利用し
て封止を行うようにしたもので、これによりクリップ等
による機械的な押え込みを不要とし、封止材料も加圧気
体により封止部内部に押し込められるので封止部の外に
はみ出すこともなく、封止部の形状制御も容易となり、
かつ良好な封止密着性を確保でき、また最終的に得られ
た半導体装置はキャビティ内圧力が外部圧力より高くな
っているので、外気がパーツケージ内へ侵入することを
防止できる。
次に、本発明の実施例を図面により説明する。
第１図（Ａｌ、（Ｂ）および（Ｃｌｌｄ本発明の実施例
を示し、（Ａ）に示すように、封止材料５を塗布したも
ののキャップ１上には重錘を乗せたり、クリップでキャ
ップ１とベース２とを挾持したり機械的な押え込みをし
ない。次いで−このものをチャンバー４中を通すが、当
該チャンバー中に高圧エアーを導入管７より吹込みする
。該チャンバー４内は′加圧状態例えば２〜３気圧とな
り、同図（Ｂｌに示すように、キャップ１、ベース２及
び封止材料５ずなわち半導体装置全体に圧力が加わり、
キャップ１はベース２に加圧気体により圧着される。
を示し、（Ａ）に示すように、封止材料５を塗布したも
ののキャップ１上には重錘を乗せたり、クリップでキャ
ップ１とベース２とを挾持したり機械的な押え込みをし
ない。次いで−このものをチャンバー４中を通すが、当
該チャンバー中に高圧エアーを導入管７より吹込みする
。該チャンバー４内は′加圧状態例えば２〜３気圧とな
り、同図（Ｂｌに示すように、キャップ１、ベース２及
び封止材料５ずなわち半導体装置全体に圧力が加わり、
キャップ１はベース２に加圧気体により圧着される。
この加圧は、封止材料５が溶融又は軟化しかつ半導体装
置の封着すべき部分の構成部材すなわち第１図ではキャ
ップ１とベース２が融着（溶着）した状態で行う。この
融着はキャップ１の自重により確保できる。
置の封着すべき部分の構成部材すなわち第１図ではキャ
ップ１とベース２が融着（溶着）した状態で行う。この
融着はキャップ１の自重により確保できる。
このように、加圧すなわち半導体装置外部圧力をキャビ
ティ６内圧力よりも高ぐすると、封止材料５はその気体
加圧により加熱温度例えば３００〜４５０℃下で流動し
、（Ｂｌに示すように封着部内に押し込められる。
ティ６内圧力よりも高ぐすると、封止材料５はその気体
加圧により加熱温度例えば３００〜４５０℃下で流動し
、（Ｂｌに示すように封着部内に押し込められる。
次いで当該半導体装置を冷却し常圧下におくと、得られ
た当該装置のキャビティ６内圧力は封止後でも減圧とな
らず、キャビティ６内圧力は当該装置の外部圧力よりも
高圧となっている。
た当該装置のキャビティ６内圧力は封止後でも減圧とな
らず、キャビティ６内圧力は当該装置の外部圧力よりも
高圧となっている。
第２図（Ａｌは上記流れ説明図を示す。
また、第２図（Ｂｌは本発明の他の実施例を示し、上記
と同様に封止材料を塗布し穴ものを、チャンバー内に送
り込むが、チャンバー内を真空（減圧）にし、封止材料
を溶融もしくは軟化させ、次いで冷却し、常圧以上もし
くは常圧下におくと、前記と同様に、キャビティ内圧力
が外圧よりも高くなることを示している。
と同様に封止材料を塗布し穴ものを、チャンバー内に送
り込むが、チャンバー内を真空（減圧）にし、封止材料
を溶融もしくは軟化させ、次いで冷却し、常圧以上もし
くは常圧下におくと、前記と同様に、キャビティ内圧力
が外圧よりも高くなることを示している。
本発明に係る封止材料の例には、ガラス材料例えば低融
点ガラスやレジン例えば熱硬化性合成樹脂が挙げられる
。前述した加圧工程はレジンにあってはキュア（硬化）
前に行われる。
点ガラスやレジン例えば熱硬化性合成樹脂が挙げられる
。前述した加圧工程はレジンにあってはキュア（硬化）
前に行われる。
キャップは、例えばセラミック、金属により構成される
。ベース（基板）は例えばセラミック罠より構成される
。
。ベース（基板）は例えばセラミック罠より構成される
。
第３図は本発明の製法により得られる半導体装置の一例
を示す。尚第１図では第３図に示すような半導体チップ
やリード等を省略しである。
を示す。尚第１図では第３図に示すような半導体チップ
やリード等を省略しである。
第３図にて、１はキャップ、２はベース、５は封着部（
封止材料）、６はキャビティ、８は半導体チンプ、９ｉ
ｄコネクタワイヤ、１０はリード。
封止材料）、６はキャビティ、８は半導体チンプ、９ｉ
ｄコネクタワイヤ、１０はリード。
１１はメタライズ層、１２は半導体チップとベースとの
接合材料を示す。上記半導体チップ８は周知技術により
論理回路やメモリ回路などが形成された半導体素子で、
当該素子の具体例としてはＭｏｌｌＣが挙げられる。コ
ネクタワイヤ９は例えばｈｌ線により構成される。リー
ド１０は例えば鉄系の合金により構成される。メタライ
ズ層１１は例えばモリブデンＭｏにより構成される。接
合材料１２は例えば銀ペースト等の樹脂により構成され
る。
接合材料を示す。上記半導体チップ８は周知技術により
論理回路やメモリ回路などが形成された半導体素子で、
当該素子の具体例としてはＭｏｌｌＣが挙げられる。コ
ネクタワイヤ９は例えばｈｌ線により構成される。リー
ド１０は例えば鉄系の合金により構成される。メタライ
ズ層１１は例えばモリブデンＭｏにより構成される。接
合材料１２は例えば銀ペースト等の樹脂により構成され
る。
（１） 気体加圧を利用するので、クリップ等による機
械的な押え込みを不要とする。
械的な押え込みを不要とする。
クリップ等でキャップとベースとを挟着するときには、
溶融した封止材料が封着部よりはみ出しすることがある
が、本発明では半導体装置全体をあらゆる角度から均一
に押圧し、特に、封着部における加熱により溶融、軟化
した封止材料は内部に押し込められるので、はみ出しす
ることがない。
溶融した封止材料が封着部よりはみ出しすることがある
が、本発明では半導体装置全体をあらゆる角度から均一
に押圧し、特に、封着部における加熱により溶融、軟化
した封止材料は内部に押し込められるので、はみ出しす
ることがない。
（２）上記の如く均一に押圧されるので、封着部の形状
の制御が容易になる。したがって、半導体装置は外観上
も好ましいものである。
の制御が容易になる。したがって、半導体装置は外観上
も好ましいものである。
（３）全角度から均一に押圧されるので、封着の密着性
が高く、封止密着性の高い半導体装置が得られる。
が高く、封止密着性の高い半導体装置が得られる。
封止不良がなく、これに加えて、封止材料が内部に押し
込められキャビティ内面積が小となり、かつ加圧を施し
ているので、キャビティ内は陽正に保持され、したがっ
て、外部から外気（湿水）の侵入がなく、長年月に渡っ
て半導体チップが外気による影響を受けず、したがって
、高信頼度の半導体装置を提供できた。
込められキャビティ内面積が小となり、かつ加圧を施し
ているので、キャビティ内は陽正に保持され、したがっ
て、外部から外気（湿水）の侵入がなく、長年月に渡っ
て半導体チップが外気による影響を受けず、したがって
、高信頼度の半導体装置を提供できた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいう寸でもない。たとえば、前記実施例
では高圧のエアーをチャンバー内に吹込み、半導体装置
を加圧下におく例を示したが、高圧エアーに限らず、加
圧となし得る他の雰囲気ガスを吹込んでもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいう寸でもない。たとえば、前記実施例
では高圧のエアーをチャンバー内に吹込み、半導体装置
を加圧下におく例を示したが、高圧エアーに限らず、加
圧となし得る他の雰囲気ガスを吹込んでもよい。
本発明は封着部を有し、かつキャビティを有する半導体
装置全般にわたって広く適用できる。前記第２図に示す
実施例ではサーディンプタイプの半導体パッケージに適
用した例を示したが、他のガラス封止型半導体装置にも
適用できることはいうまでもない。
装置全般にわたって広く適用できる。前記第２図に示す
実施例ではサーディンプタイプの半導体パッケージに適
用した例を示したが、他のガラス封止型半導体装置にも
適用できることはいうまでもない。
第１図（Ａｌ、（ＢｌおよびｆＣｌ Ｈ本発明の実施例
の工程断面図、 第２図（ＡＩおよび（Ｂｌは流れ説明図、第３図は本発
明の製法により得られる半導体装置の一例断面図である
。 １・・・キャンプ、２・・・ベース、３・・・重錘、４
・・・加熱炉、訃・・封止材料、６・・・キャビティ、
７・・・導入管、８・・・半導体チップ、９・・・コネ
クタワイヤ、１０・・・リード、１１・・・メタライズ
層、１２・・・接合材料。 第 １ 図 Ｚ 第 ２ 図 （ＦＥ）〜゛乃 ｉ八 律斤畠斤 第 ３ 図 第１頁の続き ０発 明 者 山 崎 康 行 小平重上水オ重発セン
タ内
の工程断面図、 第２図（ＡＩおよび（Ｂｌは流れ説明図、第３図は本発
明の製法により得られる半導体装置の一例断面図である
。 １・・・キャンプ、２・・・ベース、３・・・重錘、４
・・・加熱炉、訃・・封止材料、６・・・キャビティ、
７・・・導入管、８・・・半導体チップ、９・・・コネ
クタワイヤ、１０・・・リード、１１・・・メタライズ
層、１２・・・接合材料。 第 １ 図 Ｚ 第 ２ 図 （ＦＥ）〜゛乃 ｉ八 律斤畠斤 第 ３ 図 第１頁の続き ０発 明 者 山 崎 康 行 小平重上水オ重発セン
タ内
Claims (1)
- 【特許請求の範囲】 １、封着部とキャビティとを有する半導体装置を製造す
るに際し、封着部の封止材料が加熱により溶融もしくは
軟化しかつ当該半導体装置の封着すべき部分の構成部材
が融着した状態で、キャピテイ内圧力よりも半導体装債
外部圧力を高くし、次いで単核装置を冷却し、常圧下に
おくか、ま′ｆｃは、封着部に封止材料を塗布もしくは
載置した前記装置を減圧下におき当該材料を溶融もしく
は軟化させ、次いで当該装置を冷却し、常圧もしくは常
圧以上の圧力下におくことを特徴とするキャビディ内圧
力が外圧よりも高い半導体装置の製造方法。 ２ 封止材料が、低融点ガラスである、特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239740A JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239740A JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60132347A true JPS60132347A (ja) | 1985-07-15 |
| JPH0455332B2 JPH0455332B2 (ja) | 1992-09-03 |
Family
ID=17049224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239740A Granted JPS60132347A (ja) | 1983-12-21 | 1983-12-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643919B1 (en) * | 2000-05-19 | 2003-11-11 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108698883A (zh) | 2015-12-18 | 2018-10-23 | 贺利氏石英玻璃有限两合公司 | 石英玻璃制备中的二氧化硅的喷雾造粒 |
| JP7224967B2 (ja) | 2019-03-05 | 2023-02-20 | 株式会社マキタ | アップライト集じん機 |
-
1983
- 1983-12-21 JP JP58239740A patent/JPS60132347A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6643919B1 (en) * | 2000-05-19 | 2003-11-11 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455332B2 (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647194B2 (ja) | 半導体用パッケージの封止方法 | |
| US4400870A (en) | Method of hermetically encapsulating a semiconductor device by laser irradiation | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPS60132347A (ja) | 半導体装置の製造方法 | |
| US4504427A (en) | Solder preform stabilization for lead frames | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPH0126538B2 (ja) | ||
| JPH02144942A (ja) | 半導体装置の製造方法 | |
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| JPS61281540A (ja) | 半導体装置用封止治具 | |
| JP2522165B2 (ja) | 半導体装置 | |
| JP2828283B2 (ja) | 半導体容器及びその製造方法 | |
| JP2543661Y2 (ja) | マイクロ波トランジスタ | |
| JPS6222456B2 (ja) | ||
| JPS61125051A (ja) | 半導体装置の製造方法 | |
| JPH04321257A (ja) | 低融点ガラス封止型半導体装置 | |
| JPS6021544A (ja) | 半導体装置 | |
| JPS58100436A (ja) | 半導体装置の製造方法 | |
| JPS5919090A (ja) | 半導体素子の封着方法 | |
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPS6035539A (ja) | 封止方法 | |
| JPH05206366A (ja) | 半導体装置用リードフレーム | |
| JPH06349962A (ja) | 半導体装置の製造方法 |