KR20090114343A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR20090114343A
KR20090114343A KR1020090082612A KR20090082612A KR20090114343A KR 20090114343 A KR20090114343 A KR 20090114343A KR 1020090082612 A KR1020090082612 A KR 1020090082612A KR 20090082612 A KR20090082612 A KR 20090082612A KR 20090114343 A KR20090114343 A KR 20090114343A
Authority
KR
South Korea
Prior art keywords
substrate
film
electrode
semiconductor device
optical sensor
Prior art date
Application number
KR1020090082612A
Other languages
English (en)
Inventor
카즈오 니시
히로키 아다치
나오토 쿠스모토
유스케 스기와라
히데카즈 타카하시
다이키 야마다
요시카즈 히우라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090114343A publication Critical patent/KR20090114343A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 막 두께가 얇은 기판, 필름 형상의 기판, 또는 시트 형상 기판 상에 형성되는 반도체장치에 있어서, 배선 기판 상에 실장될 수 있는 구조의 반도체장치를 제안한다. 또한, 본 발명은 배선 기판에의 실장에 대한 신뢰성을 높일 수 있는 반도체장치의 제조방법을 제안한다. 본 발명의 일 특징은 절연성을 가지는 기판 상에 형성된 반도체 소자를 도전막이 형성된 부재에 이방 도전성을 가지는 매체로 접착하는 것에 있다.
반도체장치, 배선 기판, 광 센서, 인터포저, 측면 전극

Description

반도체장치 제조방법{Method for manufacturing a semiconductor device}
본 발명은 박형이고 경량인 반도체장치 제조방법에 관한 것이다. 구체적으로는, 두께가 얇은 기판, 또는 필름 형상의 기판을 사용한 반도체의 제조방법에 관한 것이다.
최근, 통신 기술의 진보에 따라 휴대 전화기가 보급되고 있다. 앞으로는 더욱 더 동영상의 전송이나 보다 많은 정보 전달이 예상된다. 한편, 퍼스널 컴퓨터도 그의 경량화에 따라 모바일 대응 제품이 생산되고 있다. 전자 수첩을 비롯한 PDA라고 불리는 개인 정보 단말기도 다수 생산되어 보급되고 있다. 또한, 표시장치의 발전에 따라, 이들 휴대 정보기기의 대부분에는 플랫 패널 디스플레이가 장착되어 있다.
이와 같은 표시장치에서는, 표시장치 주위의 밝기를 검출하고, 그의 표시 휘도를 조정하는 것이 행해지고 있다. 이와 같이 주위의 밝기를 검출하여 적절한 표시 휘도를 얻음으로써, 쓸데없는 전력을 줄이는 것이 가능하다. 예를 들어, 휴대 전화기나 퍼스널 컴퓨터에 그와 같은 휘도 조정용 광 센서 장치가 사용되고 있다(예를 들어, 일본국 공개특허공고 제2003-60744호 공보).
광 센서의 재료로서는, 주로 반도체를 사용하고, 반도체 재료의 대표적인 예로서 실리콘을 들 수 있다. 실리콘을 사용한 광 센서는 단결정 실리콘 또는 폴리실리콘을 사용하는 것과 비정질 실리콘을 사용하는 것이 있다. 단결정 실리콘 또는 폴리실리콘을 사용한 광 센서는 800 nm 부근의 적외 영역에서 감도가 가장 높고, 1100 nm 근방까지 감도를 가지게 된다. 이 때문에, 단결정 실리콘 또는 폴리실리콘을 사용한 광 센서가 적외 영역의 스펙트럼을 거의 포함하지 않는 백색 형광과 자외 영역으로부터 적외 영역까지 폭넓은 스펙트럼을 가지는 태양광을 검지하는 경우, 실제 조도(照度)는 같더라도 각각의 광의 검지 결과가 다르다는 문제가 있다.
한편, 비정질 실리콘을 사용한 광 센서는 적외 영역의 광에 대해서는 거의 감도가 없고, 가시광 영역의 파장의 중앙인 500∼600 nm 근방에서 감도가 가장 높고, 또한 인간의 시감도에 가까운 검지 특성을 가진다. 이 때문에, 광 센서로서는 비정질 실리콘을 사용하는 것이 바람직하다.
플라스틱 기판은 얇고 경량이기 때문에, 플라스틱 기판 위에 형성된 광 센서를 탑재한 배선 기판 및 그것을 사용한 전자 기기의 박형화 및 소형화가 가능하다.
또한, 필름 형상의 기판을 사용하여 광 센서를 제조하는 경우, Roll-To-Roll 방식을 사용하는 것이 가능하다. 이 때문에, 그러한 광 센서의 생산성이 높다.
그러나, 플라스틱 기판은 두께가 얇기 때문에 플라스틱 기판의 측면에 배선 기판의 접속 단자를 형성할 수 없어, 한쪽 면, 즉, 배선 기판으로 향하는 면에 접속 단자가 형성된다. 배선 기판과 광 센서는 도전성 재료를 통하여 하나의 면에서만 고정되어 있고, 그 면의 면적이 작기 때문에 측면 전극 구조와 비교하여 실장 강도가 약하다는 문제점이 있다.
또한, 배선 기판과 광 센서가 접속되어 있는 영역은 광 센서의 기판의 하방이기 때문에, 광 센서의 전극 단자와 전극 패트(pat)의 접합부를 눈으로 보아 이들이 확실하게 접속하고 있는지 여부를 판단하는 것이 어렵다.
또한, 필름 형상의 광 센서는 가요성을 가지기 때문에, 배선 기판 위에 실장하기 어렵다는 문제가 있다.
이상과 같은 문제를 근거로 하여, 본 발명의 목적은 두께가 얇은 기판, 필름 형상의 기판 또는 시트 형상의 기판 위에 형성되고, 배선 기판 상에 실장이 가능한 구조의 반도체장치를 제공하는 데 있다. 본 발명의 다른 목적은 배선 기판 위에의 반도체장치 실장의 신뢰성을 높일 수 있는 반도체장치 제조방법을 제공하는 데 있다.
본 발명의 일 양태에 따르면, 절연성을 가지는 기판 위에 형성된 반도체 소자를 도전막이 형성된 부재에 이방 도전성을 가지는 매체로 접착하는 것을 포함하는 것을 특징으로 하는 반도체장치 제조방법이 제공된다. 도전막을 가진 부재는, 도전막이 측면 표면에 형성된 부재, 즉, 부재의 적어도 일면에 각각의 도전막이 형성된 부재인 것이 바람직하다.
이방성을 가지는 매체로서는, 도전성 입자가 분산되는 것으로, 페이스트(paste) 형상의 것이나 필름 형상의 것을 예로 들 수 있다.
절연성을 가지는 기판으로서는, 0.1 mm∼1 mm의 막 두께를 가지는 얇은 기판, 필름 형상의 기판, 시트 형상의 기판을 들 수 있다. 대표적인 예로서는, 유리 기판, 플라스틱 기판, 유기 수지로 형성된 기판 등을 들 수 있다.
절연성을 가지는 기판을 도전막이 형성된 부재에 이방성을 가지는 매체로 접 착하는 방법으로서는, 국부적으로 하중을 가하는 압착법을 들 수 있다. 이 경우, 열 또는 초음파를 가하면서 기판과 부재에 하중을 가하는 것이 바람직하다. 초음파를 인가하면서 압착을 행하면, 진동 에너지가 각 단자, 즉, 전극 단자와 접속 단자로부터 도전성 입자에 전달된다. 그 결과, 각 단자와 도전성 입자 사이에 마찰이 발생하여, 이 마찰열에 의한 에너지에 의해 각 단자와 도전성 입자의 접합이 촉진된다. 이 때문에, 저온에서의 접합이 가능하다.
또한, 본 발명의 일 양태에 따르면, 반도체 소자가 형성된 기판과, 측면 표면에 도전막이 형성된 기판(인터포저(interposer))을 가지고, 상기 반도체 소자가 형성된 기판의 한 면과 상기 도전막이 형성된 기판이 이방성 도전 부재를 통해 서로 고착되어 있는 것을 특징으로 하는 반도체장치가 제공된다.
절연성을 가지는 기판과 인터포저는 반도체 소자 및 이방성 도전 부재를 통하여 서로 고착되어 있다.
반도체 소자가 형성된 기판의 면적과 인터포저의 면적은 거의 같은 것이 바람직하다. 또한, 반도체 소자가 형성된 기판의 면적이 인터포저의 면적보다 커도 좋다. 이 경우, 반도체 소자를 가진 영역이 증가하기 때문에, 보다 고집적화된 반도체장치를 제조할 수 있다. 또한, 반도체 소자가 형성된 기판의 면적보다 인터포저의 면적이 커도 좋다. 이 경우, 배선 기판에의 접착 면적이 증가하여, 실장 부분에 안정성이 증가한다.
그 결과, 반도체장치를 높은 신뢰성을 가지고 배선 기판 위에 실장할 수 있다.
인터포저 상에 형성된 도전막은 접속 단자이고 측부 전극으로서 기능한다. 그 도전막은 반도체장치를 탑재하기 위한 기판, 예를 들어, 배선 기판 상에 형성된 전극 패트(pat)에 전기적으로 접속되도록 형성된다. 그 도전막과 배선 기판 상의 전극 패트는 도전성 페이스트를 통해 전기적으로 접속되어 고정된다. 또한, 도전성 페이스트 대신에, 이방성 도전 접착제 또는 이방성 도전막을 사용할 수도 있다.
반도체 소자는 반도체막을 가지고, 이 반도체막은 무기 재료 또는 유기 재료로 형성된다.
무기 재료로 형성되는 반도체막의 대표적인 예로서는, 실리콘막, 갈륨막, 갈륨이 첨가된 실리콘막, 탄화실리콘막 등을 들 수 있다. 또한, 유기 재료로 형성되는 반도체막의 대표적인 예로서는, 공역 폴리머로 대표되는 폴리머 또는 올리고머, 예를 들어, 폴리페닐렌 비닐렌 유도체, 폴리플루오렌 유도체, 폴리티오펜 유도체, 폴리페닐렌 유도체 및 이들의 공중합체(copolymer), 올리고페닐렌, 올리고티오펜을 들 수 있다. 또한, 저분자량 화합물로는, 펜타센, 테트라센, 구리 프탈로시아닌, 불소 치환 프탈로시아닌(F16H2PC), 페릴렌 유도체 등을 들 수 있다.
본 발명에서, 반도체장치가 광 센서, 광전 변환장치, 또는 태양 전지인 경우, 반도체막은 실리콘을 가지는 막으로 형성된다. 실리콘을 가지는 반도체막의 대표적인 예로서는, 실리콘막, 실리콘 게르마늄막, 탄화 실리콘막, 또는 이들의 PN 접합막, PIN 접합막을 들 수 있다. 또한, PN 접합막, PIN 접합막의 I층은 비정질 실리콘층으로 형성되는 것이 바람직하다.
또한, 광 센서, 광전 변환장치, 또는 태양 전지의 수광부(受光部)에는, 수광부에서 받은 광의 검출량을 증폭시키기 위한 증폭 회로 또는 증폭 소자가 설치되어 있어도 좋다. 증폭 회로의 대표적인 예로서는, TFT로 형성된 커런트 미러 회로(current mirror circuit)를 들 수 있고, 증폭 소자의 대표적인 예로서는, 연산 증폭기를 들 수 있다.
또한, 본 발명의 반도체장치로서는, 광 센서, 광전 변환장치, 태양 전지에 추가하여, TFT를 사용하여 형성한 집적회로 등을 들 수 있다.
TFT를 사용하여 형성한 집적회로의 대표적인 예로서는, 메모리, CPU 등을 들 수 있다.
본 발명에 따른 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)을 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아지는 것이 가능함과 동시에 접합 양태를 눈으로 확인할 수 있다.
또한, 반도체 소자와 인터포저는 서로 마주보는 면의 전면에서 접착되기 때문에, 반도체 소자와 인터포저의 접속은 견고하다. 또한, 이들 두 부재가 수지에 의해 접속되기 때문에 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다.
또한, 반도체 소자를 가진 기판이 시트 형상의 기판 또는 필름 형상의 기판과 같이 가요성을 가질지라도, 본 발명에 따른 반도체장치가 배선 기판상에 실장될 수 있다. 또한, 반도체 소자를 가진 기판의 내열성이 낮은 경우, 특히 그 기판이 배선 기판상에 반도체장치를 실장하는 처리에 견디기 어려운 내열성을 가지는 경우, 인터포저를 내열성을 가지는 부재로 형성함으로써 반도체장치를 배선 기판 위에 실장할 수 있다. 따라서, 가요성을 가지는 기판 위에 형성된 반도체 소자가 Roll-To-Roll 방법에 의해 배선 기판 위에 실장될 수 있다.
본 발명의 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)을 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아지는 것이 가능함과 동시에 접합 양태를 눈으로 확인할 수 있다.
또한, 반도체 소자와 인터포저는 서로 마주보는 면의 전면에서 접착되기 때문에, 반도체 소자와 인터포저의 접속은 견고하다. 또한, 이들 두 부재가 수지에 의해 접속되기 때문에 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다. 그러나, 본 발명은 많은 다른 양태로 실시할 수 있고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 실시형태 및 상세한 사항을 다양하게 변형할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 본 실시형태의 기재 내용 에 한정하여 해석되어서는 안된다. 이하, 반도체장치의 대표적인 예로서 광 센서를 사용하여 설명하지만, 이것에 한정되는 것은 아니고, 광전 변환소자, 태양 전지, TFT를 사용하여 형성한 집적회로 등에 적용하여도 좋다.
본 발명의 상기 및 다른 목적, 특징 및 이점이 첨부 도면과 함께 하기 상세한 설명으로부터 보다 명백하게 될 것이다.
[실시형태 1]
본 발명의 광 센서에 대하여 도 1(A) 및 도 1(B)를 참조하여 설명한다.
도 1(A)는 광 센서(100)의 사시도이다. 이 광 센서(100)는 반도체 소자(도시하지 않음)가 형성된 플라스틱 기판(101)과, 양 단부에 도전막(106, 107)이 형성되어 있는 내열성 기판(이하, 인터포저(interposer)라고 함)(105)과, 이들 기판을 함께 접착하는 접착제(108)로 구성되어 있다.
도 1(B)는 도 1(A)의 (a)-(a')선에 따른 단면도이다. 플라스틱 기판(101) 위에 반도체 소자(102)가 형성되고, 그 반도체 소자의 인출 전극인 전극 단자(103, 104)가 형성되어 있다. 본 실시형태에서, 반도체 소자는 수광부로서 기능한다. 또한, 인터포저(105)의 양 단부에는 접속 단자(측면 전극)(106, 107)가 형성되어 있다. 플라스틱 기판 위의 수광부 및 인터포저는 이방성 도전 접착제(108)로 서로 접착되어 있다. 또한, 전극 단자(103, 104)와, 접속 단자(측면 전극)(106, 107)는 이방성 도전막의 도전 입자(110, 111)를 통해 서로 전기적으로 접속되어 있다.
플라스틱 기판으로서는, 막 두께가 0.1 mm∼1 mm인 플라스틱, 필름 형상의 플라스틱, 시트 형상의 플라스틱을 들 수 있다.
플라스틱 기판의 대표적인 예로서는, PET(폴리에틸렌 테레프탈레이트), PEN(폴리에틸렌 나프탈레이트), PES(폴리에테르 술파이드), 폴리프로필렌, 폴리프로필렌 술파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 술파이드, 폴리페닐렌 옥사이드, 폴리술폰, 또는 폴리프탈아미드로 형성된 플라스틱 기판, 직경이 수 nm인 무기 입자가 분산된 유기 재료로 형성된 기판 등을 들 수 있다. 또한, 플라스틱 기판의 표면은 평면일 필요는 없고, 요철 또는 곡면을 가지는 것이라도 좋다.
또한, 플라스틱 기판 대신에, 막 두께가 0.1∼1 mm, 바람직하게는, 0.2∼0.5 mm인 유리 기판, 필름 형상 유리 기판, 또는 시트 형상 유리 기판, 혹은 유기 수지로 형성된 기판 등을 사용할 수도 있다.
인터포저의 예로서는, 대표적으로, 유리 에폭시 수지 기판, 폴리이미드 기판, 세라믹 기판, 유리 기판, 알루미나 기판, 질화 알루미늄 기판, 저온 결정성 기판, 금속 기판 등을 들 수 있다.
이방성 도전 접착제의 대표적인 예로서는, 도전성 입자(입경 3∼7 ㎛ 정도)를 분산시켜 함유하는 접착성 수지이고, 에폭시 수지, 페놀 수지 등을 들 수 있다. 또한, 도전성 입자(입경 3∼7 ㎛ 정도)는 금, 은, 구리, 팔라듐, 백금으로 이루어진 군으로부터 선택된 일 원소 혹은 복수의 원소로 형성된다. 또한, 이들 원소의 다층 구조를 가지는 입자라도 좋다.
또한, 금, 은, 구리, 팔라듐, 백금으로 이루어진 군으로부터 선택된 일 원소 혹은 복수의 원소로 형성된 박막이 코팅된 수지로 형성되는 도전 입자가 사용될 수도 있다.
또한, 이방성 도전 접착제 대신에, 베이스 필름 위에 필름 형상으로 형성된 이방성 도전막을 인터포저에 전사하여 사용하여도 좋고, 그 다음, 베이스 필름을 제거한다. 이방성 도전막에도, 이방성 도전 접착제에 분산된 것과 같은 도전성 입자가 분산된다.
수광부에 전기적으로 접속된 전극 단자(103, 104)의 재료로서는, 니켈(Ni), 구리(Cu), 아연(Zn), 팔라듐(Pd), 은(Ag), 주석(Sn), 백금(Pt), 금(Au)으로 이루어진 군, 보다 바람직하게는, 니켈(Ni), 구리(Cu), 은(Ag), 백금(Pt), 금(Au)으로 이루어진 군으로부터 선택된 일 원소, 또는 그 원소를 적어도 50% 이상 포함하는 함금 재료를 들 수 있다. 니켈(Ni), 은(Ag), 팔라듐(Pd), 백금(Pt), 또는 금(Au)이 실리콘 반도체층과 옴 접촉(ohmic contact)할 수 있고, 땜납과의 합금 형성이 가능하고, 단층으로 사용하는 것도 가능하다. 이들 금속은 반드시 단일 조성일 필요는 없고, 이것을 주성분으로 하는 합금 조성이어도 좋다. 그러나, 여기에서 사용하는 "합금"이라는 용어는 주금속 성분을 적어도 50% 이상 함유하는 함금을 나타낸다.
인터포저의 측면 표면에 형성된 접속 단자(측면 전극)(106, 107)의 재료로서는, 니켈(Ni), 구리(Cu), 아연(Zn), 팔라듐(Pd), 은(Ag), 주석(Sn), 백금(Pt), 금(Au)으로 이루어진 군, 보다 바람직하게는, 니켈(Ni), 구리(Cu), 은(Ag), 백금(Pt), 금(Au)으로 이루어진 군으로부터 선택된 일 원소, 또는 그 원소를 적어도 50% 이상 포함하는 합금 재료를 들 수 있다.
반도체 소자는 반도체막을 가지고, 이 반도체막은 무기 재료 또는 유기 재료로 형성된다.
무기 재료로 형성되는 반도체막의 대표적인 예로서는, 실리콘막, 갈륨막, 갈륨이 첨가된 실리콘막, 탄화 실리콘막 등을 들 수 있다. 또한, 유기 재료로 형성되는 반도체막의 대표적인 예로서는, 공역 폴리머로 대표되는 폴리머 또는 올리고머, 예를 들어, 폴리페닐렌 비닐렌 유도체, 폴리플루오렌 유도체, 폴리티오펜 유도체, 폴리페닐렌 유도체 및 이들의 공중합체, 올리고 페닐렌, 올리고티오펜을 들 수 있다. 또한, 저분자량 화합물 재료로서는, 펜타센, 테트라센, 구리 프탈로시아닌, 불소 치환 프탈로시아닌(F16H2PC), 프탈로시아닌, 페릴렌 등을 들 수 있다.
본 실시형태에서의 반도체장치는 광 센서이기 때문에, 반도체막은 실리콘을 가지는 막으로 형성되어 있다. 실리콘을 가지는 반도체막의 대표적인 예로서는, 실리콘막, 실리콘 게르마늄막, 탄화 실리콘막, 또는 이들의 PN 접합막, PIN 접합막을 들 수 있다. 또한, PN 접합막 및 PIN 접합막의 I층은 비정질 실리콘 층으로 형성되어 있는 것이 바람직하다.
본 발명에 따른 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)을 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아지는 것이 가능함과 동시에, 접합 양태를 눈으로 확인할 수 있다. 이 때문에, 프로세스 상의 신뢰성을 높이는 것이 가능하다. 또한, 기판 위에 반도체 소자를 형성하고 있고, 기판의 면적과 반도체 소자로서 기능하는 실효 영역이 거의 같기 때문에, 반도체 소자를 배선 기판 등 위에 고집적화하는 것이 가능하다.
또한, 반도체 소자와 인터포저는 서로 마주보는 면의 전면에서 접착되기 때문에, 이들 두 부재의 접속은 견고하다.
또한, 반도체 소자와 인터포저는 수지에 의해 접속되기 때문에, 땜납과 같은 금속 페이스트를 사용하는 것에 비하여 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다.
[실시형태 2]
본 실시형태에서는, 실시형태 1에 나타낸 광 센서를 배선 기판 위에 탑재하는 방법에 관하여 도 2를 참조하여 설명한다.
도 2는 광 센서(100)를 배선 기판(201) 위에 탑재했을 때의 단면도이다. 접속 단자(측면 전극)(106, 107)가 형성된 인터포저(105)와, 반도체 소자(102)(본 실시형태에서는 수광부)가 형성된 플라스틱 기판(101)이 이방성 도전 접착제(108)에 의해 서로 접착되어 있다. 또한, 수광부의 전극 단자(103, 104)와 인터포저의 측면 표면에 형성된 접속 단자(측면 전극)(106, 107)가 이방성 도전 접속제(108) 내에 포함되는 도전성 입자(109)에 의해 전기적으로 서로 접속되어 있다.
또한, 인터포저에 형성된 접속 단자(측면 전극)(106, 107)와 배선 기판 상의 전극 패트(pat)(202, 203)가 땝납 페이스트(paste)(204, 205)에 의해 서로 접속되어 있다.
본 실시형태에서는, 리플로우(reflow) 공정에 의해 배선 기판 위에 광 센서를 실장한다. 구체적으로는, 도전성 페이스트를 스크린 인쇄 또는 디스펜스에 의해 전극 패트의 소정의 장소에 도포하고, 그 위에 광 센서를 마운터(mounter)에 의해 장착한다. 그 후, 도전성 페이스트를 250∼350℃의 온도 범위로 가열 용융한 다음, 광 센서의 전극 단자 및 접속 단자와, 배선 기판 위의 전극 패트를 전기적 및 기계적으로 서로 접속한다.
가열 방법의 예로서는, 적외선 가열, 기상 납땜(vapor phase soldering), 열풍 가열, 핫 플레이트 상에서의 가열, 레이저광 조사에 의한 가열 등을 들 수 있다.
또한, 도전성 페이스트를 사용한 리플로우 공정에 의한 실장 방법 대신에, 이방성 도전 접착제 또는 이방성 도전막을 사용한 국소적 압착에 의해 배선 기판 위에 광 센서를 탑재하여도 좋다.
본 발명에 따른 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)를 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아질 수 있음과 동시에, 접합 양태를 눈으로 확인할 수 있다. 이 때문에, 프로세스 상의 신뢰성을 높일 수 있다. 또한, 기판 위에 반도체 소자를 형성하고 있고, 기판의 면적과 반도체 소자로서 기능하는 실효 영역이 거의 같으므로, 반도체장치를 배선 기판 등 위에 고집적화할 수 있다.
또한, 반도체 소자와 인터포저가 서로 마주보는 면의 전면에서 서로 접착되기 때문에, 이들 두 부재의 접속은 견고하다.
또한, 반도체 소자와 인터포저가 수지에 의해 서로 접속되기 때문에, 금속 페이스트가 사용될 때보다 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다.
[실시형태 3]
본 실시형태에서는, 실시형태 1 및 2에 나타낸 반도체 소자인 광 센서의 수광부에 대하여 도 3 및 도 4를 참조하여 설명한다.
도 3은 본 발명의 광 센서(300)의 단면도를 나타낸다. 플라스틱 기판(301) 위에는 제 1 전극(311), 수광부(302), 제 2 전극(312)이 형성되어 있다. 또한, 제 1 전극에는 제 1 전극 단자(313)가 접속되고, 제 2 전극에는 제 2 전극 단자(314)가 접속되어 있다. 또한, 제 1 전극 단자(313)와 제 2 전극 단자(314)는 층간절연막(315)을 사이에 두고 있어 전기적으로 절연되어 있다. 제 1 전극 단자 및 제 2 전극 단자는 배선 기판 상의 배선에 접속하기 위한 단자이다.
플라스틱 기판(301) 측으로부터 광이 입사하는 경우, 제 1 전극은 실리콘으로 형성된 반도체층과 옴 접촉이 가능하고 투광성을 가지는 도전막으로 형성된다. 대표적으로는, ITO(산화 인듐 산화 주석 합금), 산화 인듐 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO), 산화 규소를 포함하는 산화 인듐 주석 등을 사용할 수 있다. 또한, 제 2 전극은 실리콘으로 형성된 반도체층과 옴 접촉이 가능한 금속막으로 형성된다. 이것의 대표적인 예로서는, 알루미늄(Al), 티탄(Ti), 크롬(Cr), 니 켈(Ni), 몰리브덴(Mo), 팔라듐(Pd), 탄탈(Ta), 텅스텐(W), 백금(Pt), 금(Au)으로 이루어진 군으로부터 선택된 일 원소, 또는 그 원소를 적어도 50% 이상 포함하는 합금 재료를 들 수 있다. 한편, 층간절연막 측으로부터 광이 입사하는 경우에는, 제 1 전극이 실리콘으로 형성된 반도체층과 옴 접촉이 가능한 금속막으로 형성되고, 제 2 전극에는, 실리콘으로 형성된 반도체층과 옴 접촉이 가능하고 투광성을 가지는 도전막이 사용된다.
제 1 전극 단자(313) 및 제 2 전극 단자(314)는 인출 전극이고, 제 1 전극 및 제 2 전극을 외부 배선에 전기적으로 접속하기 위한 단자이다. 이 때문에, 제 1 전극 단자 및 제 2 전극 단자 각각은 제 1 전극, 제 2 전극, 및 접속 단자에 접속되는 것이 가능한 재료로 형성된다. 대표적으로는, 니켈(Ni), 구리(Cu), 아연(Zn), 팔라듐(Pd), 은(Ag), 주석(Sn), 백금(Pt), 금(Au)으로 이루어진 군, 보다 바람직하게는, 니켈(Ni), 구리(Cu), 은(Ag), 백금(Pt), 금(Au)으로 이루어진 군으로부터 선택된 일 원소 또는 그 원소를 적어도 50% 이상 포함하는 합금 재료를 들 수 있다.
층간절연막(315)은 제 1 및 제 2 전극(311, 312)과 수광부(302)를 봉지(封止)하여 열화(劣化)를 제어함과 동시에, 인출 전극인 전극 단자를 전기적으로 절연하기 위해 형성되어 있다. 층간절연막은 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드, 벤조시클로부텐 등의 유기 수지, 또는 산화규소막, 질화산화규소막, 산화질화규소막 등의 무기 재료로 형성될 수 있다.
또한, 광 센서의 구조는 도 3에 도시한 단면도뿐만 아니라 다른 구조를 취할 수도 있다. 도 4(A) 및 도 4(B)는 도 3에 나타낸 것과 다른 구조의 광 센서의 단면도를 나타낸다.
도 4(A)는 광 센서(300)의 수광의 단면도의 일례이다. 그 센서는 수광부(302), 수광부와 각각 접촉하는 제 1 전극 단자(313) 및 제 2 전극(312), 제 2 전극에 접속된 전극 단자(314)로 형성되어 있다. 이 센서는, 도 3의 광 센서의 수광부와 달리, 제 1 전극을 가지지 않는다. 따라서, 제 1 전극 단자(313)가 수광부(302)와 접하는 면적이 증가되므로, 접속부(콘택트부)의 수가 많은 것이 바람직하다. 이 구조에서는, 제 1 전극이 없기 때문에, 공정 수를 삭감할 수 있음과 동시에, 기판(301)으로부터 투과하는 광의 투과율이 높아질 수 있다는 효과가 있다.
도 4(B)는 광 센서의 수광부의 단면의 일례이다. 이 센서는 수광부(332), 수광부와 각각 접촉하는 제 1 전극 단자(313) 및 제 2 전극(112), 제 2 전극에 접속된 전극 단자(314)로 형성되어 있다. 도 4(A)의 광 센서의 수광부와 달리, 수광층이 패터닝되지 않고 기판(301)의 전면(全面)에 형성되어 있다. 이 때문에, 마스크를 이용하지 않고도 수광층을 형성할 수 있고, 마스크의 위치 제어를 할 필요가 없다. 따라서, 수율을 향상시킬 수 있다.
본 발명에 따른 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)를 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아질 수 있음과 동시에, 접합 양태를 눈으로 확인할 수 있다. 이 때문에, 공정 상의 신뢰성을 높일 수 있다.
또한, 반도체 소자와 인터포저는 서로 마주하는 면의 전면에서 수지에 의해 접착되기 때문에 이들 두 부재의 접속은 견고하다. 또한, 수지에 의해 접속되기 때문에, 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다. 또한, 인간의 시감도에 근사한 검지 특성을 가지는 광 센서를 형성할 수 있다.
[실시예 1]
본 발명의 실시예를 도 5 내지 도 7을 이용하여 설명한다. 도 5(A), 도 5(C), 도 6(A), 도 6(C), 도 7(A), 도 7(C)는 기판의 상면도이고, 도 5(B), 도 5(D), 도 6(B), 도 6(D), 도 7(B), 도 7(D)는 상기 상면도에 있어서의 (b)-(b') 영역의 단면도이다.
도 5(A) 및 도 5(B)에 도시된 바와 같이, 플라스틱 기판(601) 상에 플라즈마 CVD 장치로 반도체막을 형성한다. 여기에서는, 반도체막으로서 p, i, n 각 도전형을 가지는 실리콘 반도체막(602)이 형성된다. 여기에서는, 수광부인 I층은 비정질상(非晶質相)을 가지고, p 및 n의 상(相)의 형태는 상관하지 않는다. I층의 막 두께는 목적으로 하는 소자의 조도 범위에 맞추어 100∼1000 nm로 한다. 본 실시예에서는, 플라스틱 기판으로서 PEN 막을 사용하고, 그 위에 두께 800 nm의 실리콘 반도체막을 성막한다.
다음에, 도 5(C) 및 도 5(D)에 도시된 바와 같이, 성막한 반도체막의 하층부인 p형 실리콘막이 다음 공정에서 성막되는 금속 전극이 접합되게 하기 위해, 레이저 스크라이브(scribe) 공정에서 콘택트 홀(603)을 소정의 위치에 점 형상으로 형 성한다. 이 공정에서, p층을 콘택트 홀의 바닥에 남기도록 스크라이브하는 것이 바람직하지만, 레이저로는 깊이 방향의 제어는 곤란하고, 프로세스 마진 확보를 위해 콘택트 홀을 플라스틱 기판의 표면까지 관통시켜도 좋다. 이 때문에, 실제 콘택트 부분은 P층의 두께가 콘택트 홀의 벽면으로 노출되는 작은 영역이고, 따라서, 독립한 홀을 다수 형성함으로써 콘택트 면적을 증가시킬 수 있다. 또한, 집광 광학계를 사용하여 고의로 디포커스(defocus)하도록 레이저 빔의 초점을 제어함으로써 레이저 빔의 엣지와 중앙의 에너지 밀도를 완만한 경사로 연속적으로 변화시킬 수 있다. 이 상태에서 레이저 스크라이브를 행하면, 스크라이브 부분의 벽면에 테이퍼가 발생하여, 보다 많은 콘택트 면적을 넓게 하는 것이 가능하다. 본 실시예에서는, 레이저에는 파장 1.06 ㎛, 빔 직경(φ) 60 ㎛의 YAG 레이저를 사용하여, 발진 주파수 1 kHz로 레이저 빔이 중첩되지 않는 속도로 주사하였다.
다음에, 도 6(A) 및 도 6(B)에 도시된 바와 같이, 제 1 전극(604) 및 제 2 전극(605)을 형성한다. 제 1 전극 및 제 2 전극으로서는 금속 도전막을 단층 혹은 적층 구조로 성막한다. 성막방법으로서는, 스퍼터링법, 증착법, 또는 도금법을 이용하거나, 혹은 이들 수단을 병용한다. 스퍼터링법이나 증착법과 같은 기상법을 사용하는 경우, 금속 마스크를 사용함으로써 원하는 전극 형상을 쉽게 얻을 수 있다. 금속 마스크에는 하나의 소자에 대하여 2개의 개구부가 형성되어 있고, 양극(兩極)의 전극을 동시에 형성한다. 스퍼터링 장치에는 금속 마스크, 플라스틱 기판, 판 형상 마그넷이 이 순서로 중첩된 상태로 설치되고, 금속 마스크를 플라스틱 기판에 완전히 밀착시킴으로써, 뒤틀린 성막에 기인한 전극 면적의 불균일화를 방 지한다. 도금법을 이용하는 경우는, 금속 전극이 불필요한 영역에 스크린 인쇄에 의해 미리 수지를 마스킹함으로써, 금속 전극 형성 후에 리프트 오프(lift-off)법으로 원하는 전극 형상을 얻을 수 있다. 이상의 조건 하에서 두께 0.5∼100 ㎛의 제 1 및 제 2 전극(604, 605)을 형성한다.
본 실시예에서는, 스퍼터링법으로 금속 마스크를 이용하여 Ni 금속을 퇴적한다. 금속 마스크는 두께가 0.1 mm이고 Ni로 형성되어 있다. 금속 마스크와 플라스틱 기판을 판 형상 마그넷을 이용하여 밀착시킨 상태에서 금속 마스크와 플라스틱 기판이 스퍼터링 장치에 설치되었다. 이 스퍼터링에는 순도 99.99%이고 6인치 직경의 Ni 타겟을 사용하고 1.0 Pa의 Ar 분위기에서 1.0 kW의 RF 출력으로 방전함으로써, 두께가 1.5 mm이고 Ni로 형성된 막을 성막하였다.
다음에, 도 6(C) 및 도 6(D)에 도시된 바와 같이, 제 1 전극(604) 및 제 2 전극(605) 각각의 일부를 노출하여 개구한 절연막(606)을 형성한다. 그 절연막을 형성하는 방법으로는 스크린 인쇄를 이용한다. 또한, 이 방법 대신에, CVD법 또는 도포법으로 기판 전면에 절연막을 형성한 후, 그 절연막의 일부를 에칭하여 각 전극, 즉, 제 1 전극(604) 및 제 2 전극(605)을 노출한 콘택트 홀을 형성하여도 좋다. 이 콘택트 홀을 대칭적으로 개구함으로써, 배선 기판에 광 센서를 탑재할 때, 광 센서가 기울어지는 것을 방지할 수 있다.
다음에, 제 1 전극(604) 및 제 2 전극(605)의 일부를 노출한 콘택트 홀에 인출 전극인 전극 단자(607, 608)를 형성한다. 이 전극 단자는 은, 금, 구리, 백금, 니켈 등의 금속원소를 가지는 도전막으로 형성될 수 있다. 본 실시예에서는, 1.35 ×1.8 ㎟의 인출 전극을 형성하였다. 본 실시예에서는, 구리를 포함하는 수지 페이스트를 사용하여 스크린 인쇄법에 의해 전극 단자를 형성하였다.
다음에, 도 7(A) 및 도 7(B)에 도시된 바와 같이, 기판 전면에 이방성 도전 접착제(609)를 도포한다. 본 실시예에서는, 은 입자가 분산되어 있는 에폭시 수지를 도포하였다. 또한, 본 실시예에서는 이방성 도전 접착제를 도포법에 의해 기판 상에 도포하였지만, 이 공정 대신에 인쇄법, 구체적으로는 스크린 인쇄법을 이용하여도 좋다. 스크린 인쇄법을 사용하는 경우, 후에 광 센서를 잘라내기 위해 다이싱 라인(dicing line)을 떼어내어 이방성 도전 접착제를 배치할 수 있으므로, 기판을 다이싱할 때 접착제가 방해가 되지 않는다.
다음에, 도 7(C) 및 도 7(D)에 도시된 바와 같이, 접속 단자(측면 전극)(611, 612)가 형성된 인터포저(613)를 이방성 도전 접착제 상에 배치한다. 이 때, 광 센서의 접속 단자(607, 608)와 인터포저에 형성된 접속 단자(측면 전극)(611, 612)가 대향하도록 위치를 맞추어 인터포저(613)를 설치한다. 인터포저는 화살표 614의 방향으로 열 압착하여 기판에 접착된다.
다음에, 레이저 스크라이브 공정에 의해 광 센서를 절단한다. 본 실시예에서는, 광 센서의 단축(短軸)에 평행하고 또한 광 센서 소자가 형성되지 않은 영역(A축: 612a∼612d), 및 광 센서의 단축에 직각(즉, 광 센서의 장축에 평행)이고 또한 광 센서 소자가 형성되지 않은 영역(B축: 622a∼622e)에 레이저광을 조사하여 광 센서를 절단하였다. 본 실시예에서는, 레이저에는 발진 주파수 1 kHz, 파장 1.06 ㎛, 빔 직경(φ) 60 ㎛인 YAG 레이저를 사용하여 조사하였다.
이상의 공정에 의해, 광 센서를 형성할 수 있다.
본 발명에 따른 반도체장치에서는, 반도체 소자와 인터포저의 접속 단자(측면 전극)를 전기적으로 접속하는 것이 가능하기 때문에, 배선 기판에의 접합 면적이 증가하고, 실장 강도가 높아질 수 있음과 동시에, 접합 양태를 눈으로 확인할 수 있다. 이 때문에, 프로세스 상의 신뢰성을 높일 수 있다. 또한, 기판 위에 반도체 소자를 형성하고 있고, 기판의 면적과 반도체 소자로서 기능하는 실효 영역이 거의 같으므로, 반도체장치를 배선 기판 등에 고집적화하는 것이 가능하다.
또한, 반도체 소자와 인터포저는 서로 마주하는 면의 전면에서 접착되기 때문에, 이들 두 부재의 접속은 견고하다. 또한, 반도체 소자와 인터포저가 수지에 의해 접속되기 때문에, 비용 절감을 도모할 수 있다. 또한, 수지는 고착력이 높기 때문에, 파괴 강도가 높은 반도체장치를 제조할 수 있다.
[실시예 2]
본 발명에 따라 얻어진 반도체장치를 설치하여 다양한 전자 기기를 제조할 수 있다. 그러한 전자 기기로는, 휴대 전화기, 노트북 컴퓨터, 디지털 카메라, 게임기, 자동차 내비게이션 시스템, 휴대형 오디오 기기, 핸디 AV 기기, 디지털 카메라, 필름 카메라, 즉석 카메라, 실내용 에어콘, 자동차 에어콘, 환기·공조 설비, 전기 포트(pot), CRT식 프로젝션 TV, 조명 기기, 조명 설비 등을 들 수 있다. 이들 전자 기기의 구체예를 아래에 설명한다.
본 발명의 광센서를 디스플레이 휘도, 백라이트 조도의 최적 조정 및 배터리 절약용 센서로서, 휴대 전화기, 노트북 컴퓨터, 디지털 카메라, 게임기, 자동차 내비게이션 시스템, 휴대형 오디오 기기 등에 사용할 수 있다. 또한, 태양 전지를 배터리로 하여 이들 전자 기기에 설치할 수 있다. 이들 반도체장치는 소형이고 고집적화할 수 있기 때문에, 전자 기기의 소형화를 도모할 수 있다.
또한, 본 발명의 광 센서를 백라이트용 LED 및 냉음극관의 ON/OFF 제어용 센서나 배터리 절약용 센서로서, 휴대 전화기의 키(key) 스위치, 핸디 AV 기기에 탑재할 수 있다. 센서를 탑재함으로써, 밝은 환경에서는 스위치를 OFF로 하고, 장시간 버튼 조작에 의한 배터리 소모를 경감할 수 있다. 본 발명의 반도체장치는 소형이고 고집적화 할 수 있기 때문에, 전자 기기의 소형화 및 저소비전력화를 도모할 수 있다.
또한, 본 발명의 광 센서를 플래시 다이머(flash dimmer) 제어 및 조리개 제어용 센서로서 디지털 카메라, 필름 카메라, 즉석 카메라에 탑재할 수 있다. 또한, 태양 전지를 배터리로서 이들 전자 기기에 설치할 수 있다. 이들 반도체장치는 소형이고 고집적화할 수 있으므로, 전자 기기의 소형화를 도모할 수 있다.
또한, 본 발명의 광 센서를 풍량, 온도 제어용 센서로서 실내용 에어콘, 카 에어콘, 환기·공조 설비에 탑재할 수 있다. 본 발명의 반도체장치는 소형이고 고집적화할 수 있으므로, 전자 기기의 소형화 및 저소비전력화를 도모할 수 있다.
또한, 본 발명의 광 센서를 보온 온도 제어용 센서로서 전기 포트에 탑재할 수 있다. 본 발명의 광 센서에 의해, 실내 소등 후에는 보온 온도를 낮게 설정할 수 있다. 또한, 광 센서가 소형이고 박형이기 때문에, 임의의 장소에 탑재할 수 있고, 이 결과, 저전력화를 도모할 수 있다.
또한, 본 발명의 광 센서를 주사선 위치 조정(RGB 주사선의 위치 정합(Digital Auto Convergence))용 센서로서 CRT식 프로젝션 TV의 디스플레이에 탑재할 수 있다. 본 발명의 반도체장치는 소형이고 고집적화할 수 있기 때문에, 전자 기기의 소형화를 도모할 수 있고, 또한, 임의의 영역에 센서를 탑재할 수 있다. 또한, CRT식 프로젝션 TV의 고속 자동 제어가 가능하게 된다.
또한, 본 발명의 광 센서를 각종 조명 기기 및 조명 설비의 ON/OFF 제어용 센서로서 각종 가정용 조명 기구, 옥외등, 가로등, 무인 공공 설비, 경기장, 자동차, 전자식 탁상 계산기 등에 이용할 수 있다. 본 발명의 센서에 의해 저전력화가 가능하다. 또한, 본 발명에 따른 태양 전지를 배터리로서 이들 전자 기기에 설치함으로써, 배터리의 크기를 박형화할 수 있고 전자 기기의 소형화를 도모할 수 있다.
도 1(A) 및 도 1(B)는 본 발명에 따른 반도체장치의 사시 및 단면을 설명한 도면.
도 2는 본 발명에 따른 반도체장치가 배선 기판 상에 탑재된 단면을 설명한 도면.
도 3은 본 발명에 따른 반도체장치의 단면을 설명한 도면.
도 4(A) 및 도 4(B)는 본 발명에 따른 반도체장치의 단면을 설명한 도면.
도 5(A)∼도 5(D)는 본 발명에 따른 반도체장치의 제작공정을 설명한 도면.
도 6(A)∼도 6(D)는 본 발명에 따른 반도체장치의 제작공정을 설명한 도면.
도 7(A)∼도 7(D)는 본 발명에 따른 반도체장치의 제작공정을 설명한 도면.
< 도면의 주요 부분에 대한 부호의 설명>
100: 광 센서 101: 플라스틱 기판
102: 반도체 소자 103, 104: 전극 단자
105: 내열성 기판(인터포저) 106, 107: 접속 단자(측면 전극)
108: 접착제 109, 110, 111: 도전성 입자

Claims (7)

  1. 기판 위에 형성된 반도체 소자를 도전막이 부재의 적어도 측면 표면에 형성된 상기 부재에 접착 접합 부재에 의해 접착하는 공정을 포함하는, 반도체장치 제조방법.
  2. 기판 위에 반도체 소자를 형성하는 공정;
    부재의 적어도 측면 표면 위에 도전막을 성막하는 공정;
    상기 반도체 소자를 상기 도전막이 형성된 상기 부재에 접착 접합 부재에 의해 접착되고, 상기 반도체 소자의 전극을 상기 도전막에 전기적으로 접속하는 공정을 포함하는, 반도체장치 제조방법.
  3. 기판 위에 반도체 소자를 형성하는 공정;
    부재의 적어도 측면 표면에 각각 도전막을 성막하는 공정;
    상기 반도체 소자를 상기 도전막이 형성된 상기 부재에 접착 접합 부재에 의해 접착되고, 상기 반도체 소자의 전극을 상기 도전막에 전기적으로 접속하는 공정을 포함하는, 반도체장치 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접착 접합 부재가 이방성 도전 부재인, 반도체장치 제조방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접착 접합 부재가 도전성 입자를 포함하는, 반도체장치 제조방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판이 얇은 기판, 필름 형상의 기판, 또는 시트 형상의 기판인, 반도체장치 제조방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판이 유리 기판, 플라스틱 기판, 또는 유기 수지로 형성된 기판인, 반도체장치 제조방법.
KR1020090082612A 2003-10-06 2009-09-02 반도체장치 제조방법 KR20090114343A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003347678 2003-10-06
JPJP-P-2003-347678 2003-10-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077760A Division KR20050033434A (ko) 2003-10-06 2004-09-30 반도체장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20090114343A true KR20090114343A (ko) 2009-11-03

Family

ID=34509704

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040077760A KR20050033434A (ko) 2003-10-06 2004-09-30 반도체장치 및 그의 제조방법
KR1020090082612A KR20090114343A (ko) 2003-10-06 2009-09-02 반도체장치 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040077760A KR20050033434A (ko) 2003-10-06 2004-09-30 반도체장치 및 그의 제조방법

Country Status (5)

Country Link
US (2) US7180197B2 (ko)
EP (1) EP1542272B1 (ko)
JP (1) JP4679106B2 (ko)
KR (2) KR20050033434A (ko)
CN (1) CN100499175C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423292B1 (ko) * 2021-09-07 2022-07-20 한국기계연구원 식각 장치 및 이를 포함하는 인터포저 제조 시스템

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
KR101084777B1 (ko) * 2005-02-03 2011-11-21 파나소닉 주식회사 플립 칩 실장체와 그 실장 방법 및 범프 형성 방법
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101346246B1 (ko) 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7795154B2 (en) 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
KR101423055B1 (ko) * 2007-04-18 2014-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 갖는 광전 변환 소자 및 이것을 사용한반도체 장치
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4989549B2 (ja) * 2007-08-24 2012-08-01 三洋電機株式会社 太陽電池及び太陽電池モジュール
KR100898503B1 (ko) 2007-09-04 2009-05-20 주식회사 아이에스시테크놀러지 고주파 인터포저
JP5252472B2 (ja) 2007-09-28 2013-07-31 シャープ株式会社 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール
EP2216827A1 (en) 2007-11-09 2010-08-11 Sharp Kabushiki Kaisha Solar battery module and method for manufacturing solar battery module
DE102007055017B4 (de) * 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
WO2009079279A2 (en) * 2007-12-17 2009-06-25 Qualcomm Mems Technologies, Inc. Photovoltaics with interferometric back side masks
US20090278213A1 (en) * 2008-05-08 2009-11-12 International Business Machines Corporation Electrode arrays and methods of fabricating the same using printing plates to arrange particles in an array
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
WO2010150749A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 太陽電池セル、配線シート付き太陽電池セルおよび太陽電池モジュール
US8609983B2 (en) 2009-06-29 2013-12-17 Sharp Kabushiki Kaisha Interconnection sheet, solar cell with interconnection sheet, solar cell module, and interconnection sheet roll
WO2011024534A1 (ja) * 2009-08-27 2011-03-03 独立行政法人産業技術総合研究所 多接合光電変換装置、集積型多接合光電変換装置、並びにその製造方法
WO2011108156A1 (ja) * 2010-03-02 2011-09-09 コニカミノルタエムジー株式会社 放射線検出パネル、放射線画像検出器、放射線検出パネルの製造方法および放射線画像検出器の製造方法
DE102010027953A1 (de) * 2010-04-20 2011-12-01 Robert Bosch Gmbh Verfahren zur Herstellung eines Photovoltaikmoduls mit rückseitenkontaktierten Halbleiterzellen und Photovoltaik-Modul
JP2012080085A (ja) * 2010-09-10 2012-04-19 Nichia Chem Ind Ltd 支持体及びそれを用いた発光装置
CN102810574A (zh) * 2011-05-31 2012-12-05 联景光电股份有限公司 太阳能电池的电极
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11581446B2 (en) * 2015-10-08 2023-02-14 The Boeing Company Semiconductor device including an electrically conductive adhesive layer and a bypass diode in a carrier
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
JP2018098487A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423435A (en) * 1980-10-27 1983-12-27 Texas Instruments Incorporated Assembly of an electronic device on an insulative substrate
JPS63122133A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH0287558A (ja) * 1988-09-24 1990-03-28 Murata Mfg Co Ltd Ｉｃチップ
US5065006A (en) * 1988-10-14 1991-11-12 Matsushita Electric Industrial Co., Inc. Image sensors with simplified chip mounting
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
JPH04107955A (ja) * 1990-08-28 1992-04-09 Matsushita Electric Ind Co Ltd 電子回路素子の封止方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3164182B2 (ja) * 1993-08-27 2001-05-08 株式会社村田製作所 複合電子部品
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5672545A (en) * 1994-08-08 1997-09-30 Santa Barbara Research Center Thermally matched flip-chip detector assembly and method
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JPH08201540A (ja) * 1995-01-31 1996-08-09 Citizen Watch Co Ltd 太陽電池付き時計の構造
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP3183390B2 (ja) * 1995-09-05 2001-07-09 キヤノン株式会社 光電変換装置及びそれを用いた撮像装置
JPH1022329A (ja) * 1996-07-01 1998-01-23 Mitsui High Tec Inc 半導体装置
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
JP3856250B2 (ja) * 1997-04-23 2006-12-13 シチズン電子株式会社 Ｓｍｄ型ｌｅｄ
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3561166B2 (ja) * 1999-01-21 2004-09-02 株式会社リコー 異方性導電ペーストを用いた電子部品の接続方法
JP2000323472A (ja) * 1999-05-06 2000-11-24 Canon Inc 半導体装置、光電変換装置、及びこれらの製造方法
US6879014B2 (en) * 2000-03-20 2005-04-12 Aegis Semiconductor, Inc. Semitransparent optical detector including a polycrystalline layer and method of making
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001358437A (ja) * 2000-06-15 2001-12-26 Seiko Epson Corp 半導体装置の実装方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
JP2002313979A (ja) * 2001-04-09 2002-10-25 Sony Corp インタポーザおよび電子回路装置
JP2003045236A (ja) 2001-08-03 2003-02-14 Nec Kagoshima Ltd 異方性導電フイルムおよびこれを用いた集積回路デバイスの接続方法
JP2003060744A (ja) 2001-08-21 2003-02-28 Sanyo Electric Co Ltd 携帯機器
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP3972825B2 (ja) 2003-01-28 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス型表示装置の製造方法
US20040156177A1 (en) 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
JP2004266271A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 電子部品の実装体及びその製造方法
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423292B1 (ko) * 2021-09-07 2022-07-20 한국기계연구원 식각 장치 및 이를 포함하는 인터포저 제조 시스템

Also Published As

Publication number Publication date
CN100499175C (zh) 2009-06-10
EP1542272A3 (en) 2012-03-07
EP1542272A2 (en) 2005-06-15
KR20050033434A (ko) 2005-04-12
EP1542272B1 (en) 2016-07-20
CN1606169A (zh) 2005-04-13
JP4679106B2 (ja) 2011-04-27
US20050082655A1 (en) 2005-04-21
US8481370B2 (en) 2013-07-09
US20060270114A1 (en) 2006-11-30
JP2005175436A (ja) 2005-06-30
US7180197B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
KR20090114343A (ko) 반도체장치 제조방법
US7335951B2 (en) Semiconductor device and method for manufacturing the same
CN105301807B (zh) 显示模块、显示装置及其制造方法
KR101514627B1 (ko) 반도체 장치의 제작 방법
JP4481135B2 (ja) 半導体装置及びその作製方法
US20210408174A1 (en) Display substrates, display panels, and display devices
US20090022198A1 (en) Package structure of compound semiconductor device and fabricating method thereof
CN110914792B (zh) 触控显示面板、柔性显示装置及其制作方法
CN110299376B (zh) 显示设备
CN107845740B (zh) 一种柔性基板的制备方法及柔性基板
KR101441346B1 (ko) 반도체 장치 및 그 제작 방법
CN213814209U (zh) 电子设备、壳体组件以及电致变色组件
US20090090544A1 (en) System and Method for Substrate with Interconnects and Sealing Surface
US8247247B2 (en) Method of manufacturing LED module
US20210242248A1 (en) Double-sided tft panel, method for manufacturing the same, and display device
US20120074455A1 (en) Led package structure
CN117012799A (zh) 驱动背板及显示面板
CN101621097B (zh) 光电装置及其制造方法
CN114335096A (zh) 柔性有机发光显示面板及其制备方法、显示装置
TW202350022A (zh) 電子裝置
CN113707675A (zh) 显示面板及其制备方法
CN115298823A (zh) 驱动背板及其制备方法、显示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111223

Effective date: 20130320