JP2018098487A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2018098487A JP2018098487A JP2017187072A JP2017187072A JP2018098487A JP 2018098487 A JP2018098487 A JP 2018098487A JP 2017187072 A JP2017187072 A JP 2017187072A JP 2017187072 A JP2017187072 A JP 2017187072A JP 2018098487 A JP2018098487 A JP 2018098487A
- Authority
- JP
- Japan
- Prior art keywords
- die
- conductor
- semiconductor
- pad
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 209
- 239000004020 conductor Substances 0.000 claims abstract description 193
- 239000000463 material Substances 0.000 claims abstract description 34
- 238000007789 sealing Methods 0.000 claims abstract description 25
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000003795 chemical substances by application Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 43
- 239000007767 bonding agent Substances 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 21
- 238000004299 exfoliation Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 239000010931 gold Substances 0.000 description 10
- 230000007480 spreading Effects 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】剥離や動作不良を抑制する半導体モジュールを提供すること。
【解決手段】PCB基材部16と、PCB基材部16上に設けられた導体ダイパッド11bと、導体ダイパッド11b上に設けられた半導体ダイ12aと、導体ダイパッド11bと、半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aと、PCB基材部16上に設けられたワイヤーボンディングパッド18と、ワイヤーボンディングパッド18と半導体ダイ12aを電気的に接続するワイヤー13と、導体ダイパッド11b、半導体ダイ12a、導電性ダイボンド剤14a、ワイヤーボンディングパッド18及びワイヤー13を封止する封止樹脂17を備える半導体モジュール2である。また、平面視において、導体ダイパッド11bの面積は、5.0mm2以下である。
【選択図】図3
【解決手段】PCB基材部16と、PCB基材部16上に設けられた導体ダイパッド11bと、導体ダイパッド11b上に設けられた半導体ダイ12aと、導体ダイパッド11bと、半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aと、PCB基材部16上に設けられたワイヤーボンディングパッド18と、ワイヤーボンディングパッド18と半導体ダイ12aを電気的に接続するワイヤー13と、導体ダイパッド11b、半導体ダイ12a、導電性ダイボンド剤14a、ワイヤーボンディングパッド18及びワイヤー13を封止する封止樹脂17を備える半導体モジュール2である。また、平面視において、導体ダイパッド11bの面積は、5.0mm2以下である。
【選択図】図3
Description
本発明は、半導体モジュールに関する。
導体ダイパッド上に設けられた半導体ダイを樹脂で封止する半導体モジュールが知られている。一般に、樹脂は熱伝導性が悪いため、導体ダイパッドを大きくすることで、半導体ダイで発生した熱を逃がしている。
しかしながら、高温多湿の環境下でリフローするストレス試験を実施すると、半導体ダイを導体ダイパッドに接続するための導電性ダイボンド剤と導体ダイパッドの間で剥離が確認された。また、動作不良及びゲイン値変動等の動作不良も確認された。
本発明はこのような事情に鑑みてなされたものであり、導電性ダイボンド剤と導体ダイパッドや半導体ダイとの剥離や動作不良を抑制する半導体モジュールを提供することを目的とする。
本発明の一側面に係る半導体モジュールは、基板と、この基板上に設けられた導体ダイパッドと、この導体ダイパッド上に設けられた半導体ダイと、導体ダイパッドと、半導体ダイを電気的に接続する導電性ダイボンド剤と、基板上に設けられたワイヤーボンディングパッドと、このワイヤーボンディングパッドと半導体ダイを電気的に接続するワイヤーと、少なくとも、導体ダイパッド、半導体ダイ、導電性ダイボンド剤、ワイヤーボンディングパッド及びワイヤーを封止する封止樹脂と、を備える。そして、導体ダイパッドの面積は、平面視において、5.0mm2以下である。
本発明の一側面に係る半導体モジュールは、基板と、この基板上に設けられ、表面材質をCuにした導体ダイパッドと、この導体ダイパッド上に設けられた半導体ダイと、導体ダイパッドと、半導体ダイを電気的に接続する導電性ダイボンド剤と、基板上に設けられ、表面材質をAuが含まれる金属にしたワイヤーボンディングパッドと、このワイヤーボンディングパッドと半導体ダイを電気的に接続するワイヤーと、を備える。
本発明の一側面に係る半導体モジュールは、基板と、この基板上に設けられた第1の導体ダイパッドと、この基板上に、第1の導体ダイパッドと隣接して、かつ、離間して設けられた第2の導体ダイパッドと、半導体ダイと、第1の導体ダイパッド、第2の導体ダイパッド及び前記第1の導体ダイパッドと前記第2の導体ダイパッドの間隙の基板と接触し、第1の導体ダイパッド及び第2の導体ダイパッドと半導体ダイを電気的に接続する導電性ダイボンド剤と、を備える。
本発明によれば、導電性ダイボンド剤と、導体ダイパッドや半導体ダイとの剥離を抑制する半導体モジュールを提供することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。なお、比較例や他の実施の形態と同様の機能や構造を有する要素については説明を簡略化又は省略する。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図1は、比較例に係る半導体モジュール1と各実施の形態に係る半導体モジュール2、3、4の概略を示した平面図である。
図1(a)は、比較例に係る半導体モジュール1であり、PCB基材部16(基板)と、PCB基材部16上に配置された導体ダイパッド11aと、導体ダイパッド11a上に配置された二つの半導体ダイ12a及び12bと、これら半導体ダイ12a及び12bと、導体ダイパッド11aを電気的に接続するための導電性ダイボンド剤(導電性ダイボンド)を備えている(不図示)。また、これら半導体ダイ12a及び12bを互いに、または、他の金属配線(不図示)と電気的に接続するための複数のワイヤー13を備えている。さらに、これら各要素は、封止樹脂(不図示)により封止されている。
図1(b)は、第1の実施の形態に係る半導体モジュール2である。この半導体モジュール2の導体ダイパッド11bは、平面視において、比較例の導体ダイパッド11aより、面積が小さくなるように形成されている。このため、半導体ダイ12a及び12bの境界と、導体ダイパッド11bの境界の距離は、比較例の場合より小さくなる。また、導体ダイパッド11b上に塗布される導電性ダイボンド剤(不図示)の面積も小さくなる。半導体モジュール2については、更に後述する。
図1(c)は、第2の実施の形態に係る半導体モジュール3である。この半導体モジュール3の導体ダイパッド11cと、これに隣接する導体ダイパッド11c’は、離間して形成されている。そして、各導体ダイパッド11c及び11c’上に、それぞれ半導体ダイ12b及び12aが設けられている。隣接する半導体ダイ12a及び12bは、少なくとも一本のワイヤー13で電気的に接続されている。半導体モジュール3については、更に後述する。
図1(d)は、第3の実施の形態に係る半導体モジュール4である。この半導体モジュール4の隣接する半導体ダイ12a及び12bのうち、半導体ダイ12bは、底面から電気的接続を確保する必要がない。このため、導電性ダイボンド剤(不図示)を介して半導体ダイ12aと電気的に接続された導体ダイパッド11dは設けられるが、半導体ダイ12bのための導体ダイパッドは設けられない。半導体ダイ12bは、絶縁性ダイボンド剤を介して、PCB基材部16と直接的またはソルダレジスト(不図示)を介して接続される。半導体モジュール4については、更に後述する。
図2(a)は、他の比較例に係る半導体モジュール1’の断面図である。この図に示されるように、半導体モジュール1’は、PCB基材部16(基板)と、PCB基材部16上に配置された導体ダイパッド11aと、導体ダイパッド11a上に配置された半導体ダイ12aと、導体ダイパッド11aと半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aを備えている。また、導体ダイパッド11aと隣接して、かつ、離間するように、ワイヤーボンディングパッド18とこれに接続される金属配線がPCB基材部16上に形成されている。このワイヤーボンディングパッド18と半導体ダイ12aは、ワイヤー13で電気的に接続されている。また、これに接続される金属配線は、ソルダレジスト15により保護されている。さらに、これら各要素は、封止樹脂17により封止されている。
この半導体モジュール1’に対し、高温多湿(例えば、気温が80°以上かつ湿度が80%以上)の環境下で、250°以上のリフローを複数回実施するストレス試験(以下、高温多湿ストレス試験、という)を実施したところ、図2(b)に示されるように、導電性ダイボンド剤14aと、導体ダイパッド11aの間で剥離100が発見された。また、導電性ダイボンド剤14aと半導体ダイ12aとの間で剥離が発生する場合や、封止樹脂17と導体ダイパッド11aとの間で剥離が発生する場合があることも確認された。さらに、動作不良や、ゲイン値変動など、特性の面でも不良が確認された。
発明者らは、様々な形状や、大きさの半導体ダイや導体ダイパッドを用いて高温多湿ストレス試験を実施し、原因の究明に努めた結果、導電性ダイボンド剤が一連の剥離及び動作不良等の要因になっていることをつきとめた。そして、半導体ダイの大きさや形状にかかわらず、導体ダイパッドの面積を小さくすることによって、上記した不具合を効果的に抑制できることを発見した。
図3〜図5は、第1から第3の実施の形態に係る半導体モジュール2、3及び4の断面図であり、それぞれ導体ダイパッドの面積を小さくすることができる態様が開示されている。各態様は、他の態様と組み合わせて適用することも、独立して適用することもできる。以下、各半導体モジュール2、3及び4の構成について説明した後、その効果を説明する。
図3は、第1の実施の形態に係る半導体モジュール2の断面図である。
上述したように、導体ダイパッド11bは、平面視において、比較例の導体ダイパッド11aより、面積が小さくなるように設計されている点が、相違する。具体的には、比較例の導体ダイパッド11aの面積は、おおよそ6.1mm2であり、本実施の形態の導体ダイパッド11bの面積は、おおよそ5.0mm2である。また、導電性ダイボンド剤14aは、導体ダイパッド11aをはみ出ることがないように、予め量ならびに粘性が調整されているため、導電性ダイボンド剤14aの平面視における面積も、約5.0mm2である。
導体ダイパッド11b(及び導電性ダイボンド剤14a)の面積を小さくしたことに伴い、平面視における、導体ダイパッド11b(ならびに導電性ダイボンド剤14a)の境界と、半導体ダイ12aの境界との距離Xも減少する。
ここで、平面視における導体ダイパッド11bの境界と半導体ダイ12aとの距離Xとは、導体ダイパッド11b(ならびに導電性ダイボンド剤14a)の境界を構成する各辺と、対応する半導体ダイ12aの各辺との垂線の距離のうち、最小の距離をいう。従って、平面視における導体ダイパッド11bの上辺と、半導体ダイ12aの上辺との距離が、0.1mmであり、導体ダイパッド11bのその他の辺と、半導体ダイ12aの対応するその他の辺との距離が、0.3mmである場合、距離Xは、0.1mmである。比較例における半導体モジュール10の距離Xは、0.125mmであるが、半導体モジュール2の距離Xは、0.07mmである。
このように、導体ダイパッド11b(及び導電性ダイボンド剤14a)の面積を小さくしたことに伴う実施態様の効果については、後述する。
図4(a)は、第2の実施の形態に係る半導体モジュール3の断面図である。第2の実施形態以降では第1の実施形態又は比較例と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
この半導体モジュール3は、第1の実施の形態に係る半導体モジュール2と比較して、導体ダイパッド11cと、これに隣接する導体ダイパッド11c’(第2の導体ダイパッド)が、離間して形成されている点が異なる。そして、各導体ダイパッド11c’及び11c上に、それぞれ半導体ダイ12a及び12b(第2の半導体ダイ)が設けられている。隣接する半導体ダイ12a及び12bは、少なくとも一本のワイヤー13(第2のワイヤー)で電気的に接続されている。
このように、ワイヤー13で接続される隣接した複数の半導体ダイ12a及び12bのそれぞれに、離間して形成される複数の導体ダイパッド11c及び11c’を設けることによって、導体ダイパッドの面積を減少することが可能になる。導電性ダイボンド剤14a及び14c(第2の導電性ダイボンド剤)は、表面張力により、各導体ダイパッド11c及び11c’からはみ出ないように、その量及び粘性が調整されている。このため、導体ダイパッドの面積の減少に伴って、導電性ダイボンド剤の面積も減少させることが可能になる。
図4(b)は、第2の実施の形態に係る半導体モジュール3の変形例である半導体モジュール3aの断面図である。
この半導体モジュール3aは、半導体モジュール2と比較して、導体ダイパッド11bのうち、隣接する半導体ダイ12a及び12b(第3の半導体ダイ)の間の領域上にソルダレジスト15が設けられている。このため、導電性ダイボンド剤14a及び14b(第3の導電性ダイボンド剤)が、ソルダレジスト15にさえぎられ、その結果、導電性ダイボンド剤14a及び14bの表面積を4.9mm2に減少させることが可能になる。
また、ソルダレジスト15を半導体ダイ12a及び12bに近接して設けたので、平面視における、導電性ダイボンド剤14a及び14bの境界と、半導体ダイ12aとの距離を一層減少することが可能となり、例えば、X=0.04〜0.06mmにすることができる。
図5は、第3の実施の形態に係る半導体モジュール4の断面図である。
この半導体モジュール4は、第1の実施の形態の半導体モジュール2と比較して、導体ダイパッド11dの一部に、ソルダレジスト15’(第2のソルダレジスト)が設けられ、このソルダレジスト15’と、半導体ダイ12bが、絶縁性ダイボンド剤14b(絶縁性ダイボンド剤)で接続されている点が異なる。
このように、底面と電気的に接続する必要がない半導体ダイ12bをソルダレジスト15上に設けることによって、導電性ダイボンド剤14aが広がってその表面積が大きくなることを抑制することが可能になる。また、絶縁性ダイボンド剤14bを用いるので、導電性ダイボンド剤が占める面積を抑制することが可能になる。
図6(a)は、導体ダイパッド(ならびに導電性ダイボンド剤)の面積と、高温多湿ストレス試験の際の剥離発生率の関係を示している。
図6(b)は、導体ダイパッド(ならびに導電性ダイボンド剤)の面積と、高温多湿ストレス試験の際の動作不良率の関係を示している。
図6(a)及び(b)に示されるように、導体ダイパッド(ならびに導電性ダイボンド剤)の面積が6.1mm2の場合(比較例)、製品の面積全体の60%以上の部分において封止樹脂が剥離し、かつ、40%以上の半導体モジュールが動作不良であった。
一方で、導体ダイパッド11b(ならびに導電性ダイボンド剤14a)の面積が5.0mm2の場合(第1の実施の形態)、製品の面積全体の40%未満の封止樹脂の剥離にとどまり、かつ、10%未満の半導体モジュールの動作不良にとどまった。
半導体ダイ12aの大きさを異ならせても、導体ダイパッド11b(ならびに導電性ダイボンド剤14a)の面積が5.0mm2の場合に、剥離及び動作不良の低減が確認された。たとえば、半導体ダイ12aの大きさが、例えば、1.16mm×1.06mmの場合に、上記効果が確認された。
さらに、導体ダイパッド11c及び11c’(ならびに導電性ダイボンド剤14a及び14b)の面積の和が4.9mm2の場合(第2の実施の形態及びその変形例)は、一層、剥離及び動作不良の低減を図れることも確認された。特に、動作不良率を0%にすることができた。
さらに、導体ダイパッド11cの面積が3.2mm2の場合(第3の実施の形態)は、一層、剥離及び動作不良の低減を図れることも確認された。特に、剥離発生率及び動作不良率の双方を0%にすることができた。
また、上記の構造を組み合わせることによって、様々な構造で同様の高温多湿ストレス試験を実施した結果、導体ダイパッドの面積を小さくすることにより、定性的に、剥離及び動作不良の低減を見込めることがわかった。たとえば、導電性ダイボンド剤の表面積が5.0mm2以上であっても、比較例の構成と比較して、第2の実施の形態に示されるように、ワイヤーで電気的に接続される隣接する半導体ダイ間の領域に、導電性ダイボンド剤が存在しないような構成を採用することで、導電性ダイボンド剤が存在する場合よりも、剥離及び動作不良の低減効果が発揮される。同様に、導電性ダイボンド剤の表面積が5.0mm2以上であっても、比較例の構成と比較して、第3の実施の形態に示されるように、底面から電気的接続を確保する必要がない半導体ダイについては、絶縁性ダイボンド剤を用いることにより、導電性ダイボンド剤を用いた場合よりも、剥離及び動作不良の低減効果が発揮される。ただし、高温多湿ストレス試験における動作不良率は、半導体ダイの大きさによらず、導体ダイパッド(及び導電性ダイボンド剤)の表面積を5.0mm2以下とすることにより、飛躍的に低減した。
また、図7(a)は、距離Xと、高温多湿ストレス試験の際の剥離発生率の関係を示している。
図7(b)は、距離Xと、高温多湿ストレス試験の際の動作不良率の関係を示している。
これら実験結果は、半導体モジュール2の導体ダイパッド11bの大きさを更に小さくすること等により導くことができる。
図7(a)及び(b)に示されるように、Xが0.125mmの場合(比較例)、製品の面積全体の60%以上の部分において封止樹脂が剥離し、かつ、40%以上の半導体モジュールが動作不良であった。
一方で、Xが0.07mmの場合、製品の面積全体の40%未満の封止樹脂の剥離にとどまり、かつ、10%未満の半導体モジュールが動作不良であった。
半導体ダイ12aの大きさを異ならせても、Xが0.07mmの場合に、剥離及び動作不良の低減が確認された。
さらに、Xを更に低減して0.06mmにすることによって、動作不良率を0%にすることができ、0.04mmにすることによって、剥離発生率も0%に低減することができた。
このように、平面視における半導体ダイの境界と、導体ダイパッドとの境界(ならびにそこからはみ出る導電性ダイボンド剤の境界)との距離Xを小さくすることで、剥離及び動作不良を低減させることができる。これは、導電性ダイボンド剤のうち、導体ダイパッドと半導体ダイの間隙に存在する部分と、半導体ダイの外部の導体ダイパッドと封止樹脂の間隙に存在する部分を比較した際に、後者の導電性ダイボンド剤が封止樹脂との剥離ならびに動作不良に寄与すると考えられるためである。導体ダイパッドの面積を5.00mm2以下とするほうが上記効果を発揮するが、導体ダイパッドの面積が5.00mm2より大きい場合であっても、距離Xを小さくすることで、上記効果が発揮される。
以上のとおり、導体ダイパッドと、半導体ダイを電気的に接続する導電性ダイボンド剤が樹脂で封止された構造において、導体ダイパッドならびに導電性ダイボンド剤の面積を5.00mm2以下とすることにより、それ以上の場合と比較して動作不良を30%程度低減できる。半導体モジュール内の全てまたはほとんど全ての導体ダイパッドに適用したほうが、効果が発揮されるが、これに限られるものではなく、一部の導体ダイパッドならびに導電性ダイボンド剤(たとえば半導体モジュールに含まれる導電性ダイボンド剤が設けられた導体ダイパッドの少なくとも半数)のみに適用されてもよい。また、導電性ダイボンド剤の一部が導体ダイパッドからはみ出してもよい。
なお、導体ダイパッドの面積を小さくすると、導電性ダイボンド剤が導体ダイパッドから流れだし、ワイヤーボンディングパッド18と接触し、動作不良を招く可能性が高まる。
そこで、図8に示されるように、導体ダイパッド11eのエッジを逆テーパ形状(PCB基材部16の表面から離れるほど広がる形状)にし、PCB基材部16の表面と垂直な断面において、PCB基材部16との接触角αを鈍角にすることで、導電性ダイボンド剤14aとの間の表面張力を増加させ、導電性ダイボンド剤14aの流れだしを抑制してもよい。
このような導体ダイパッド11eの製造方法は、以下のとおりである。まず、導体ダイパッド11eを設けないPCB基材部16表面にマスク(不図示)を貼りつける。マスクは、PCB基材部16の表面に対して鋭角の接触角を持っている。このマスクをした状態で、導体ダイパッド11eを蒸着等により形成する。マスクがPCB基材部16の表面に対して鋭角の接触角を有するため、導体ダイパッド11eは鈍角の接触角αを有する逆テーパ形状に形成することができる。
このように、導体ダイパッド11eのエッジを逆テーパ形状にすることによって、導電性ダイボンド剤との接触角を大きくすることが可能になり、導電性ダイボンド剤の流れだしを抑制できるので導体ダイパッド11eの面積を小さくすることが可能になる。その結果、封止樹脂17に露出して、これに対向する導電性ダイボンド剤の面積を減少させることが可能になり、このような導電性ダイボンド剤を要因として発生する剥離を抑制することが可能になる。
なお、導体ダイパッド11eの全てのエッジではなく、一部のエッジのみを逆テーパ形状としてもよい。
また、導電性ダイボンド剤の材質を、従来よりも熱伝導率の高い材質に変更してもよい。比較例の場合、要求される放熱特性を満足するために半導体ダイ12aの底面全面に導電性ダイボンド剤14aをヌレ広がらせていた。これに対し、熱伝導率の高い導電性ダイボンド剤、たとえば、2.5[W/m・K]以上の導電性ダイボンド剤14dを導入することにより、導電性ダイボンド剤の面積を小さくしても、仕様を満足することが可能になる。
図9に示されるように、たとえば、導電性ダイボンド剤14dのほとんど、又は、全てが、平面視において、導体ダイパッド11b上に設けられる半導体ダイ12aが占める領域内に収まるようにしてもよい。換言すると、平面視において、導体ダイパッド11bが占める領域のうち、封止樹脂に露出する外縁の領域(第4の領域)が、導電性ダイボンド剤14dで覆われる領域(第3の領域)を囲んでいる状態ということもできる。
また、図10に示されるように、放熱性を向上させるために、平面視において、導電性ダイボンド剤14eが占める領域内に、複数の放熱用のビア19dが形成されるように構成してもよい。基板に形成されるビア19d内には、金属が充填されているため、放熱効果が高い。従って、導電性ダイボンド剤14eが占める領域内に複数のビア19dが含まれるように、導体ダイパッド11b及び導電性ダイボンド剤14eを設けることにより、導電性ダイボンド剤14eのヌレ拡がり面積を減少し、導体ダイパッド11bからの流れだしを抑制させながら、放熱特性を維持することが可能になる。
なお、熱伝導率の高い導電性ダイボンド剤14dと上記構成を組み合わせて用いることにより、導電性ダイボンド剤14dのヌレ拡がり面積を一層減少するように構成してもよい。
さらに、より粘度の高い導電性ダイボンド剤14eを導入することによっても、ヌレ広がりの面積を小さくすることもできる。たとえば、通常の粘性の導電性ダイボンド剤(第6の導電性ダイボンド剤)を用いると、導体ダイパッド11bからはみ出てPCB基材部16に接触するような場合であっても、粘性がより高い(例えば8000[cP]以上)導電性ダイボンド剤14eを用いることによって、接触角をより高く保ちヌレ拡がりを抑制することが可能になる。
さらに、導電性ダイボンド剤に替えて、少なくとも剥離発生可能性が高いような領域に、導電DAF(Die Attach Film)を用いて、半導体ダイと導体ダイパッドを接続するように構成してもよい。これによりヌレ拡がりを無くすことが可能になる。
また、図11に示されるように、PCB基材部16に溝20を形成し、導体ダイパッド11bから流れ出した導電性ダイボンド剤14cのヌレ拡がりを止めるように構成してもよい。たとえば、半導体ダイ12aとワイヤー13で接続されるワイヤーボンディングパッド18との間のPCB基材部16表面に溝20を形成することで、導電性ダイボンド剤が14c流れ出しても、溝20内に流入するので、動作不良を抑制することが可能になる。
上記の各構成は、単独又は組み合わせて用いてもよい。また、導体ダイパッド(ならびに導電性ダイボンド剤)の面積によらず適用することができる。
以下、第4の実施の形態について説明する。
第4の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
本実施の形態の半導体モジュールは、半導体ダイと、離間して形成される複数の導体ダイパッドが、導電性ダイボンド剤で接着された構成を有する。導電性ダイボンド剤は、少なくとも1つの導体ダイパッドと半導体ダイを電気的に接続し、かつ、これと離間して形成される他の導体ダイパッドと半導体ダイを電気的に接続し、かつ、この導体ダイパッド間の、半導体ダイと基板間の領域に及ぶ。
たとえば、図12(a)には、互いに離間して形成される9つの導体ダイパッド11fと、各導体ダイパッド11fの少なくとも一部と導電性ダイボンド剤14a(不図示)を介して電気的に接続される半導体ダイ12aを備える。したがって、平面視において、各導体ダイパッド11fの少なくとも一部と、半導体ダイ12aは重複する領域を有する。
このようにメッシュ状パターンにて細分化させた導体ダイパッド11fを設けることにより、導電性ダイボンド剤14aは、各導体ダイパッド11fと半導体ダイ12aの電気的接続のみならず、その間隙に位置し、導体ダイパッド11fとは高さ及び材質が異なるPCB基材部16の表面とも接触させるから、その高低差によるアンカー効果に伴う接着力の向上により、剥離を抑制することが可能になる。
なお、図12(b)に示されるように、メッシュ状パターンの導体ダイパッド11fを、PCB基材部16の一部または全てを貫通するビア19dに接続する円環状の導体ダイパッド11f’として、ビアランドの形状のように設けてもよい。この場合、アンカー効果に加えて、ビアランドの放熱効果を期待することができるため、導電性ダイボンド剤14aのヌレ拡がり抑制に伴う剥離発生の防止を期待することができる。
以下、第5の実施の形態について説明する。
図13に示されるように、この半導体モジュール5は、PCB基材部16(基板)上に、導体ダイパッド11gと、導体ダイパッド11g上に設けられた半導体ダイ12aを備え、導体ダイパッド11gと半導体ダイ12aとは、導電性ダイボンド剤14aにより電気的に接続されている。さらに、導体ダイパッド11gに隣接してワイヤーボンディングパッド18とこれに連続して設けられる金属配線が形成され、半導体ダイ12aとワイヤーボンディングパッド18は、ワイヤー13により電気的に接続されている。また、半導体ダイ12a、導体ダイパッド11g、導電性ダイボンド剤14a、ワイヤー13、ワイヤーボンディングパッド18等は、封止樹脂17により封止されている。
本実施の形態において、ワイヤーボンディングパッド18は、表面に、NiPdAuなどAu又はAuが含まれる合金がめっきされたCuで構成されている。そのため、特に金等からなるワイヤー13と好適に接着することができる。
一方で、ワイヤー13の他端である半導体ダイ12aが設けられる導体ダイパッド11gは、Auを含む合金がめっきされておらず、表面も含めてCuで構成されている。そして、導体ダイパッド11gの材質であるCuと半導体ダイ12aが、導電性ダイボンド剤14dにより電気的に接続されている。
このような構造は、図14に示されるような方法で製造することができる。
まず、Cuでワイヤーボンディングパッド18及びこれに接続される配線、導体ダイパッド11gをPCB基材部16上に設ける。
次いで、ワイヤーボンディングパッドを除く配線には、ソルダレジストを塗布してこれを保護する。
そして、Cuを露出させたい導体ダイパッド11gに、マスクフィルム21を貼りつけ、その状態で、Auメッキ槽に投入し、Auメッキする(図14(a))。
この結果、マスクフィルム21が貼られた導体ダイパッド11gは、表面の材質も含めてCuで構成され、ワイヤーボンディングパッド18の表面には、NiPdAuがメッキされる。
その後、導電性ダイボンド剤14aで、半導体ダイ12aを導体ダイパッド11g上に接着し、封止樹脂17で全体を封止する。
このような工程を経ることにより、上記した半導体モジュール5を達成することができる。
なお、図14(b)に示されるように、マスクフィルム21を貼りつけないで、導体ダイパッド11gの表面にAuメッキをした後、レーザー22を用いてメッキを除去して、Cu面を表出させてもよい。
図15は、導体ダイパッドの表面の材質がNiPdAuの場合と、Cuの場合における高温多湿ストレス試験後のゲイン変動値を比較したグラフである。この図に示されるように、前者は1.6dB以上であるのに対し、後者は1dB未満のゲイン変動値を実現することができた。
以上、本発明の例示的な実施形態について説明した。
このような半導体モジュール1は、PCB基材部16と、この基板上に設けられた導体ダイパッド11bと、この導体ダイパッド11b上に設けられた半導体ダイ12aと、導体ダイパッド11bと、半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aと、PCB基材部16上に設けられたワイヤーボンディングパッド18と、このワイヤーボンディングパッド18と半導体ダイ12aを電気的に接続するワイヤー13と、少なくとも、導体ダイパッド11b、半導体ダイ12a、導電性ダイボンド剤14a、ワイヤーボンディングパッド18及びワイヤー13を封止する封止樹脂17と、を備え、平面視において、導体ダイパッド11bの面積は、5.0mm2以下である。
このような構成により、導電性ダイボンド剤と導体ダイパッドや半導体ダイとの剥離や動作不良を抑制する半導体モジュールを提供することができる。
また、平面視において、導体ダイパッド11bの境界と、半導体ダイ12aとの距離Xの最小値は、0.07mm以下でもよい。
このような構成により、半導体ダイ12aからはみ出て、封止樹脂17に露出する導電性ダイボンド剤14aの量を減らすことができるから、剥離を抑制することができる。
また、PCB基材部16上に、導体ダイパッド11c’に隣接して、かつ、離間して設けられる導体ダイパッド11cと、この導体ダイパッド11c上に設けられた半導体ダイ12bと、導体ダイパッド11cと半導体ダイ12bを電気的に接続する導電性ダイボンド剤14cと、半導体ダイ12aと半導体ダイ12bを電気的に接続するワイヤー13とを備えてもよい。
このような構成により、隣接した半導体ダイ間においても導体ダイパッドを分割する構成としたから、導電性ダイボンド剤のヌレ拡がりを抑制することができる。
また、導体ダイパッド11b上に、半導体ダイ12aと隣接して設けられた半導体ダイ12bと、導体ダイパッド11bと半導体ダイ12bを電気的に接続する導電性ダイボンド剤14bと、導体ダイパッド11b上に、半導体ダイ12aと半導体ダイ12bの間隙に設けられたソルダレジスト15とを備えてもよい。
このような構成により、ソルダレジスト15を半導体ダイ間に設けたから、この領域への導電性ダイボンド剤14aのヌレ拡がりを抑制することができる。
また、導体ダイパッド11d上に、半導体ダイ12aと隣接して設けられた第2のソルダレジスト15’と、この第2のソルダレジスト15’上に設けられる第4の半導体ダイ12bと、この第4の半導体ダイ12bと、第2のソルダレジスト15’を接続する絶縁性ダイボンド剤14bとを備えてもよい。
このような構成により、底面からの電気的接続が不要な半導体ダイについては、絶縁性ダイボンド剤を設けたから、導電性ダイボンド剤に起因する剥離等の発生を抑制することが可能になる。
PCB基材部16の表面と垂直な少なくとも一つの断面において、導体ダイパッド11eは、PCB基材部16の表面から離れるほど広がるように、PCB基材部16に対して鈍角の接触角αを有する逆テーパ状に形成してもよい。
このような構成により、導電性ダイボンド剤の流れ出しを抑制することができる。
導体ダイパッド11bは、導電性ダイボンド剤14dで覆われる第3の領域と、封止樹脂17に露出する第4の領域を備え、平面視において、第3の領域は、第4の領域に囲まれていてもよい。
このような構成により、導電性ダイボンド剤の表面積を抑えることができるから、導電性ダイボンド剤に起因して発生する剥離を抑制することができる。
また、PCB基材部16を貫通し、内部に導体ダイパッド11bと電気的に接続する金属が形成される複数のビア19dであって、平面視において、第3の領域内に設けられる複数のビア19dを備えてもよい。
このような構成により、複数のビア19dから放熱させることが可能になり、導電性ダイボンド剤の量を少なくしても、要求される放熱特性を維持することが可能になる。
導電性ダイボンド剤は、同量の導電性ダイボンド剤14aを用いた場合に導体ダイパッド11bからはみ出てPCB基材部16と接触する導電性ダイボンド剤14aが備える粘性より高い粘性及び導電性ダイボンド剤14aとPCB基材部16との接触角より高い接触角を有している導電性ダイボンド剤14eを用いてもよい。
このような構成により、導電性ダイボンド剤14eのヌレ拡がりを抑制することができる。
また、PCB基材部16の、導体ダイパッド11bとワイヤーボンディングパッド18の間の領域には、溝20が形成されており、導電性ダイボンド剤14cの一部は、溝20の内部に流入していてもよい。
このような構成により、導電性ダイボンド剤14eのヌレ拡がりを抑制することができるから、これに起因する剥離を抑制することができる。
また、半導体モジュール5は、PCB基材部16と、このPCB基材部16上に設けられ、表面材質をCuにした導体ダイパッド11gと、この導体ダイパッド11g上に設けられた半導体ダイ12aと、導体ダイパッド11gと、半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aと、PCB基材部16上に設けられ、表面材質をAuが含まれる金属にしたワイヤーボンディングパッド18と、このワイヤーボンディングパッド18と半導体ダイ12aを電気的に接続するワイヤー13とを備える。
このような構成により、表面材質がAuである導体ダイパッドと接続する場合と比較して、ゲイン特性が向上する半導体モジュールを提供することができる。
ワイヤーボンディングパッド18に接続する金属配線を更に備え、導体ダイパッド11g及び金属配線は、共にCuを含む同一の金属材料で形成してもよい。
このような構成により、導体ダイパッドと金属配線を同じ工程で形成することが可能になる。
また、半導体モジュールは、PCB基材部16と、このPCB基材部16上に設けられた第1の導体ダイパッド11fと、このPCB基材部16上に、第1の導体ダイパッド11fと隣接して、かつ、離間して設けられた第2の導体ダイパッド11fと、半導体ダイ12aと、第1の導体ダイパッド11f、第2の導体ダイパッド11f及び第1の導体ダイパッド11fと第2の導体ダイパッド11fの間隙のPCB基材部16と接触し、第1の導体ダイパッド11f及び第2の導体ダイパッド11fと半導体ダイ12aを電気的に接続する導電性ダイボンド剤14aと、を備える。
このような構成によれば、導電性ダイボンド剤は、導体ダイパッドと基板の双方に接触するので、アンカー効果により剥離の抑制を促進することができる。
また、PCB基材部16を貫通し、内部に導体ダイパッド11f’と電気的に接続する金属が形成されたビア19dと、PCB基材部16を貫通し、内部に導体ダイパッド11f’と電気的に接続する金属が形成されたビア19dとを備えてもよい。
このような構成によれば、ビアを介して放熱を図ることができるので、剥離原因となる導電性ダイボンド剤を少なくすることが可能になる。
また、第1の導体ダイパッド11f’は、第1のビア19dに接続する円環状に形成され、第2の導体ダイパッド11f’は、第2のビア19dに接続する円環状に形成されてもよい。
このような構成によれば、ビアランドを利用して導体ダイパッドを設けることが可能になる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るとともに、本発明には等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
半導体モジュール…1、2、3、3a、4、5、導体ダイパッド…11a、11b、11c、11d、11e、11f、11f’、11g、半導体ダイ…12a、12b、ワイヤー…13、導電性ダイボンド剤…14a、絶縁性ダイボンド剤…14b、ソルダーレジスト…15、PCB基材部…16、封止樹脂…17、ワイヤーボンディングパッド…18、剥離…100
Claims (15)
- 基板と、
この基板上に設けられた導体ダイパッドと、
この導体ダイパッド上に設けられた半導体ダイと、
前記導体ダイパッドと、前記半導体ダイを電気的に接続する導電性ダイボンド剤と、
前記基板上に設けられたワイヤーボンディングパッドと、
このワイヤーボンディングパッドと前記半導体ダイを電気的に接続するワイヤーと、
少なくとも、前記導体ダイパッド、前記半導体ダイ、前記導電性ダイボンド剤、前記ワイヤーボンディングパッド及び前記ワイヤーを封止する封止樹脂と、
を備える半導体モジュールであって、
平面視において、前記導体ダイパッドの面積は、5.0mm2以下である半導体モジュール。 - 平面視において、前記導体ダイパッドの境界と、前記半導体ダイとの距離の最小値は、0.07mm以下である請求項1記載の半導体モジュール。
- 前記基板上に、前記導体ダイパッドに隣接して、かつ、離間して設けられる第2の導体ダイパッドと、
この第2の導体ダイパッド上に設けられた第2の半導体ダイと、
前記第2の導体ダイパッドと前記第2の半導体ダイを電気的に接続する第2の導電性ダイボンド剤と、
前記半導体ダイと前記第2の半導体ダイを電気的に接続する第2のワイヤーと、
を備える請求項1又は2に記載の半導体モジュール。 - 前記導体ダイパッド上に、前記半導体ダイと隣接して設けられた第3の半導体ダイと、
前記導体ダイパッドと前記第3の半導体ダイを電気的に接続する第3の導電性ダイボンド剤と、
前記導体ダイパッド上に、前記半導体ダイと前記第3の半導体ダイの間隙に設けられたソルダレジストと、
を備える請求項1又は2に記載の半導体モジュール。 - 前記導体ダイパッド上に、前記半導体ダイと隣接して設けられた第2のソルダレジストと、
この第2のソルダレジスト上に設けられる第4の半導体ダイと、
この第4の半導体ダイと、前記第2のソルダレジストを接続するダイボンド剤と、
を備える請求項1又は2に記載の半導体モジュール。 - 前記基板の表面と垂直な少なくとも一つの断面において、前記導体ダイパッドは、前記基板から離れるほど広がるように、前記基板に対して鈍角の接触角を有する逆テーパ状に形成される請求項1又は2に記載の半導体モジュール。
- 前記導体ダイパッドは、前記導電性ダイボンド剤で覆われる第3の領域と、前記封止樹脂に露出する第4の領域を備え、
平面視において、前記第3の領域は、前記第4の領域に囲まれている請求項1又は2に記載の半導体モジュール。 - 前記基板を貫通し、内部に前記導体ダイパッドと電気的に接続する金属が形成される複数のビアであって、平面視において、前記第3の領域内に設けられる複数のビアを備える請求項7記載の半導体モジュール。
- 前記導電性ダイボンド剤は、
同量の第6の導電性ダイボンド剤を用いた場合に前記導体ダイパッドからはみ出て前記基板と接触する前記第6の導電性ダイボンド剤が備える粘性より高い粘性及び前記第6の導電性ダイボンド剤と前記基板との接触角より高い接触角を有している請求項1又は2に記載の半導体モジュール。 - 前記基板の、前記導体ダイパッドと前記ワイヤーボンディングパッドの間の領域には、溝が形成されており、
前記導電性ダイボンド剤の一部は、前記溝の内部に流入している請求項1又は2に記載の半導体モジュール。 - 基板と、
この基板上に設けられ、表面材質をCuにした導体ダイパッドと、
この導体ダイパッド上に設けられた半導体ダイと、
前記導体ダイパッドと、前記半導体ダイを電気的に接続する導電性ダイボンド剤と、
前記基板上に設けられ、表面材質をAuが含まれる金属にしたワイヤーボンディングパッドと、
このワイヤーボンディングパッドと前記半導体ダイを電気的に接続するワイヤーと、
を備える半導体モジュール。 - 前記ワイヤーボンディングパッドに接続する金属配線を更に備え、
前記導体ダイパッド及び前記金属配線は、共にCuを含む同一の金属材料で形成されている請求項11に記載の半導体モジュール。 - 基板と、
この基板上に設けられた第1の導体ダイパッドと、
この基板上に、前記第1の導体ダイパッドと隣接して、かつ、離間して設けられた第2の導体ダイパッドと、
半導体ダイと、
前記第1の導体ダイパッド、前記第2の導体ダイパッド及び前記第1の導体ダイパッドと前記第2の導体ダイパッドの間隙の前記基板と接触し、前記第1の導体ダイパッド及び前記第2の導体ダイパッドと前記半導体ダイを電気的に接続する導電性ダイボンド剤と、
を備える半導体モジュール。 - 前記基板を貫通し、内部に前記第1の導体ダイパッドと電気的に接続する金属が形成された第1のビアと、
前記基板を貫通し、内部に前記第2の導体ダイパッドと電気的に接続する金属が形成された第2のビアと、
を備える請求項13記載の半導体モジュール。 - 前記第1の導体ダイパッドは、前記第1のビアに接続する円環状に形成され、
前記第2の導体ダイパッドは、前記第2のビアに接続する円環状に形成される請求項14記載の半導体モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662434119P | 2016-12-14 | 2016-12-14 | |
US62/434,119 | 2016-12-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018098487A true JP2018098487A (ja) | 2018-06-21 |
Family
ID=62489726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017187072A Pending JP2018098487A (ja) | 2016-12-14 | 2017-09-27 | 半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (2) | US10403593B2 (ja) |
JP (1) | JP2018098487A (ja) |
CN (1) | CN108231704B (ja) |
TW (1) | TWI675443B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE48422E1 (en) * | 2007-09-05 | 2021-02-02 | Research & Business Foundation Sungkyunkwan Univ. | Method of making flip chip |
KR100874588B1 (ko) * | 2007-09-05 | 2008-12-16 | 성균관대학교산학협력단 | 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
US6635957B2 (en) * | 1998-06-10 | 2003-10-21 | Asat Ltd. | Leadless plastic chip carrier with etch back pad singulation and die attach pad array |
US6208020B1 (en) * | 1999-02-24 | 2001-03-27 | Matsushita Electronics Corporation | Leadframe for use in manufacturing a resin-molded semiconductor device |
US6548328B1 (en) * | 2000-01-31 | 2003-04-15 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
KR100347706B1 (ko) * | 2000-08-09 | 2002-08-09 | 주식회사 코스타트반도체 | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 |
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2002299538A (ja) * | 2001-03-30 | 2002-10-11 | Dainippon Printing Co Ltd | リードフレーム及びそれを用いた半導体パッケージ |
TW548810B (en) * | 2002-05-31 | 2003-08-21 | Gigno Technology Co Ltd | Multi-chip package |
EP1542272B1 (en) * | 2003-10-06 | 2016-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7556987B2 (en) * | 2006-06-30 | 2009-07-07 | Stats Chippac Ltd. | Method of fabricating an integrated circuit with etched ring and die paddle |
US20080157327A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Package on package structure for semiconductor devices and method of the same |
JP5220373B2 (ja) * | 2007-09-25 | 2013-06-26 | 三洋電機株式会社 | 発光モジュール |
JP5239309B2 (ja) * | 2007-11-21 | 2013-07-17 | 株式会社村田製作所 | 半導体装置 |
JP5407667B2 (ja) * | 2008-11-05 | 2014-02-05 | 株式会社村田製作所 | 半導体装置 |
JP2010171114A (ja) * | 2009-01-21 | 2010-08-05 | Renesas Technology Corp | 半導体装置 |
US20110133327A1 (en) * | 2009-12-09 | 2011-06-09 | Hung-Hsin Hsu | Semiconductor package of metal post solder-chip connection |
JP2011243897A (ja) * | 2010-05-21 | 2011-12-01 | Fujitsu Ltd | 多層プリント基板及びその製造方法 |
CN103367264B (zh) * | 2012-03-27 | 2016-08-31 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
CN103515364A (zh) * | 2012-06-29 | 2014-01-15 | 三星电机株式会社 | 电源模块封装和用于制造电源模块封装的方法 |
JP6076068B2 (ja) * | 2012-12-17 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
TWI559419B (zh) * | 2015-08-21 | 2016-11-21 | 力成科技股份有限公司 | 使用模封互連基板製程之柱頂互連(pti)型態半導體封裝構造及其製造方法 |
-
2017
- 2017-09-27 JP JP2017187072A patent/JP2018098487A/ja active Pending
- 2017-11-23 TW TW106140663A patent/TWI675443B/zh active
- 2017-12-11 US US15/837,560 patent/US10403593B2/en active Active
- 2017-12-13 CN CN201711326343.7A patent/CN108231704B/zh active Active
-
2019
- 2019-07-11 US US16/508,739 patent/US11049835B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190333890A1 (en) | 2019-10-31 |
TWI675443B (zh) | 2019-10-21 |
CN108231704A (zh) | 2018-06-29 |
US11049835B2 (en) | 2021-06-29 |
US20180166412A1 (en) | 2018-06-14 |
TW201841312A (zh) | 2018-11-16 |
US10403593B2 (en) | 2019-09-03 |
CN108231704B (zh) | 2022-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608930B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4535969B2 (ja) | 半導体装置 | |
KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
JP2009200394A (ja) | 半導体装置の製造方法および半導体装置 | |
TW201533860A (zh) | 配線基板及使用其之半導體裝置 | |
KR20150075021A (ko) | 반도체 장치 및 그 제조 방법 | |
US9972555B2 (en) | Semiconductor device and method of manufacturing same | |
CN108109927A (zh) | 半导体器件及其制造方法 | |
JP5891295B2 (ja) | 半導体装置 | |
JP2008532278A (ja) | 付加的な接点パッドを備える集積回路パッケージ装置、リードフレームおよび電子装置 | |
JP2018098487A (ja) | 半導体モジュール | |
US10134665B2 (en) | Semiconductor device | |
TWI447870B (zh) | 用於一半導體積體電路之導電結構 | |
US10553558B2 (en) | Semiconductor device | |
US20190287919A1 (en) | Semiconductor device | |
JP2008098285A (ja) | 半導体装置 | |
US10770375B2 (en) | Semiconductor device | |
JP2005322948A (ja) | 半導体集積回路装置 | |
JP4755225B2 (ja) | 半導体パッケージの基板およびそれを用いた半導体パッケージ | |
US20140284803A1 (en) | Semiconductor package and fabrication method thereof | |
US20230238313A1 (en) | Packaging substrate, grid array package, and preparation method therefor | |
TWI527177B (zh) | 晶片構件與晶片封裝體 | |
JP2008227317A (ja) | 半導体装置、そのための配線基板、封止金型、および製造方法 | |
JPH11176873A (ja) | Bga形半導体装置およびその実装構造体 | |
JP2017079215A (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 |