KR20220142938A - 반도체장치, 표시장치, 촬상장치, 및 전자기기 - Google Patents

반도체장치, 표시장치, 촬상장치, 및 전자기기 Download PDF

Info

Publication number
KR20220142938A
KR20220142938A KR1020220044901A KR20220044901A KR20220142938A KR 20220142938 A KR20220142938 A KR 20220142938A KR 1020220044901 A KR1020220044901 A KR 1020220044901A KR 20220044901 A KR20220044901 A KR 20220044901A KR 20220142938 A KR20220142938 A KR 20220142938A
Authority
KR
South Korea
Prior art keywords
substrate
terminal
insulating
cross
layer
Prior art date
Application number
KR1020220044901A
Other languages
English (en)
Inventor
히데마사 오시게
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20220142938A publication Critical patent/KR20220142938A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H01L27/3234—
    • H01L27/3258—
    • H01L51/5253—
    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

반도체장치는, 제1기판과, 제1기판의 주면 위에 배치된 기능 소자와, 기능 소자에 전기적으로 접속되고 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와, 단자의 끝을 덮도록 구성된 절연부와, 단자와 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고, 제1기판의 주면에 수직한 단면에 있어서, 절연부는, 정상부와, 정상부에 대해 경사진 측변을 갖고, 정상부의 폭이 도전 입자의 직경보다도 작다.

Description

반도체장치, 표시장치, 촬상장치, 및 전자기기{SEMICONDUCTOR DEVICE, DISPLAY DEVICE, IMAGE CAPTURING DEVICE, AND ELECTRONIC APPARATUS}
본 발명은, 배선 기판에 접속되는 반도체장치에 관한 것이다.
촬상 또는 표시를 행하는 반도체장치는 소자 및 외부 접속 단자가 배치된 소자 기판을 갖고, 소자 기판은 외부의 회로와 접속하기 위한 배선 기판에 접속된다. 배선 기판(예를 들면, 플렉시블 프린트 기판(이하, FPC라고 한다))은 이방성 도전막(ACF)을 거쳐 소자 기판의 외부 접속 단자에 접합된다.
최근, 반도체장치를 소형화하기 위해, 외부 접속 단자들의 영역을 좁게 하기 위해 외부 접속 단자들 사이의 피치를 줄이는 것이 요구되고 있다. 외부 접속 단자들 사이의 피치가 줄어듦에 따라, 배선 기판과 소자 기판의 외부 접속 단자의 얼라인먼트 어긋남에 의한 접합 불량이 발생하기 쉬워진다.
일본국 특개 2015-232660호 공보(이하, PTL 1)에는, 소자 기판측의 외부 접속 단자들 사이에 절연부를 설치하여, FPC의 배선의 어긋남에 대한 가이드 부재로서 기능시키는 구성이 개시되어 있다.
그렇지만, 외부 접속 단자들 사이의 절연부를 가이드 부재로서 기능시키기 위해서는, 배선 기판의 전극이 소자 기판의 외부 접속 단자 위에 확실하게 배치되도록, 배선 기판과 소자 기판을 얼라인먼트할 필요가 있다. 이것을 행하기 위해서는, 얼라인먼트 마진을 고려해서 외부 접속 단자를 비교적 넓게 설계할 필요가 있다. 그 결과, 외부 접속 단자들 사이의 피치를 줄이는 것이 어렵다.
본 발명은 전술한 과제를 감안하여 이루어진 것으로서, 소자 기판의 단자에 대해 배선 기판의 전극이 어긋나서 압착된 경우에도, 소자 기판과 배선 기판의 도통 불량을 저감할 수 있는 반도체장치를 제공한다.
본 발명의 제1면에 따르면, 제1기판과, 상기 제1기판의 주면 위에 배치된 기능 소자와, 상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와, 상기 단자의 끝을 덮도록 구성된 절연부와, 상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고, 상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부(top)와, 상기 정상부에 대해 경사진 측변을 갖고, 상기 정상부의 폭이 상기 도전 입자의 직경보다도 작은 반도체장치가 제공된다.
본 발명의 제2면에 따르면, 제1기판과, 상기 제1기판의 주면 위에 배치된 기능 소자와, 상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와, 상기 단자의 끝을 덮도록 구성된 절연부와, 상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고, 상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부과, 상기 정상부에 대해 경사진 측변을 갖고, 상기 단자의 표면으로부터 상기 정상부까지의 높이가 상기 도전 입자의 직경보다도 작은 반도체장치가 제공된다.
본 발명의 제3면에 따르면, 제1기판과, 상기 제1기판의 주면 위에 배치된 기능 소자와, 상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와, 상기 단자의 끝을 덮도록 구성된 절연부와, 상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고, 상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부과, 상기 정상부에 대해 경사진 측변을 갖고, 상기 측변은, 상기 단자에 접촉하는 제1 경사부와 상기 제1 경사부에 접속된 제2 경사부를 포함하고, 상기 단자의 표면으로부터 상기 제1 경사부와 상기 제2 경사부 사이의 접속부까지의 높이가 상기 도전 입자의 직경보다도 작은 반도체장치가 제공된다.
본 발명의 제4면에 따르면, 복수의 화소를 갖고, 상기 복수의 화소의 적어도 한개가, 전술한 반도체장치와, 상기 반도체장치에 접속된 트랜지스터를 갖는, 표시장치가 제공된다.
본 발명의 제5면에 따르면, 복수의 렌즈를 갖는 광학부와, 상기 광학부를 통과한 빛을 수광하도록 구성된 촬상 소자와, 상기 촬상 소자가 촬상한 화상을 표시하도록 구성된 표시부를 갖고, 상기 표시부는 전술한 반도체장치를 갖는 촬상장치가 제공된다.
본 발명의 제6면에 따르면, 전술한 반도체장치를 갖는 표시부와, 상기 표시부가 설치된 하우징과, 상기 하우징 내에 설치되고 외부와 통신을 행하도록 구성된 통신부를 갖는 전자기기가 제공된다.
본 발명의 또 다른 특징은 첨부도면을 참조하는 이하의 실시형태의 설명으로부터 명백해질 것이다.
도1a 및 도1b는 본 발명의 일 실시형태에 따른 반도체장치를 설명하는 모식도다.
도2a 및 도2b는 일 실시형태의 반도체장치에 있어서의 접합 영역의 단면 모식도다.
도3a 내지 도3c는 일 실시형태의 반도체장치에 있어서의 접합 영역의 단면 모식도다.
도4a 및 도4b는 일 실시형태에 따른 반도체장치에 있어서의 ACF 압착공정에 있어서의 접합 영역의 단면 모식도다.
도5a 내지 도5c는 일 실시형태에 따른 유기 EL 표시장치의 접합 영역의 단면 모식도다.
도6은 유기 EL 표시장치의 제조방법을 설명하는 도면이다.
도7a 및 도7b는 단자간 절연층을 에치백법으로 형성하는 경우의 접합 영역의 단면 모식도다.
도8a 및 도8b는 일 실시형태에 따른 발광장치의 화소를 나타낸 단면 모식도다.
도9는 일 실시형태에 따른 표시장치를 나타낸 모식도다.
도10a 및 도10b는 일 실시형태에 따른 촬상장치와 전자기기를 각각 나타내는 모식도다.
도11a 및 도11b는 일 실시형태에 따른 표시장치를 각각 나타낸 모식도다.
도12 및 도12b는 일 실시형태에 따른 조명장치와 이동체를 각각 나타낸 모식도다.
도13a 및 도13b는 일 실시형태에 따른 웨어러블 디바이스를 각각 나타내는 모식도다.
이하, 첨부도면을 참조해서 실시형태를 상세하게 설명한다. 이때, 이하의 실시형태는 청구된 발명의 보호범위를 한정하는 것은 아니다. 실시형태에는 복수의 특징이 기재되어 있지만, 이들 복수의 특징의 모두가 발명에 필수적인 것은 아니고, 또한, 복수의 특징은 임의로 조합되어도 된다. 더구나, 첨부도면에 있어서는, 동일 혹은 유사한 구성에 동일한 참조번호를 붙이고, 중복한 설명은 생략한다.
도1a는, 본 발명의 일 실시형태에 따른 반도체장치의 평면도이고, 도1b는 도1a에 있어서의 X-X'선에 따른 단면도다.
도1a에 나타낸 것과 같이, 반도체장치(500)는 소자 기판(100), 배선 기판(300)과 이방성 도전막(200)을 구비한다. 소자 기판(100)은, 소자 기판(100)의 주면 위에 기능 소자(40)가 설치되는 유효 영역 AA와, 유효 영역 AA의 주변에 위치하는 주변 영역 PA를 구비한다. 주변 영역 PA에는, 배선 기판(300)과의 접합 영역 MA가 설치되고, 접합 영역 MA에는 이방성 도전막(200)이 설치된다. 주변 영역 PA는, 비유효 화소가 설치된 비유효 화소 영역(미도시)을 포함할 수 있다. 비유효 화소는, 유효 화소로서는 기능하지 않는, 더미 화소, 기준 화소, 테스트 화소 등이다.
도1b에 나타낸 것과 같이, 소자 기판(100)은 기판 SUB을 포함하고, 소자 기판(100)의 표면과 이면 중, 트랜지스터(10)가 설치된 면을 주면(101)으로 설정한다. 기판 SUB 위에 트랜지스터(10)가 설치되고, 트랜지스터(10) 위에는 절연층(20)이 설치된다. 절연층(20)의 내부에는, 배선층(30) 및 단자(30P)가 설치된다. 복수 배치된 단자(30P) 위의 절연층(20)에는 개구가 설치되고, 외부 접속 단자(30P)가 외부로 노출된다. 소자 기판(100)의 유효 영역 AA에 있어서의 절연층(20) 위에는 기능 소자(40)가 설치된다. 기능 소자(40)는, 반도체장치(500)가 표시장치이면 표시 소자이다. 표시 소자는 ELD(Electroluminescence Display)에 있어서의 EL 소자 또는 DMD(Digital Mirror Device)에 있어서의 반사 소자이다. 기능 소자(40)는, 반도체장치(500)가 촬상 소자이면 광전 변환소자이다.
기능 소자(40) 위에는 기능 소자(40)에의 수분의 확산을 억제하기 위한 패시베이션층 PV가 설치된다. 접합 영역 MA에 있어서의 절연층(20) 위에는 각 단자(30P) 사이에 단자간 절연부(50)가 설치된다. 전술한 패시베이션층 PV를 접합 영역 MA까지 형성하여, 단자간 절연부(50)로서 사용할 수 있다. 단자(30P) 및 단자간 절연부(50) 위에는, 도전 입자(220)(도2a 및 도2b 참조)를 함유한 이방성 도전막(ACF)(200)이 설치되고, 이방성 도전막(200)을 거쳐 배선 기판(300)이 접합된다(이하, ACF 압착으로 부른다). 도시하지 않았지만, 기능 소자(40)가 표시 소자인 경우, 표시 소자로부터의 발광을 효율적으로 추출하기 위해, 기능 소자(40) 위에 렌즈층을 설치할 수 있다. 이와 달리, 기능 소자(40)가 백색의 빛을 방출하는 유기 EL 소자인 경우, 기능 소자(40) 위에 컬러 필터층을 추가로 설치할 수 있다. 전술한 렌즈층 및 컬러 필터층과 같은 층에 단자간 절연부(50)를 형성해도 된다. 패시베이션층 PV를 설치하지 않고, 기능 소자(40) 위에 글래스 등의 투명 기판을 접착제로 접합시키는 구성을 채용해도 된다.
도2a는, 본 실시형태에 따른 반도체장치의 접합 영역 MA 만을 확대하여 얻어진 단면 모식도다. 도2b는, ACF 압착 직전의 형상을 나타낸 단면 모식도다.
도2a에 나타낸 것과 같이, 기판 SUB 위에 절연층(20)이 설치되고, 절연층(20) 내에 단자(30P)가 설치된다. 각 단자(30P)의 사이에는 단자간 절연부(50)가 설치되어, 절연층(20) 및 각 단자(30P)의 외측 단부를 덮고 있다. 단자간 절연부(50)로서 방습성이 높은 무기막(수분의 투과율이 낮은 무기막)을 단자들 사이의 절연층(20) 위에 형성함으로써, 수분에 의한 유기 EL 표시 소자나 반도체 소자 등의 기능 소자(40)의 열화를 억제할 수 있다. 이와 달리, 단자간 절연부(50)로서, 탄성률이 작은 수지막을 단자 사이의 절연층(20) 위에 형성함으로써, ACF 압착시에 이방성 도전막(200) 내에 함유되는 도전 입자(220)에 의해 절연층(20)이 손상되는 것을 억제할 수 있다. 이방성 도전막(200)은 수지부(210)에 도전 입자(220)가 분산 함유되어 구성된다. 배선 기판(300)은 베이스 기재(310)와 전극(320)으로 이루어진다. 소자 기판(100)의 단자(30P)와 배선 기판(300)의 전극(320)은 1대1로 대향하고 있고, 도전 입자(220)를 거쳐 전기적으로 접합된다.
다음에, 도2b를 참조하여 본 실시형태의 특징적인 부분인 단자간 절연부(50)의 형상에 대해 설명한다. 이때, 도2b는 배선 기판(300)을 ACF 접합하기 직전의 단면도다. 도2b에 나타낸 것과 같이, 단자간 절연부(50)는 상부면(50T)과 경사 측면부(50S)를 갖는 사다리꼴 단면을 갖는다.
이 예에서, 단자간 절연부(50)를 복수의 단자(30P)가 배치되는 방향으로 절단한 경우의 단면에 있어서, W는 단자간 절연부(50)의 상부면(정상부)(50T)의 폭을 나타내고, S는 절연층(20) 및 단자(30P)의 외측 단부와 접하는 단자간 절연부(50)의 바닥부의 폭을 나타내고, X는 경사 측면부(측변)의 폭을 나타내고, H는 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면(50T)까지의 높이를 나타낸다. 또한, θ는 상부면(50T)의 법선과 경사 측면부(50S)가 이루는 각을 나타낸다. 또한, L은 단자간 절연부(50)로부터 노출하고 있는 단자(30P)의 폭을 나타내고, R은 도전 입자(220)의 직경을 나타낸다.
인접하는 단자 사이의 거리인 단자간 피치 P는 L+S로 주어질 수 있다. 단자간 피치 P는, 예를 들면, 30㎛ 이하이다. 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면(50T)까지의 높이 H는 도전 입자(220)의 직경 R보다도 작은 것이 바람직하다. 높이 H가 도전 입자(220)의 직경 R보다 큰 경우, 얼라인먼트 어긋남에 의해 배선 기판(300)의 전극(320)의 일부가 단자간 절연부(50)에 중첩한(겹친) 상태에서 열압착이 행해지면, 전극(320)이 단자간 절연부(50)의 상부면(50T)에 접촉할 때, 더 이상 전극을 하강할 수 없게 된다. 이 때문에, 단자(30P) 위의 도전 입자(220)에 전극(320)이 접촉하지 않게 되어, 도통 불량이 생기게 된다. 얼라인먼트 어긋남에 의해 배선 기판(300)의 전극(320)의 일부가 단자간 절연부(50)에 중첩되더라도, 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면(50T)까지의 높이 H를 도전 입자의 직경 R보다 작게 함으로써, 안정된 전기적인 도통을 얻을 수 있다.
또한, 본 실시형태에 따른 단자간 절연부(50)는, 상부면(50T)의 폭 W가 도전 입자(220)의 직경 R보다도 작다고 하는 특징을 갖는다. 단자간 절연부(50)의 상부면(50T)의 폭 W를 도전 입자(220)의 직경 R보다도 작게 하여 얻어지는 효과에 대해서는 후술한다.
단자간 절연부(50)로부터 노출된 단자(30P)의 폭 L은, 예를 들면, 16㎛이다. 단자간 절연부(50)의 바닥부의 폭 S는, 예를 들면, 6㎛이고, 따라서 단자간 피치 P는 22㎛이다. 도전 입자(220)의 직경 R이, 예를 들면, 4㎛라고 가정하면, 단자간 절연부(50)의 상부면(50T)의 폭 W는 4㎛보다도 작게 되고, 예를 들면, 3㎛이다. 이미 설명한 것과 같이, 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면(50T)까지의 높이 H도 도전 입자(220)의 직경 R보다 작게 하는 것이 바람직하고, 예를 들면, 2㎛이다. 또한, 단자간 절연부(50)의 상부면(50T)의 법선과 경사 측면부(50S)가 이루는 각 θ은, 예를 들면, 60°이다.
단자간 절연부(50)의 상부면(50T)의 폭 W가 도전 입자(220)의 직경 R보다도 작은 것을 만족하면, 단자간 절연부(50)는, 도2b에 나타낸 것과 같은 대략 사다리꼴 형상 대신에, 도3a에 나타낸 것과 같은 반원 형상, 또는 도3b에 나타낸 것과 같은 삼각형 형상이어도 된다. 도3c에 나타낸 것과 같이, 단자간 절연부(50)는, 복수의 경사 측면부(50S1 및 50S2)를 갖는 다각 형상이어도 된다.
도3a에 나타낸 것과 같은 반원 형상의 경우에도, 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면(50T)까지의 높이 H는 도전 입자(220)의 직경 R보다 작게 하는 것이 바람직하다. 도3a에 나타낸 반원 형상 및 도3b에 나타낸 삼각형 형상의 경우, 단자간 절연부(50)의 상부면의 폭 W는 거의 0이 되어, 본 실시형태의 W<R의 관계를 만족시킨다. 단자간 절연부(50)는 타원 형상이어도 되고, 타원의 정상부의 폭이 R보다 작다.
도3c에 나타낸 것과 같이, 복수의 경사부를 갖는 다각 형상의 경우, 참조번호 50S1은 단자(30P)에 접촉하는 경사부를 나타내고, 50S2는 경사부 50S1에 접속하는 경사부를 나타낸다. 이 경우, 단자(30P)의 표면으로부터 경사부 50S1과 50S2의 접속점까지의 높이 H1을 도전 입자(220)의 직경 R보다 작게 하는 것이 바람직하다. 복수의 경사부를 갖는 다각 형상의 경우에도, 단자(30P)의 표면으로부터 단자간 절연부(50)의 상부면까지의 높이 H를 도전 입자(220)의 직경 R보다 작게 하는 것이 보다 바람직하다. 적어도 단자(30P)의 표면으로부터 경사부 50S1과 50S2의 접속점까지의 높이 H1을 도전 입자(220)의 직경 R보다 작게 한다. 이에 따라, 얼라인먼트 어긋남에 의해 배선 기판(300)의 전극(320)의 일부가 단자간 절연부(50)의 경사부 50S1에 중첩되더라도, 전극(320)이 경사부 50S1에 접촉하는 것이 억제되므로, 안정된 도통을 얻을 수 있다. 도전 입자(220)의 직경 R이, 예를 들면, 4㎛인 경우, 단자(30P)의 표면으로부터 경사부 50S1과 50S2의 접속점까지의 높이 H1은, 예를 들면, 3㎛이다. 단자간 절연부(50)는 좌우의 경사 측면부(50S)가 서로 다른 경사를 갖는 비대칭의 대략 사다리꼴 형상 혹은 삼각형 형상을 가져도 된다.
도4a 및 도4b에 나타낸 것과 같이, 접합 영역 MA 내에서, 단자간 절연부(50)의 형상이 다를 수 있다(단자간 절연부(50)가 복수 종류의 형상을 가질 수 있다). 도4a는 접합 영역 MA의 중앙 근방에 위치하는 단자들 사이의 영역의 단면 모식도이고, 도4b는 접합 영역 MA의 단부 근방에 있는 단자들 사이의 영역의 단면 모식도다. 접합 영역 MA의 중앙 근방에서는 단자간 절연부(50)는 도4a에 나타낸 것과 같은 등변사다리꼴 형상을 갖는다. 한편, 접합 영역 MA의 단부 근방에 있어서는, 단자간 절연부(50)는 도4b에 나타낸 것과 같이 좌우 비대칭이다. 구체적으로는, 접합 영역 MA의 중앙부 측의 경사 측면부 50SC의 폭 Xc이 접합 영역 MA의 단부 측의 경사 측면부 50SE의 폭 Xe보다도 넓은 비대칭 사다리꼴 형상을 갖는다.
ACF 접합단계에서, 배선 기판(300) 및 소자 기판(100)은 접합 영역 MA의 중앙부로부터 그것의 단부를 향해 열팽창하므로, 배선 기판(300)의 열팽창량은 접합 영역 MA의 중앙부보다도 접합 영역 MA의 단부에서 더 크다. 접합 영역 MA의 중앙 근방에서는 배선 기판(300)의 열팽창량이 작기 때문에, 도4a에 나타낸 것과 같이, 배선 기판(300)의 전극(320)이 단자(30P)의 중심에 위치하고 있다. 이에 반해, 접합 영역 MA의 단부 근방에서는 배선 기판(300)의 열팽창량이 크기 때문에, 도4b에 나타낸 것과 같이, 배선 기판(300)의 전극(320)은 단자(30P)의 중심으로부터 어긋나 단자간 절연부(50)에 중첩한다. 따라서, 접합 영역 MA의 단부 근방에서 단자간 절연부(50)의 형상에 대해, 접합 영역 MA의 중앙부 측의 경사 측면부 50SC의 폭 Xc을 접합 영역 MA의 단부 측의 경사 측면부 50SE의 폭 Xe보다도 넓게 한다. 이에 따라, 배선 기판(300)의 열팽창에 의한 얼라인먼트 어긋남에 대해 도통 불량의 저감을 도모할 수 있다. 단자간 절연부(50)의 형상이 반원 형상, 타원 형상, 또는 비대칭 사다리꼴 형상인 경우에는, 후술하는 것 같이, 에치백법을 사용할 수 있다.
다음에, 단자간 절연부(50)의 상부면의 폭 W를 도전 입자의 직경 R보다도 작게 하여 얻어지는 효과에 대해 도5a 내지 도5c를 참조하여 설명한다. 도5a 내지 도5c는 소자 기판(100)에 배선 기판(300)을 ACF 접합하는 단계에 있어서의 접합 영역의 단면을 시계열적으로 나타낸 단면 모식도다. 도5a 내지 도5c는 배선 기판(300)의 전극(320)이 단자간 절연부(50)에 중첩한, 소위 얼라인먼트 어긋남 상태를 도시하고 있다.
도5a는, 소자 기판(100)과 배선 기판(300)을 이방성 도전막(200)을 거쳐 임시 부착한 상태, 소위 가압착한 상태를 나타내고 있다. 가압착에서는 통상 60 내지 90℃ 정도의 저온에서 압착이 행해진다. 이 상태에서는, 단자(30P)와 배선 기판(300)의 전극(320)의 갭이 도전 입자(220)의 직경 R보다도 크기 때문에, 단자(30P)와 전극(320)이 아직 도통 상태에 있지 않다.
도5b는, 배선 기판(300)의 베이스 기재(310)에 압착 히터 HT가 당접한 상태에서 압착 히터 HT가 서서히 하강하는 상태를 나타내고 있다. 배선 기판(300)의 베이스 기재(310)를 거쳐 열과 하중이 수지부(210)에 인가되면, 수지부(210)는 열에 의해 연화되어 유동적으로 되어, 도전 입자(220)가 전극(320)에 의해 눌려 수지부(210)의 내부를 이동한다. 도5b는 도전 입자(220)에 걸리는 힘의 벡터 V를 나타내고 있다. 도전 입자(220)는, 전극(320)에 의해 눌려 단자간 절연부(50)의 경사 측면부(50S)를 따라 이동하고, 최종적으로는 도5c에 나타낸 것과 같이 단자(30P) 위에 접촉한 후, 단자(30P)와 전극(320)의 양쪽에 접촉한다. 이 상태를 유지하면서 압착 히터 HT로부터의 열에 의해 수지부(210)가 완전히 경화되고, 도전 입자(220)가 단자(30P)와 전극(320)의 양쪽에 접촉한 상태가 고정된다.
단자간 절연부(50)의 상부면(50T)의 폭 W가 커짐에 따라, 전극(320)과 단자간 절연부(50) 사이에 도전 입자(220)가 포착되기 쉬워진다. 단자간 절연부(50)의 상부면(50T)과 전극(320) 사이에 도전 입자(220)가 끼워지면, 단자(30P)와 전극(320) 사이의 갭이 도전 입자(220)의 직경 R보다도 커진다. 그 때문에, 단자(30P)와 전극(320)의 양쪽에 도전 입자(220)를 접촉할 수 없어, 도통 불량을 일으킨다. 단자간 절연부(50)의 상부면(50T)의 폭 W는, 도전 입자(220)의 직경 R보다도 작은 것이 바람직하고, 더욱 바람직하게는 도전 입자(220)의 직경 R의 1/2 이하이다. 단자간 절연부(50)의 상부면(50T)의 폭 W를 도전 입자의 직경 R보다도 작게 함으로써, 단자간 절연부(50)의 상부면(50T)에 의해 도전 입자(220)가 포착될 확률을 저감하여, 도통 불량을 저감하는 것이 가능해진다.
또한, 단자간 절연부(50)의 상부면(50T)의 법선과 경사부가 이루는 각 θ은 30°이상 70°이하의 범위인 것이 바람직하다. θ 이 30°보다 작으면, 단자간 절연부(50)의 경사 측면부(50S)의 폭이 좁아져, 본 실시형태의 효과가 작아진다. 반대로, θ이 70°보다 크면, 도전 입자(220)가 단자간 절연부(50)의 경사 측면부(50S)를 따라 이동하기 어려워지기 때문에, 본 실시형태의 효과가 작아진다. 더구나, 경사 측면부(50S)의 폭이 넓어지기 때문에, 단자간 피치가 커져 버린다. 이 때문에, 각도 θ은 30°이상 70°이하의 범위가 바람직하다. 이상에서 설명한 것과 같이, 본 실시형태에 따르면, 소자 기판(100)과 배선 기판(300) 사이에 얼라인먼트의 어긋남이 생긴 경우에도, 소자 기판과 배선 기판 사이의 도통 불량을 저감할 수 있다.
본 실시형태의 반도체장치의 일례인 유기 EL 표시장치(700)의 제조방법에 대해 도6을 참조하여 설명한다. 도6에 나타낸 것과 같이, 유기 EL 표시장치(700)는 기판 SUB을 포함한다.
기판 SUB에는, 예를 들면, 실리콘을 사용할 수 있다. 기판 SUB의 상부 표면인 주면(101)에는 트랜지스터 등의 반도체 소자(10)가 설치되어 있다. 기판 SUB의 주면(101) 및 반도체 소자(10) 위에는, 절연층(20)이 설치되어 있다. 절연층(20)에는, 산화 실리콘, 질화 실리콘, 탄화 실리콘 등이 사용된다. 절연층(20)에는, 반도체 소자(10)에 전기적으로 접속된 콘택 플러그(미도시)가 배치되어 있다. 콘택 플러그 각각에는, 텅스텐 등의 도전부재가 매립되어 있다. 절연층(20)의 내부에는, 콘택 플러그를 거쳐 반도체 소자(10)에 전기적으로 접속된 배선층(30)이 설치되어 있다. 배선층(30)에는, 알루미늄 또는 구리 등의 금속부재가 사용되고, 절연층에의 금속 확산을 억제하기 위해 절연층과 배선 구조의 계면에 Ti, Ta, TiN 또는 TaN 등의 배리어메탈을 설치해도 된다.
소자 기판(100)의 주변회로 영역 PA에는 배선층(30)과 같은 층에서 외부 전원과 접속하기 위한 단자(30P)와 접지 배선(30C)이 설치되지만, 단자(30P) 위에는 절연층(20)이 제거되어 단자 표면을 노출시킨다. 후술하는 거소가 같이, 접지 배선(30C) 위의 부분도 유기 EL 소자를 구성하는 대향 전극(44)에 접속하기 위해 개구하고 있다.
유효 화소 영역 AA에 있어서 절연층(20) 위에는 유기 EL 소자(40)가 설치된다. 유기 EL 소자(40)는 적어도 배선층(30)과 스루홀을 거쳐 전기적으로 접속되는 화소 전극(42), 유기 발광층(43) 및 대향 전극(44)을 갖는다. 화소 전극(42)은 절연층(20) 위에 설치된 분리부(41)에 의해 화소마다 분리되어 배치된다. 분리부(41)에 의해 화소 전극(42)의 단부를 피복함으로써, 각각의 화소 전극(42)과 대향 전극(44)의 단락을 억제할 수 있다. 화소 전극(42)으로부터 정공을 주입 및 수송하기 쉽게 하기 위해, 정공주입층 및 정공수송층을 화소 전극(42)과 유기발광층 사이에 형성하는 것이 바람직하다. 또한, 대향 전극(44)우로부터 전자를 주입 및 수송하기 쉽게 하기 위해, 전자수송층 및 전자주입층을 대향 전극(44)과 유기발광층 사이에 형성하는 것이 바람직하다. 이 예에서는, 화소 전극(42)/정공주입층/정공수송층/유기발광층/전자수송층/전자주입층/대향 전극(44)의 적층 구조를 채용하였다.
대향 전극(44)은 전체 화소 공통의 전극이며, 주변회로 영역 PA까지 연신 배치되어 전술한 접지 배선(30C)에 접속된다. 접지 배선(30C)과 대향 전극(44) 사이의 접속부는 일반적으로 캐소드 콘택으로 불린다. 유기 발광층(43)과 대향 전극(44)은 금속 마스크를 사용한 증착이나 스퍼터링에 의해 유효 화소 영역 전체면에 형성된다. 그러나, 금속 마스크와 기판 사이에 갭이 생기기 때문에, 금속 마스크 개구의 외측에 퍼짐(spreading)이 발생한다. 유기발광층의 퍼짐은 0.2mm 이상이기 때문에, 캐소드 콘택의 위치는 적어도 0.2mm 이상만큼 유효 화소 영역의 단부의 외측에 설치하는 것이 바람직하다.
그후, 기판 SUB의 주면(101)의 전체면에 유기 EL 소자(40)에의 수분의 침투를 억제하기 위한 패시베이션층 PV를 형성한다. 패시베이션층 PV로서 질화 실리콘, 산질화 실리콘 또는 산화 알루미늄 등의 무기 절연막을 사용할 수 있다. 본 실시형태에서는, 패시베이션층 PV로서 질화 실리콘을 2㎛ 형성하였다. 다음에, 단자(30P) 위에 형성된 패시베이션층 PV를 포토리소그래피 단계를 사용해서 에칭 제거함으로써, 단자(30P)를 노출시킨다. 즉, 본 실시형태에서는, 유기 EL 소자(40)를 수분으로부터 보호하기 위한 패시베이션층 PV(봉지막)을 단자간 절연부(50)와 겸용하고 있다. 패시베이션층 PV와 단자간 절연부(50)를 같은 층에 연속해서 형성함으로써, 단계를 추가하지 않고 단자간 절연부(50)를 형성할 수 있다.
전술한 것과 같이, 단자간 절연부(50)는 상부면(50T)과 경사 측면부(50S)를 갖고 있다. 단자간 절연부(50)의 경사 측면부(50S)를 형성하는 방법으로서는, 케미컬 드라이에칭이나 약액을 사용한 웨트 에칭 등 임의의 에칭방법을 사용할 수 있다. 본 실시형태에서는, 단자간 절연부(50)로서의 질화 실리콘을 CH2F2/O2/Ar 가스를 사용해서 드라이에칭함으로써, 경사 측면부(50S)를 형성하였다. O2 가스를 첨가할 때, 드라이에칭중에 레지스트를 폭 방향으로 후퇴시킴으로써, 임의의 각도만큼 경사진 측면 형상을 얻는다.
도7a 및 도7b에 나타낸 것과 같이, 레지스트 마스크 RM의 단면 형상을 반원 형상으로 설정하고, 드라이에칭을 행하는 소위 에치백법에 의해 레지스트 마스크의 반원 형상을 전사시킴으로써, 단자간 절연부(50)를 반원 형상으로 형성한다. 레지스트 마스크 RM가 비대칭 사다리꼴 형상이나 복수의 경사부를 갖는 다각형 형상을 갖는 경우도, 마찬가지로 에치백법을 사용해서 단자간 절연부(50)를 형성한다.
상기한 패시베이션층 PV 위에 광 추출 효율을 높이기 위한 렌즈 구조(미도시)를 추가로 설치해도 되고, 렌즈 구조와 동일한 단계에서 반원 형상을 갖는 단자간 절연부(50)를 형성해도 된다.
다음에, 소자 기판(100)에 배선 기판(300)을 이방성 도전막(200)을 거쳐 압착하는 ACF 접합단계를 행한다. 본 실시형태에서는, 배선 기판(300)으로서 플렉시블 프린트 기판(FPC)을 사용하였다. 이방성 도전막(200)으로서는 에폭시 수지중에 직경 4㎛의 도전 입자(220)가 분산하여 형성된 이방성 도전 테이프를 사용하였다. 이방성 도전 테이프를 FPC(300)의 전극면에 부착하고, FPC(300) 및 소자 기판(100)에 형성된 얼라인먼트 마크에 의해, CCD 카메라 등의 화상을 사용해서 얼라인먼트한 후에, FPC(300)을 소자 기판(100)에 가압착한다. 가압착의 온도는 60℃이다. 다음에, 180℃에서 20초간 본압착을 행함으로써 이방성 도전막(200)의 수지를 완전히 경화시켜, ACF 접합을 완료한다.
화상을 사용한 얼라인먼트의 정밀도는 압착 장치에도 의존하지만 6㎛ 정도이다. 화상 얼라인먼트의 정밀도 이외에, 본압착시에 소자 기판(100)과 배선 기판(300) 사이의 열팽창량의 차이에 의한 어긋남이 생긴다. 배선 기판(300)으로서의 FPC에 대해서는, 일반적으로 폴리이미드 수지가 베이스 기재로서 사용되고, 소자 기판(100)의 실리콘의 열팽창계수(3 내지 4×10-6/℃)와 가까운 열팽창계수를 갖는 저팽창 FPC도 시판되고 있다.
예를 들면, 기재 폭 20mm에 대한 열팽창량을 계산하면, 실리콘과 폴리이미드 사이의 열팽창계수 차이가 단지 0.7×10-6/℃인 저팽창 FPC을 사용하더라도, 열팽창량에 2㎛의 차이가 존재한다. 또한, 소자 기판(100)과 FPC(300)의 열팽창계수가 동일해도, 압착 히터와 직접 접촉하는 FPC과, 압착 히터와 간접적으로 접촉하는 소자 기판은 서로 다른 온도를 갖기 때문에, 소자 기판과 FPC 사이의 온도차에 의해 열팽창량에 차이가 생긴다. 폭 20mm에 대한 실리콘과 폴리이미드의 열팽창계수가 모두 3.7×10-6/℃라도, FPC(폴리이미드)의 온도가 200℃이고, 이방성 도전막의 온도가 180℃이며, 소자 기판(실리콘)의 온도가 160℃인 온도 분포가 생기는 경우, 20mm의 기재 폭에 대한 열팽창량에 있어서 약 3㎛의 차이가 생긴다.
따라서, 화상 얼라인먼트 정밀도와 열팽창량의 차이를 모두 고려하면, 합계 10㎛ 정도의 어긋남을 상정할 필요가 있다. 본 실시형태에서는, 노출된 단자(30P)의 폭 L=20㎛이고, 단자간 절연부(50)는, 정상부 50T의 폭 W=2㎛, 바닥부의 폭 S=8㎛, 단자간 피치 L+S=28㎛, 좌우의 경사 측면부(50S) 각각의 폭이 3㎛인 사다리꼴 형상을 갖는다.
FPC의 전극 폭은 8㎛이다. 이 경우, 소자 기판(100)의 단자 중심과 FPC(300)의 전극 중심이 편측에서 6㎛ 이상 어긋나면, FPC(300)의 전극이 단자간 절연부(50)에 중첩하게 된다.
화상 얼라인먼트 정밀도와 열팽창량의 차이에 의해, 소자 기판(100)의 단자(30P)의 중심과 FPC의 전극(320)의 중심이 편측에서 10㎛만큼 어긋나면, FPC의 전극(320)이 단자간 절연부(50)에 4㎛만큼 중첩하게 된다. 그러나, 본 실시형태에서는, 경사 측면부(50S)의 폭이 3㎛이고 전극(320)이 단자간 절연부(50)의 상부면에 1㎛ 밖에 중첩하지 않는다. 이 때문에, 전극(320)과 단자간 절연부(50)의 상부면(50T) 사이에 직경 4㎛의 도전 입자(220)가 포착될 확률이 매우 낮다. 또한, 폭 3㎛를 갖는 전극(320)과 경사 측면부(50S)) 사이에 존재하는 도전 입자(220)가 경사면를 따라 단자부(30P) 위로 이동하므로 도통 불량으로 되기 어렵다.
이상과 같이, 단자간 절연부(50)가 상기한 구성을 가질 때, 소자 기판(100)의 단자부(30P)에 대해 배선 기판(300)의 전극(320)이 어긋나 압착된 경우의 도통 불량을 저감할 수 있다. 환언하면, 얼라인먼트 정밀도 또는 열팽창량 차이에 의한 어긋남의 마진을 고려해서 단자(30P)의 폭을 넓게 설계할 필요가 없어져, 단자 폭 및 단자간 피치를 줄이는 것이 가능해진다. 그 결과, 반도체장치를 소형화할 수 있다.
(비교예)
단자간 절연부(50)의 상부면의 폭이 큰 유기 EL 표시장치를 제조하여, 상기한 실시형태와 비교하였다. 노출된 단자의 폭 L=20㎛이고, 단자간 절연부는 정상부의 폭 W=7㎛, 바닥부의 폭 S=8㎛, 단자간 피치 L+S=28㎛, 좌우 경사면 각각의 폭이0.5㎛인 사다리꼴 형상을 갖고, FPC의 전극 폭은 8㎛이고, 도전 입자의 직경은 4㎛이다. 단자간 절연부(50)의 형상을 제외하고는 상기한 실시형태의 유기 EL 표시장치와 같은 구조 및 제조방법으로 하였다.
실시형태와 비교예의 소자 기판에 대해, FPC을 의도적으로 5㎛, 7㎛ 또는 9㎛만큼 어긋나게 하면서 FPC을 소자 기판에 대해 얼라인먼트함으로써 ACF 접합을 행하여 10개의 유기 EL 표시장치를 제조함으로써, 도통 불량의 발생 횟수를 비교하였다. 그 결과를 표1에 나타낸다.
Figure pat00001
표1에 나타낸 것과 같이, 비교예에서는, 얼라인먼트 어긋남 량이 7㎛ 이상일 때 도통 불량이 발생한다. 이에 반해, 본 실시형태의 구성에서는, 얼라인먼트 어긋남 량이 9㎛일 때에도 도통 불량이 발생하지 않고 있다. 따라서, 상기한 실시형태의 구성을 사용함으로써, 배선 기판(300)과 소자 기판(100) 사이의 얼라인먼트 어긋남 량이 큰 경우에 발생하는 도통 불량이 억제되는 것이 확인되었다.
[유기 발광 소자의 구성]
다음에, 본 실시형태의 구성이 적용되는 유기 발광 소자에 대해 설명한다. 유기 발광 소자는, 기판 위에, 절연층, 제1전극, 유기 화합물층 및 제2전극을 형성해서 구성된다. 음극 위에는, 보호층, 칼라 필터, 마이크로렌즈 등을 설치해도 된다. 칼라 필터를 설치하는 경우에는, 보호층과 칼라 필터 사이에 평탄화층을 설치할 수 있다. 평탄화층은 아크릴 수지 등으로 구성할 수 있다. 칼라 필터와 마이크로렌즈 사이에 평탄화층을 설치하는 경우도 마찬가지이다.
[기판]
기판으로는, 석영, 글래스, 실리콘 웨이퍼, 수지, 금속 등을 사용할 수 있다. 또한, 기판 위에는, 트랜지스터 등의 스위칭 소자와 배선을 구비하고, 그 위에 절연층을 구비해도 된다. 절연층은, 절연층과 제1전극 사이에 배선이 형성 가능하도록 콘택홀을 형성가능하고, 또한 접속하지 않는 배선과의 절연을 확보할 수 있으면, 모든 재료로 제조되어도 된다. 예를 들면, 폴리이미드 등의 수지, 산화 실리콘, 질화 실리콘 등을 사용할 수 있다.
[전극]
전극으로는 한쌍의 전극을 사용할 수 있다. 한쌍의 전극은 양극과 음극일 수 있다.
유기 발광 소자가 발광하는 방향으로 전계를 인가하는 경우에, 전위가 높은 전극이 양극이고, 다른 쪽이 음극이다. 발광층에 홀을 공급하는 전극이 양극이고, 전자를 공급하는 전극이 음극이라고 할 수도 있다.
양극의 구성 재료로서는, 일 함수가 가능한한 큰 재료가 바람직하게 사용된다. 예를 들면, 금, 백금, 은, 구리, 니켈, 팔라듐, 코발트, 셀렌, 바나듐 또는 텅스텐 등의 금속, 이것들 중 일부를 포함하는 혼합물, 이것들 중 일부를 조합하여 얻어진 합금, 또는 산화 주석, 산화 아연, 산화 인듐, 산화 주석 인듐(ITO) 또는 산화 아연 인듐 등의 금속 산화물을 사용할 수 있다. 또한, 폴리아닐린, 폴리피롤 또는 폴리티오펜 등의 도전성 폴리머도 사용할 수 있다.
이들 전극 물질은 1종류를 단독으로 사용하거나, 또는 2종류 이상을 병용해서 사용해도 된다. 양극은 1층 또는 복수의 층으로 구성되어도 된다.
양극을 반사 전극으로서 사용하는 경우에는, 예를 들면, 크롬, 알루미늄, 은, 티타늄, 텅스텐, 몰리브덴, 이것들의 합금, 이것들의 적층한 것 등을 사용할 수 있다. 상기한 재료는 전극으로서의 역할을 갖지 않고, 반사막으로서 기능하는 것도 가능하다. 양극을 투명 전극으로서 사용하는 경우에는, 산화 인듐 주석(ITO), 산화 인듐 아연 등의 산화물 투명 도전층 등을 사용할 수 있지만, 본 발명이 이것들에 한정되는 것은 아니다.
전극의 형성에는, 포토리소그래피 기술을 사용할 수 있다.
한편, 음극의 구성 재료로서는, 일 함수가 작은 재료가 바람직하게 사용된다. 재료의 예로는, 리튬 등의 알칼리 금속, 칼슘 등의 알칼리 토류 금속, 알루미늄, 티타늄, 망간, 은, 납 또는 크롬 등의 금속과, 이것들 중 일부를 포함하는 혼합물을 들 수 있다. 이와 달리, 이들 금속을 조합하여 얻어진 합금도 사용할 수 있다. 예를 들면, 마그네슘-은 합금, 알루미늄-리튬 합금, 알루미늄-마그네슘 합금, 은-구리 합금, 아연-은 합금 등을 사용할 수 있다. 산화 주석 인듐(ITO) 등의 금속 산화물의 이용도 가능하다. 이들 전극 물질은 1종류를 단독으로 사용하거나, 2종류 이상을 병용해서 사용해도 된다. 음극은 1층 구성 또는 다층 구성이어도 된다. 이중에서도, 은을 사용하는 것이 바람직하다. 은의 응집을 저감하기 위해, 은 합금을 사용하는 것이 더욱 바람직하다. 은의 응집을 저감할 수 있으면, 합금의 비율은 제한되지 않는다. 예를 들면, 은과 다른 금속의 비율이 1:1, 3:1 등이어도 된다.
음극은, ITO 등의 산화물 도전층을 사용한 톱 이미션 소자이거나, 또는 알루미늄(Al) 등의 반사 전극을 사용하는 보텀 이미션 소자이어도 되고, 특별히 한정되지 않는다. 음극의 형성방법은 특별히 한정되지 않지만, 직류 스퍼터링법 또는 교류 스퍼터링법을 사용하면, 막의 커버리지가 좋고, 저항을 낮추기 쉽기 때문에, 바람직하다.
[유기 화합물층]
유기 화합물층은, 단층 또는 복수층으로 형성되어도 된다. 유기 화합물층이 복수층을 갖는 경우에는, 이들 층의 기능에 따라, 정공주입층, 정공수송층, 전자저지층, 발광층, 정공저지층, 전자수송층 및 전자주입층으로 불릴 수 있다. 유기 화합물층은, 주로 유기 화합물로 구성되지만, 무기 원자 및 무기 화합물을 포함하고 있어도 된다. 예를 들면, 유기 화합물층은 구리, 리튬, 마그네슘, 알루미늄, 이리듐, 백금, 몰리브덴, 아연 등을 가져도 된다. 유기 화합물층은, 제1전극과 제2전극 사이에 배치될 수 있고, 제1전극 및 제2전극에 접해서 배치되어도 된다.
[보호층]
음극 위에 보호층을 설치해도 된다. 예를 들면, 음극 위에 흡습제를 설치한 글래스를 접착함으로써, 유기 화합물층에 대한 물 등의 침입을 저감하여, 표시 불량의 발생을 억제할 수 있다. 또한, 다른 실시형태로서는, 음극 위에 질화 규소 등으로 이루어진 패시베이션 막을 설치하여, 유기 화합물층에 대한 물 등의 침입을 억제해도 된다. 예를 들면, 음극을 형성하고, 진공을 깨지 않고 그것을 다른 챔버로 반송하고, CVD법으로 두께 2㎛의 질화 규소막을 형성함으로써, 보호층을 형성할 수 있다. CVD법을 사용한 성막후에 원자퇴적법(ALD법)을 사용하여 보호층을 설치해도 된다. ALD법에 의한 막의 재료는 한정되지 않지만, 질화 규소, 산화 규소, 산화 알루미늄 등이어도 된다. ALD법에 의해 형성된 막 위에, CVD법으로 질화 규소막을 더 형성해도 된다. ALD법에 의해 형성된 막은, CVD법으로 형성한 막보다도 작은 막 두께를 가져도 된다. 구체적으로는, ALD법에 의해 형성된 막의 막두께는 50% 이하, 또는 10% 이하이어도 된다.
[칼라 필터]
보호층 위에 칼라 필터를 설치해도 된다. 예를 들면, 유기 발광 소자의 사이즈를 고려한 칼라 필터를 다른 기판 위에 설치하고, 이 기판을 유기 발광 소자를 설치한 기판에 부착해도 된다. 이와 달리, 상기한 보호층 위에 포토리소그래피 기술을 사용하여 칼라 필터를 패터닝해도 된다. 칼라 필터는 고분자 재료로 구성될 수 있다.
[평탄화층]
칼라 필터와 보호층 사이에 평탄화층을 설치해도 된다. 평탄화층은, 하부의 층의 요철을 저감할 목적으로 설치된다. 평탄화층은 층의 목적을 제한하지 않고 재질 수지층으로 불리는 경우도 있다. 평탄화층은 유기 화합물로 구성될 수 있고, 저분자 재료 또는 고분자 재료로 제조될 수 있다. 그러나, 고분자 재료가 더 바람직하다.
평탄화층은 칼라 필터의 상하에 설치되어도 되고, 그 구성 재료는 동일해도 달라도 된다. 구체적으로는, 재료의 예로는, 폴리비닐 카바졸 수지, 폴리카보네이트 수지, 폴리에스테르 수지, ABS 수지, 아크릴 수지, 폴리이미드 수지, 페놀 수지, 에폭시 수지, 실리콘 수지 및 요소 수지를 들 수 있다.
[마이크로렌즈]
발광장치는, 광 출사측에 마이크로렌즈 등의 광학부재를 가질 수 있다. 마이크로렌즈는, 아크릴 수지, 에폭시 수지 등으로 구성될 수 있다. 마이크로렌즈는, 발광장치로부터 추출할 광량의 증가, 추출할 빛의 방향의 제어를 목적으로 할 수 있다. 마이크로렌즈는 반구의 형상을 가질 수 있다. 마이크로렌즈가 반구의 형상을 갖는 경우, 이 반구에 접하는 접선 중, 절연층과 평행한 접선이 존재하며, 이 접선과 반구의 접점이 마이크로렌즈의 정점이다. 마이크로렌즈의 정점은, 임의의 단면도에 있어서도 마찬가지로 결정할 수 있다. 즉, 단면도에 있어서의 마이크로렌즈의 반원에 접하는 접선 중, 절연층과 평행한 접선이 존재하며, 이 접선과 반원의 접점이 마이크로렌즈의 정점이다.
또한, 마이크로렌즈의 중점을 정의할 수도 있다. 마이크로렌즈의 단면에 있어서, 원호의 형상이 종료하는 점으로부터 다른 원호의 형상이 종료하는 점까지의 선분을 가정하고, 이 선분의 중점을 마이크로렌즈의 중점으로 부를 수 있다. 정점 및 중점을 판별하는 단면은, 절연층에 수직한 단면이어도 된다.
[대향 기판]
평탄화층 위에는 대향 기판이 설치될 수 있다. 대향 기판은, 전술한 기판에 대응하는 위치에 설치되기 때문에, 대향 기판으로 불린다. 대향 기판의 구성 재료는, 전술한 기판과 같아도 된다. 전술한 기판이 제1기판인 경우, 대향 기판은 제2기판일 수 있다.
[유기층]
본 발명의 일 실시형태에 따른 유기 발광 소자를 구성하는 유기 화합물층(정공주입층, 정공수송층, 전자저지층, 발광층, 정공저지층, 전자수송층, 전자주입층 등)은, 이하에서 설명하는 방법에 의해 형성된다.
본 발명의 일 실시형태에 따른 유기 발광 소자를 구성하는 유기 화합물층은, 진공증착법, 이온화 증착법, 스퍼터링, 플라즈마법 등의 드라이 프로세스에 의해 형성될 수 있다. 드라이 프로세스 대신에, 적당한 용매에 용질을 용해시켜 공지의 도포법(예를 들면, 스핀코팅법, 디핑법, 캐스트법, LB법, 잉크젯법 등)에 의해 층을 형성하는 웨트 프로세스를 사용할 수도 있다.
여기에서, 진공증착법, 용액도포법 등에 의해 층을 형성하면, 결정화 등이 발생하기 어려워 우수한 경시 안정성이 얻어진다. 또한, 도포법을 사용하여 성막하는 경우에는, 적당한 바인더 수지와 조합해서 막을 형성할 수도 있다.
바인더 수지의 예로는, 폴리비닐 카바졸 수지, 폴리카보네이트 수지, 폴리에스테르 수지, ABS 수지, 아크릴 수지, 폴리이미드 수지, 페놀 수지, 에폭시 수지, 실리콘 수지 및 요소 수지를 들 수 있다. 그러나, 바인더 수지가 이것들에 한정되는 것은 아니다.
이들 바인더 수지는, 호모 폴리머 또는 공중합체로서 1 종류를 단독으로 사용하거나, 2종 이상을 혼합해서 사용해도 된다. 더구나, 필요에 따라, 공지의 가소제, 산화방지제 및 자외선 흡수제 등의 첨가제를 병용해도 된다.
[화소 회로]
발광장치는, 발광소자에 접속되어 있는 화소 회로를 가질 수 있다. 화소 회로는, 제1 및 제2 발광소자의 발광을 독립적으로 제어하는 액티브 매트릭스 회로이어도 된다. 액티브 매트릭스 회로는 전압 또는 전류 프로그래밍 회로이어도 된다. 구동회로는 화소마다 화소 회로를 갖는다. 화소 회로는, 발광소자, 발광소자의 발광 휘도를 제어하는 트랜지스터, 발광 타이밍을 제어하는 트랜지스터, 발광 휘도를 제어하는 트랜지스터의 게이트 전압을 유지하는 용량, 및 발광소자를 거치지 않고 GND에 접속하기 위한 트랜지스터를 가질 수 있다.
발광장치는, 표시 영역과, 표시 영역의 주위에 배치되어 있는 주변 영역을 갖는다. 발광장치는 표시 영역에 화소 회로를 갖고 주변 영역에 표시 제어회로를 갖는다. 화소 회로를 구성하는 트랜지스터의 이동도는, 표시 제어회로를 구성하는 트랜지스터의 이동도보다도 작아도 된다.
화소 회로를 구성하는 트랜지스터의 전류 전압 특성의 기울기는, 표시 제어회로를 구성하는 트랜지스터의 전류 전압 특성의 기울기보다도 작아도 된다. 전류 전압 특성의 기울기는 소위 Vg-Ig 특성에 의해 측정할 수 있다.
화소 회로를 구성하는 트랜지스터는 제1 발광소자 등의 발광소자에 접속되어 있는 트랜지스터다.
발광 영역의 크기에 따라, 구동전류의 크기가 결정될 수 있다. 구체적으로는, 제1 및 제2 발광소자를 같은 휘도에서 발광시킬 경우에, 제1 발광소자에 흘리는 전류값은 제2 발광소자에 흘리는 전류값보다 작아도 된다. 이것은 발광 영역이 작으므로 필요한 전류가 작기 때문이다.
[화소]
발광장치는 복수의 화소를 갖는다. 각각의 화소는 다른 색의 빛 성분을 발광하는 부화소를 갖는다. 부화소는, 예를 들면, 각각 R, G 및 B의 발광색을 갖는다.
각 화소에서는, 화소 개구로도 불리는 영역이 발광한다. 이 영역은 제1영역과 같다.
화소 개구는 5㎛ 이상 15㎛ 이하의 크기를 가질 수 있다. 더욱 구체적으로는, 화소 개구는 11㎛, 9.5㎛, 7.4㎛, 6.4㎛ 등의 크기를 가질 수 있다.
부화소들 사이의 거리는 10㎛ 이하이어도 되고, 구체적으로는, 8㎛, 7.4㎛ 또는 6.4㎛일 수 있다.
화소는 평면도에 있어서 공지의 배치 형태를 취할 수 있다. 예를 들면, 화소는 스트라이프 배치, 델타 배치, 펜타일 배치 또는 베이어 배치를 가져도 된다. 각각의 부화소의 평면도에 있어서의 형상은 공지의 어느쪽의 형상이어도 된다. 예를 들면, 직사각형 또는 마름모꼴 등의 사각형, 또는 육각형 등이 가능하다. 정확한 도형이 아니고 직사각형에 가까운 형상은 직사각형에 포함된다. 부화소의 형상과, 화소 배열을 조합해서 사용할 수 있다.
[본 발명의 일 실시형태의 유기 발광 소자의 용도]
본 발명의 일 실시형태에 따른 유기 발광 소자는, 표시장치나 조명장치의 구성부재로서 사용할 수 있다. 그 밖에도, 유기 발광 소자는, 전자사진 방식의 화상 형성장치의 노광 광원, 액정 표시장치의 백라이트, 백색 광원에 칼라 필터를 갖는 발광장치 등에 적용가능하다.
표시장치는, 에어리어 CCD, 리니어 CCD, 메모리카드 등으로부터의 화상정보를 입력하는 화상 입력부와, 입력된 정보를 처리하는 정보 처리부를 갖고, 입력된 화상을 표시에 표시하는 화상 정보처리장치이어도 된다.
또한, 촬상장치나 잉크젯 프린터에 포함된 표시부는 터치패널 기능을 갖고 있어도 된다. 이 터치패널 기능의 구동방식은, 적외선 방식, 정전 용량 방식, 저항막 방식 또는 전자유도 방식이어도 되고, 특별히 한정되지 않는다. 표시장치는 다기능 프린터의 표시부에 사용되어도 된다.
다음에, 첨부도면을 참조하여 본 실시형태에 따른 표시장치에 대해 설명한다.
도8a 및 도8b는 유기 발광 소자와 이 유기 발광 소자에 접속되는 트랜지스터를 갖는 표시장치의 예를 나타낸 단면 모식도다. 트랜지스터는 능동 소자의 일례다. 트랜지스터는 박막 트랜지스터(TFT)이어도 된다.
도8a는, 본 실시형태에 따른 표시장치의 구성요소인 화소의 일례를 나타낸 것이다. 화소는 부화소(10)를 갖고 있다. 부화소는 발광된 성분에 의해 부화소 10R, 10G, 10B로 나뉘어 있다. 발광 색은, 발광층으로부터 발광되는 광 성분의 파장으로 구별되거나, 또는 각각의 부화소로부터 출사하는 빛이 칼라 필터 등에 의해 선택적 투과 또는 색변환이 행해져도 된다. 각각의 부화소는, 층간절연층(1) 위에 제1전극인 반사 전극(2), 반사 전극(2)의 끝을 덮는 절연층(3), 제1전극과 절연층을 덮는 유기 화합물층(4), 투명전극(5), 보호층(6) 및 칼라 필터(7)를 갖고 있다.
층간절연층(1)은, 층간절연층(1)의 내부 또는 그것의 하층에 트랜지스터 및 용량소자를 구비할 수 있다.
트랜지스터와 제1전극은 콘택홀(미도시) 등을 거쳐 전기적으로 접속될 수 있다.
절연층(3)은, 뱅크 또는 화소 분리막으로도 불린다. 절연층(3)은, 제1전극의 끝을 덮고 있고, 제1전극을 둘러싸 배치되어 있다. 절연층이 배치되지 않고 있는 부분이 유기 화합물층(4)과 접하여 발광 영역을 구성한다.
유기 화합물층(4)은, 정공주입층(41), 정공수송층(42), 제1발광층(43), 제2발광층(44) 및 전자수송층(45)을 갖는다.
제2전극(5)은 투명 전극, 반사 전극 또는 반투과 전극이어도 된다.
보호층(6)은 유기 화합물층에 수분이 침투하는 것을 억제한다. 보호층은 1층으로 도시되어 있지만 복수층을 포함해도 된다. 각각의 층은 무기 화합물층 또는 유기 화합물층일 수 있다.
칼라 필터(7)는 색에 의해 칼라 필터 7R, 7G 및 7B로 나뉜다. 칼라 필터는 평탄화 막(미도시) 위에 형성될 수 있다. 칼라 필터 위에 수지보호층(미도시)이 설치될 수 있다. 칼라 필터는 보호층(6) 위에 형성될 수 있다. 이와 달리, 칼라 필터는 글래스 기판 등의 대향 기판 위에 설치된 후에, 기판이 부착되어도 된다.
도8b에 도시된 표시장치(100)는, 유기 발광 소자(26)와 트랜지스터의 일례로서 TFT(18)를 구비한다. 글래스, 실리콘 등의 기판(11)이 설치되고 기판(11) 위에 절연층(12)이 설치된다. 절연층 위에는 TFT 등의 능동소자(18)가 배치되어 있고, 능동소자의 게이트 전극(13), 게이트 절연막(14) 및 반도체층(15)이 배치되어 있다. TFT(18)은, 반도체층(15), 드레인 전극(16)과 소스 전극(17)을 더 구비한다. TFT(18)의 상부에는 절연막(19)이 설치되어 있다. 절연막에 형성된 콘택홀(20)을 거쳐 유기 발광 소자(26)를 구성하는 양극(21)과 소스 전극(17)이 접속되어 있다.
이때, 유기 발광 소자(26)에 포함되는 전극(양극 및 음극)과 TFT에 포함되는 전극(소스 전극 및 드레인 전극)을 전기 접속하는 방식은 도8b에 도시되는 형태에 한정되는 것은 아니다. 즉, 양극 및 음극 중 한쪽과 TFT의 소스 전극 및 드레인 전극의 한쪽이 전기적으로 접속된다. TFT는 박막 트랜지스터를 가리킨다.
도8b에 도시된 표시장치(100)에서, 유기 화합물층은 1개의 층으로 도시하고 있다. 그러나, 유기 화합물층(22)은 복수층을 포함해도 된다. 음극(23) 위에는 유기 발광 소자의 열화를 저감하기 위한 제1인 보호층(24)과 제2 보호층(25)이 설치되어 있다.
도8b에 도시된 표시장치(100)에서는 스위칭 소자로서 트랜지스터를 사용하고 있지만, 다른 스위칭 소자로서 사용해도 된다.
도8b에 도시된 표시장치(100)에 사용되는 트랜지스터는, 단결정 실리콘 웨이퍼를 사용한 트랜지스터에 한정되지 않고, 기판의 절연성 표면 위에 활성층을 갖는 박막 트랜지스터이어도 된다. 활성층의 예로는, 단결정 실리콘, 아모퍼스 실리콘, 미결정 실리콘 등의 비단결정 실리콘과, 인듐 아연 산화물 및 인듐 갈륨 아연 산화물 등의 비단결정 산화물 반도체를 들 수 있다. 이때, 박막 트랜지스터는 TFT 소자로도 불린다.
도8b에 도시된 표시장치(100)에 포함되는 트랜지스터는 Si 기판 등의 기판 내에 형성되어 있어도 된다. 기판 내에 트랜지스터를 형성한다는 것은, Si 기판 등의 기판을 가공해서 트랜지스터를 형성하는 것을 의미한다. 즉, 기판 내에 트랜지스터가 포함되면, 기판과 트랜지스터가 일체로 형성되어 있다고 볼 수 있다.
본 실시형태에 따른 유기 발광 소자의 발광 휘도는 스위칭 소자의 일례인 TFT에 의해 제어될 수 있고, 복수의 유기 발광 소자를 복수면 내에 설치함으로써 각각의 소자의 발광 휘도에 의해 화상을 표시할 수 있다. 이때, 본 실시형태에 따른 스위칭 소자는 TFT에 한정되지 않고, 저온 폴리실리콘으로 형성된 트랜지스터 또는 Si 기판 등의 기판 위에 형성된 액티브 매트릭스 드라이버이어도 된다. "기판 위"라는 용어는 그 "기판 내부"를 의미할 수도 있다. 기판 내에 트랜지스터를 설치할 것인지 또는 TFT를 사용할 것인지는 표시부의 크기에 근거하여 선택된다. 예를 들면, 크기가 0.5인치 정도이면, Si 기판 위에 유기 발광 소자를 설치하는 것이 바람직하다.
도9는, 본 실시형태에 따른 표시장치의 일례를 나타내는 모식도다. 표시장치(1000)는, 상부 커버(1001)와 하부 커버(1009) 사이에, 터치패널(1003), 표시 패널(1005), 프레임(1006), 회로 기판(1007) 및 배터리(1008)를 가질 수 있다. 터치패널(1003) 및 표시 패널(1005)에는 플렉시블 프린트 회로(FPC) 1002 및 1004가 접속되어 있다. 회로 기판(1007)에는 트랜지스터가 프린트되어 있다. 배터리(1008)는, 표시장치가 휴대 기기가 아니면, 불필요하다. 표시장치가 휴대 기기이어도, 배터리(1008)는 다른 위치에 설치해도 된다.
본 실시형태에 따른 표시장치는, 적색, 녹색 및 청색의 칼라 필터를 가질 수 있다. 적색, 녹색 및 청색의 칼라 필터는 델타 배열로 배치될 수 있다.
본 실시형태에 따른 표시장치는, 휴대 단말의 표시부에 사용될 수 있다. 이때, 표시부는 표시 기능과 조작 기능의 양쪽을 가질 수 있다. 휴대 단말의 예로는, 스마트폰 등의 휴대전화, 태블릿, 및 헤드 마운트 디스플레이를 들 수 있다.
본 실시형태에 따른 표시장치는, 복수의 렌즈를 갖는 광학부와, 이 광학부를 통과한 빛을 수광하는 촬상 소자를 갖는 촬상장치의 표시부에 사용될 수 있다. 촬상장치는, 촬상 소자가 취득한 정보를 표시하는 표시부를 가질 수 있다. 또한, 표시부는, 촬상장치의 외부에 노출한 표시부이거나 파인더 내에 배치된 표시부일 수 있다. 촬상장치는 디지털 카메라 또는 디지털 비디오 카메라일 수 있다.
도10a는, 본 실시형태에 따른 촬상장치의 일례를 나타내는 모식도다. 촬상장치(1100)는, 뷰파인더(1101), 배면 디스플레이(1102), 조작부(1103) 및 하우징(1104)을 가질 수 있다. 뷰파인더(1101)는, 본 실시형태에 따른 표시장치를 가져도 된다. 이 경우, 표시장치는, 촬상할 화상 뿐만 아니라, 환경정보, 촬상 지시 등을 표시해도 된다. 환경정보의 예로는, 외광의 강도 및 방향, 피사체가 움직이는 속도와, 피사체가 차폐물에 차폐될 가능성이다.
촬상에 합한 타이밍은 매우 짧은 시간이므로, 가능한한 빨리 정보를 표시하는 것이 바람직하다. 따라서, 본 발명의 유기 발광 소자를 사용한 표시장치를 사용하는 것이 바람직하다. 이것은 유기 발광 소자가 응답 속도가 빠르기 때문이다. 유기 발광 소자를 사용한 표시장치는, 액정 표시장치보다 더 바람직하게 높은 표시 속도를 요구하는 이들 장치에 사용될 수 있다.
촬상장치(1100)는 광학부(미도시)를 갖는다. 광학부는 복수의 렌즈를 갖고, 하우징(1104) 내에 수용되어 있는 촬상 소자에 결상한다. 복수의 렌즈의 초점은 상대 위치를 조정함으로써 조정될 수 있다. 이 조작을 자동으로 행할 수도 있다. 촬상장치는 광전 변환장치로 불려도 된다. 광전 변환장치는, 화상을 순차 촬상하는 것 대신에, 이전 화상으로부터의 차분을 검출하는 방법, 항상 기록되어 있는 화상으로부터 화상을 잘라내는 방법 등을 촬상의 방법으로서 포함할 수 있다.
도10b는, 본 실시형태에 따른 전자기기의 일례를 나타내는 모식도다. 전자기기(1200)는, 표시부(1201), 조작부(1202)와 하우징(1203)을 갖는다. 하우징(1203)에는, 회로, 이 회로를 갖는 프린트 기판, 배터리 및 통신부를 가져도 된다. 조작부(1202)는, 버튼이거나, 터치패널 방식의 반응부이어도 된다. 조작부는, 지문을 인식해서 록의 해제 등을 행하는 생체 인식부이어도 된다. 통신부를 갖는 전자기기는 통신 기기로 간주할 수도 있다. 전자기기는, 렌즈와 촬상 소자를 구비함으로써 카메라 기능을 더 가져도 된다. 카메라 기능에 의해 촬상된 화상이 표시부에 표시된다. 전자기기의 예로는 스마트폰 및 노트북 컴퓨터를 들 수 있다.
도11a 및 도11b는, 본 실시형태에 따른 표시장치의 일례를 나타내는 모식도다. 도11a는, 텔레비젼 모니터나 PC 모니터 등의 표시장치를 나타낸 것이다. 표시장치(1300)는 프레임(1301)과 표시부(1302)를 갖는다. 표시부(1302)에는 본 실시형태에 따른 발광장치가 사용될 수 있다.
표시장치(1300)는 프레임(1301)과 표시부(1302)를 유지하는 토대(1303)를 갖고 있다. 토대(1303)는 도11a에 도시된 형태에 한정되지 않는다. 프레임(1301)의 밑변이 토대를 겸해도 된다.
또한, 프레임(1301) 및 표시부(1302)는 절곡되어 있어도 된다. 이 경우 곡률반경은 5000mm 상 6000mm 이하이어도 된다.
도11b는 본 실시형태에 따른 표시장치의 다른 예를 나타낸 모식도다. 도11b에 도시된 표시장치(1310)의 표시면은 절곡 가능한데, 즉 표시장치(1310)는 소위 폴더블한 표시장치다. 표시장치(1310)는, 제1표시부(1311), 제2표시부(1312), 하우징(1313) 및 굴곡점(1314)을 갖는다. 제1표시부(1311) 및 제2표시부(1312) 각각은, 본 실시형태에 따른 발광장치를 가져도 된다. 제1표시부(1311)와 제2표시부(1312)는, 이음매가 없는 1매의 표시장치이어도 된다. 제1표시부(1311)와 제2표시부(1312)는 굴곡점에서 나눌 수 있다. 제1표시부(1311) 및 제2표시부(1312)는, 다른 화상을 표시할 수 있고, 함께 1개의 화상을 표시할 수 있다.
도12a는, 본 실시형태에 따른 조명장치의 일례를 나타내는 모식도다. 조명장치(1400)는, 하우징(1401), 광원(1402), 회로 기판(1403), 광학 필름(1404)과, 광확산부(1405)를 가져도 된다. 광원은, 본 실시형태에 따른 유기 발광 소자를 가져도 된다. 광학필터는 광원의 연색성을 향상시키는 필터이어도 된다. 광확산부는, 라이트 업 등을 행할 때, 광원의 빛을 효과적으로 확산하여, 넓은 범위에 걸쳐 이 빛을 보내 줄 수 있다. 광학필터 및 광확산부는 조명의 광 출사측에 설치되어도 된다. 필요에 따라, 조명장치는 최외부에 커버를 가질 수 있다.
조명장치는 예를 들면 실내를 조명하는 장치다. 조명장치는 백색, 주백색, 또는 청색으로부터 적색의 어느 색을 발광할 수 있다. 조명장치는 이들 광 성분들을 조광하는 조광회로를 더 가져도 된다.
조명장치는 본 발명에 따른 유기 발광 소자와 이 유기 발광 소자에 접속되는 전원회로를 더 가져도 된다. 전원회로는, 교류전압을 직류전압으로 변환하는 회로다. 화이트는 색온도가 4200K이고 주백색은 색온도가 5000K이다. 조명장치는 칼라 필터를 더 가져도 된다.
또한, 본 실시형태에 따른 조명장치는 방열부를 갖고 있어도 된다. 방열부는 장치 내의 열을 장치 외부로 방출하며, 이것의 예로는 비열이 높은 금속 및 액체 실리콘을 들 수 있다.
도12b는, 본 실시형태에 따른 이동체의 일례인 자동차의 모식도다. 이 자동차는 등기구의 일례인 테일 램프를 갖는다. 자동차(1500)는, 테일 램프(1501)를 갖고, 브레이크 조작 등을 행했을 때에, 테일 램프를 점등하는 형태를 가질 수 있다.
테일 램프(1501)는, 본 실시형태에 따른 유기 발광 소자를 가져도 된다. 테일 램프는, 유기 EL 소자를 보호하는 보호부재를 가져도 된다. 보호부재의 재료는, 이 재료가 어느 정도 높은 강도를 갖는 투명 재료이면, 제한되지 않으며, 폴리카보네이트인 것이 바람직하다. 폴리카보네이트에 푸란디카르복실산 유도체, 아크릴로니트릴 유도체 등을 혼합해도 된다.
자동차(1500)는, 차체(1503)와, 차체(1503)에 부착되어 있는 창문(1502)을 가져도 된다. 창문은, 자동차의 전후를 확인하기 위한 창문일 수 있고, 투명한 디스플레이일 수도 있다. 이 투명한 디스플레이는 본 실시형태에 따른 유기 발광 소자를 가져도 된다. 이 경우, 유기 발광 소자의 전극 등의 구성 재료는 투명한 부재로 구성되는 것이 바람직하다.
본 실시형태에 따른 이동체는, 선박, 항공기, 드론 등이어도 된다. 이동체는, 본체와 이 본체에 설치된 등기구를 가져도 된다. 등기구는, 본체의 위치를 알리기 위한 발광을 해도 된다. 등기구는 본 실시형태에 따른 유기 발광 소자를 갖는다.
도13a 및 도13b는, 본 발명의 일 실시형태에 따른 발광장치를 적용한 웨어러블 디바이스의 일례이며, 안경형의 표시장치의 모식도다. 표시장치는, 스마트 글래스, HMD(Head Mounted Display), 또는 스마트 콘택 렌즈와 같은 웨어러블 디바이스로서 장착가능한 시스템에 적용할 수 있다. 이러한 적용 예에 사용되는 촬상 표시장치는, 가시광선을 광전변환가능한 촬상장치와, 가시광선을 발광가능한 표시장치를 가져도 된다.
도13a를 참조하여, 1개의 적용 예에 따른 안경(1600)(스마트 글래스)을 설명한다. 안경(1600)의 렌즈(1601)의 표면측에, CMOS 센서나 SPAD와 같은 촬상장치(1602)가 설치되어 있다. 또한, 렌즈(1601)의 이면측에는, 전술한 각 실시형태의 표시장치가 설치되어 있다.
안경(1600)은, 제어장치(1603)를 더 구비한다. 제어장치(1603)는, 촬상장치(1602)와 각 실시형태에 따른 표시장치에 전력을 공급하는 전원으로서 기능한다. 또한, 제어장치(1603)는 촬상장치(1602)와 표시장치의 동작을 제어한다. 렌즈(1601)에는, 촬상장치(1602)에 빛을 집광하도록 구성된 광학계가 형성되어 있다.
도13b를 참조하여, 1개의 적용 예에 따른 안경(1610)(스마트 글래스)을 설명한다. 안경(1610)은, 제어장치(1612)를 갖고 있고, 제어장치(1612)에, 촬상장치 1602에 해당하는 촬상장치와, 표시장치가 탑재된다. 렌즈(1611)에는, 제어장치(1612) 내의 촬상장치와, 표시장치로부터의 발광을 투영하도록 구성된 광학계가 형성되어 있고, 렌즈(1611)에 화상이 투영된다. 제어장치(1612)는, 촬상장치 및 표시장치에 전력을 공급하는 전원으로서 기능하는 동시에, 촬상장치 및 표시장치의 동작을 제어한다. 제어장치는, 장착자의 시선을 검지하는 시선 검지부를 가져도 된다. 시선의 검지는 적외선을 사용하여 행해져도 된다. 적외 발광부는, 표시 화상을 주시하고 있는 유저의 안구에 대해 적외광을 발생한다. 발생한 적외광의 안구로부터의 반사광을 수광 소자를 갖는 촬상부가 검출함으로써, 안구의 촬상 화상이 얻어진다. 평면도에서 적외 발광부로부터 표시부에의 빛을 저감하는 저감부가 설치됨으로써, 화상 품위의 저하를 저감한다.
적외광의 촬상에 의해 얻어진 안구의 촬상 화상으로부터 표시 화상에 대한 유저의 시선을 검출한다. 안구의 촬상 화상을 사용한 시선 검출에는 임의의 공지의 수법을 적용할 수 있다. 일례로서, 각막에 의한 조사광의 반사에 의해 얻어진 푸르키네 상에 근거한 시선 검출방법을 사용할 수 있다.
더욱 구체적으로는, 동공 각막 반사법에 근거한 시선 검출처리가 행해진다. 동공 각막 반사법을 사용하여, 안구의 촬상 화상에 포함되는 동공의 상과 푸르키네 상에 근거하여, 안구의 방향(회전 각도)을 표시하는 시선 벡터가 산출됨으로써, 유저의 시선을 검출한다.
본 발명의 일 실시형태에 따른 표시장치는, 수광 소자를 갖는 촬상장치를 갖고, 촬상장치로부터의 유저의 시선 정보에 근거하여 표시장치의 표시 화상을 제어해도 된다.
구체적으로는, 표시장치는, 시선 정보에 근거하여, 유저가 주시하는 제1 시야 영역과, 제1 시야 영역 이외의 제2 시야 영역을 결정할 수 있다. 제1 시야 영역 및 제2 시야 영역은, 표시장치의 제어장치가 결정하거나, 외부의 제어장치가 결정한 것을 수신해도 된다. 표시장치의 표시 영역에 있어서, 제1 시야 영역의 표시 해상도를 제2 시야 영역의 표시 해상도보다도 높게 제어해도 된다. 즉, 제2 시야 영역의 해상도를 제1 시야 영역보다도 낮게 해도 된다.
또한, 표시 영역은, 제1 표시 영역과, 제1 표시 영역과는 다른 제2 표시 영역을 갖고, 시선 정보에 근거하여, 제1 표시 영역 및 제2 표시 영역으로부터 우선도가 높은 영역을 결정된다. 제1 시야 영역 및 제2 시야 영역은, 표시장치의 제어장치가 결정하거나, 외부의 제어장치가 결정한 것을 수신해도 된다. 우선도가 높은 영역의 해상도를, 우선도가 높은 영역 이외의 영역의 해상도보다도 높게 제어해도 된다. 즉 우선도가 상대적으로 낮은 영역의 해상도를 낮게 해도 된다.
이때, 제1 시야 영역이나 우선도가 높은 영역의 결정에는 AI를 사용해도 된다. AI는, 안구의 화상과 이 화상에서 안구가 실제로 보고 있었던 방향을 교사 데이터로 사용하여, 안구의 화상으로부터 시선의 각도와 시선 앞의 목적물까지의 거리를 추정하도록 구성된 모델이어도 된다. AI 프로그램은, 표시장치, 촬상장치 또는 외부 장치가 가져도 된다. 외부 장치가 갖는 AI 프로그램을 경우에는, 통신을 거쳐 표시장치에 전해진다.
시인 검지에 근거하여 표시 제어를 행하는 경우, 외부를 촬상하도록 구성된 촬상장치를 더 갖는 스마트 글래스가 바람직하게 적용될 수 있다. 스마트 글래스는, 촬상한 외부 정보를 실시간으로 표시할 수 있다.
본 명세서에서 설명한 각 용어는, 본 발명을 설명할 목적으로 사용되는 것에 지나지 않고, 본 발명은 용어의 엄밀한 의미에 한정되는 것은 아니며, 그것의 균등물도 포함할 수도 있다.
상기 실시형태는, 본 발명을 구체화하는 특정한 예에 지나지 않고, 이것들에 의해 본 발명의 기술적 범위의 해석이 제한되는 것은 아니다. 즉, 본 발명은 그것의 기술사상, 또는 그 주요한 특징으로부터 일탈하지 않고, 다양한 형태로 실시할 수 있다.
본 발명에 따르면, 소자 기판의 단자에 대해 배선 기판의 전극이 어긋나 압착된 경우에도, 소자 기판과 배선 기판 사이의 도통 불량을 저감하는 것이 가능해진다.
예시적인 실시형태들을 참조하여 본 발명을 설명하였지만, 본 발명이 이러한 실시형태에 한정되지 않는다는 것은 자명하다. 이하의 청구범위의 보호범위는 가장 넓게 해석되어 모든 변형, 동등물 구조 및 기능을 포괄하여야 한다.

Claims (19)

  1. 제1기판과,
    상기 제1기판의 주면 위에 배치된 기능 소자와,
    상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와,
    상기 단자의 끝을 덮도록 구성된 절연부와,
    상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고,
    상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부와, 상기 정상부에 대해 경사진 측변을 갖고, 상기 정상부의 폭이 상기 도전 입자의 직경보다도 작은 반도체장치.
  2. 제1기판과,
    상기 제1기판의 주면 위에 배치된 기능 소자와,
    상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와,
    상기 단자의 끝을 덮도록 구성된 절연부와,
    상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고,
    상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부과, 상기 정상부에 대해 경사진 측변을 갖고, 상기 단자의 표면으로부터 상기 정상부까지의 높이가 상기 도전 입자의 직경보다도 작은 반도체장치.
  3. 제1기판과,
    상기 제1기판의 주면 위에 배치된 기능 소자와,
    상기 기능 소자에 전기적으로 접속되고 상기 제1기판과는 다른 제2기판에 배치된 전극에 접속되는 단자와,
    상기 단자의 끝을 덮도록 구성된 절연부와,
    상기 단자와 상기 절연부 위에 배치되고 도전 입자를 함유하는 도전막을 구비하고,
    상기 제1기판의 상기 주면에 수직한 단면에 있어서, 상기 절연부는, 정상부과, 상기 정상부에 대해 경사진 측변을 갖고, 상기 측변은, 상기 단자에 접촉하는 제1 경사부와 상기 제1 경사부에 접속된 제2 경사부를 포함하고, 상기 단자의 표면으로부터 상기 제1 경사부와 상기 제2 경사부 사이의 접속부까지의 높이가 상기 도전 입자의 직경보다도 작은 반도체장치.
  4. 제 1항에 있어서,
    상기 단면에 있어서 상기 절연부의 단면 형상이 사다리꼴 형상인 반도체장치.
  5. 제 1항에 있어서,
    상기 단면에 있어서 상기 절연부의 단면 형상이 삼각형 형상인 반도체장치.
  6. 제 1항에 있어서,
    상기 단면에 있어서 상기 절연부의 단면 형상이 반원 형상인 반도체장치.
  7. 제 1항에 있어서,
    상기 단면에 있어서 상기 절연부의 단면 형상이 타원 형상인 반도체장치.
  8. 제 1항에 있어서,
    상기 단면에 있어서의 상기 절연부의 단면 형상에 있어서 상기 측변은, 상기 단자에 접촉하는 제1 경사부와 상기 제1 경사부에 접속된 제2 경사부를 포함하고,
    상기 제1 경사부의 상기 정상부에 대한 경사가 상기 제2 경사부의 상기 정상부에 대한 경사와 다른 반도체장치.
  9. 제 1항에 있어서,
    상기 절연부의 상기 단면은 복수 종류의 단면 형상을 갖는 반도체장치.
  10. 제 1항에 있어서,
    상기 반도체장치의 상부면에서 볼 때, 상기 절연부와 상기 제2기판의 상기 전극이 서로 겹치는 반도체장치.
  11. 제 1항에 있어서,
    상기 단자가 복수 배치되어 있는 반도체장치.
  12. 제 11항에 있어서,
    복수의 상기 단자 중 인접하는 단자들 사이의 피치가 30㎛ 이하인 반도체장치.
  13. 제 1항에 있어서,
    상기 기능 소자 위에 봉지막이 설치되고, 상기 봉지막이 상기 절연부까지 연속해서 배치되어 있는 반도체장치.
  14. 제 1항에 있어서,
    상기 기능 소자 위에 설치된 렌즈 구조를 더 구비하고,
    상기 절연부가 상기 렌즈 구조의 재료와 동일한 재료로 형성되는 반도체장치.
  15. 제 1항에 있어서,
    상기 단자 아래에 설치된 절연층을 더 구비하고,
    상기 절연부는 상기 절연층의 탄성률보다도 낮은 탄성률을 갖는 반도체장치.
  16. 제 1항에 있어서,
    상기 단자 아래에 설치된 절연층을 더 구비하고,
    상기 절연부는 상기 절연층의 수분 투과율보다 낮은 수분 투과율을 갖는 반도체장치.
  17. 복수의 화소를 갖고,
    상기 복수의 화소의 적어도 한개가, 청구항 1 내지 16 중 어느 한 항에 기재된 반도체장치와, 상기 반도체장치에 접속된 트랜지스터를 갖는, 표시장치.
  18. 복수의 렌즈를 갖는 광학부와, 상기 광학부를 통과한 빛을 수광하도록 구성된 촬상 소자와, 상기 촬상 소자가 촬상한 화상을 표시하도록 구성된 표시부를 갖고,
    상기 표시부는 청구항 1 내지 16 중 어느 한 항에 기재된 반도체장치를 갖는 촬상장치.
  19. 청구항 1 내지 16 중 어느 한 항에 기재된 반도체장치를 갖는 표시부와, 상기 표시부가 설치된 하우징과, 상기 하우징 내에 설치되고 외부와 통신을 행하도록 구성된 통신부를 갖는 전자기기.
KR1020220044901A 2021-04-15 2022-04-12 반도체장치, 표시장치, 촬상장치, 및 전자기기 KR20220142938A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021069265A JP2022164048A (ja) 2021-04-15 2021-04-15 半導体装置、表示装置、撮像装置、電子機器
JPJP-P-2021-069265 2021-04-15

Publications (1)

Publication Number Publication Date
KR20220142938A true KR20220142938A (ko) 2022-10-24

Family

ID=83602801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220044901A KR20220142938A (ko) 2021-04-15 2022-04-12 반도체장치, 표시장치, 촬상장치, 및 전자기기

Country Status (4)

Country Link
US (1) US20220336549A1 (ko)
JP (1) JP2022164048A (ko)
KR (1) KR20220142938A (ko)
CN (1) CN115224061A (ko)

Also Published As

Publication number Publication date
CN115224061A (zh) 2022-10-21
US20220336549A1 (en) 2022-10-20
JP2022164048A (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
US11637264B2 (en) Electronic device, manufacturing method of the same, electronic apparatus, and moving body
EP4033475A1 (en) Organic device, method for manufacturing same, display device, photoelectric conversion device, electronic apparatus, illumination device, and mobile body
US20220238845A1 (en) Apparatus, display apparatus, image capturing apparatus, and electronic apparatus
US20220320452A1 (en) Light-emitting apparatus, display apparatus, imaging apparatus, and electronic equipment
KR20220142938A (ko) 반도체장치, 표시장치, 촬상장치, 및 전자기기
JP7395271B2 (ja) 発光装置、表示装置、及び発光装置の製造方法
WO2023233760A1 (ja) 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法
US20230337489A1 (en) Semiconductor device, light emitting device, display device, photoelectric conversion device, electronic apparatus, illumination device, and moving body
EP4271162A1 (en) Light emitting device, manufacturing method thereof, display device, photoelectric conversion device, electronic apparatus, illumination device, and moving body
US20240172506A1 (en) Light emitting apparatus, display apparatus, photoelectric conversion apparatus, electronic device, illumination apparatus, and moving body
US11527580B2 (en) Semiconductor device, display imaging apparatus, photoelectric conversion apparatus, electronic device, illumination apparatus, and moving body
US20230345797A1 (en) Electronic module, display device, photoelectric conversion device, electronic apparatus, illumination device, moving body, and wearable device
WO2023131998A1 (ja) 発光装置、表示装置、撮像装置、及び電子機器
US20230389381A1 (en) Light emitting device, image capturing device, electronic apparatus, and moving body
EP4149235A1 (en) Organic light-emitting device, display apparatus including the same, electronic apparatus, and method for manufacturing organic light-emitting device
JP2023177215A (ja) 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法
CN116981291A (zh) 发光装置及其制造方法、显示装置、光电转换装置、电子设备、照明装置和移动体
JP2024059243A (ja) 蒸着マスクおよび有機発光素子の製造方法
JP2024074234A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置及び移動体
JP2023164291A (ja) 発光装置及びその製造方法、表示装置、光電変換装置、電子機器、照明装置、並びに移動体
JP2024065685A (ja) 有機デバイスおよび有機デバイスの製造方法
JP2023165556A (ja) 発光装置、発光装置の製造方法、表示装置、光電変換装置、電子機器、照明装置、移動体、および、ウェアラブルデバイス
JP2023178185A (ja) 電子モジュール、表示装置、光電変換装置、および、電子機器
KR20240006438A (ko) 발광 장치, 및 그것을 구비하는 표시장치와 전자기기
JP2023179068A (ja) 半導体装置、表示装置、撮像装置、電子機器および画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination