JPH1140729A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1140729A
JPH1140729A JP10069752A JP6975298A JPH1140729A JP H1140729 A JPH1140729 A JP H1140729A JP 10069752 A JP10069752 A JP 10069752A JP 6975298 A JP6975298 A JP 6975298A JP H1140729 A JPH1140729 A JP H1140729A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
integrated circuit
gold
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10069752A
Other languages
English (en)
Other versions
JP3724945B2 (ja
Inventor
Chin-Shan Pan Eric
チン−シャン パン エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1140729A publication Critical patent/JPH1140729A/ja
Application granted granted Critical
Publication of JP3724945B2 publication Critical patent/JP3724945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディング使用時の問題点を解決で
きるともに、主要製造工程を変更させないで技術改善が
可能となり、さらに信頼性も確保できる半導体装置およ
びその製造方法を提供すること。 【解決手段】 集積回路ダイ１００の所定パターンに配
列された複数個の入出力パッド１０２上に接触ポスト１
３０さらには接触パッド１３２を設ける。一方、先端が
所定パターンに配列された接触ポイントである複数個の
リードフィンガ１５０を有する第２リードフレームを設
ける。この第２リードフレームの複数のリードフィンガ
１５０の接触ポイントを前記接触パッド１５０に接続す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、詳しくはパッケージのリードを集積
回路ダイの入出力パッドに接続する方法に関する。
【０００２】
【従来の技術】近来、集積回路の速度及び複雑性がます
ます増加するのに従い新しく改良されたパッケージング
技術が必要である。一部製品に対しては通常のパッケー
ジング技術が適当でない。新しい設備及び新しい製造技
術を使用すると高価な費用が所要されるため、製造業者
は主要製造工程を変更させない状態で技術を改善するこ
とを望んでいる。
【０００３】パッケージング技術には、集積回路の入出
力パッドを集積回路パッケージのリードに接続する方法
がある。このような接続の一般的な方法としてはワイヤ
ボンディングが上げられる。ワイヤボンディングは個々
のワイヤで入出力パッド及びリード間を接続する技術で
ある。
【０００４】
【発明が解決しようとする課題】このようなワイヤボン
ディング技術は広範囲に用いられているが、幾つかの短
所がある。これら短所は、製造原価、パッケージの大き
さ、及びワイヤボンドされたパッケージが熱に弱いとい
う点である。又、入出力パッド及びパッケージピン間に
位置したワイヤが装置の特性を変化させるという短所を
有する。例えば、ワイヤは電気経路のインダクタンスを
増加させる。
【０００５】一部の応用においてこれらインダクタンス
の増加現象は好ましいものではない。例えば、インダク
タンスが増加すると、多くの集積回路からなる装置が高
スイッチング速度で動作しない。集積回路が動作するの
に必要される周波数は次第に増加する。過去にはワイヤ
のインダクタンスは重要な要素ではなかったが、速度が
増加するのに伴い重要な要素となっている。
【０００６】このような高動作周波数のためガリウム砒
素集積回路の使用頻度が産業界で徐々に増加している。
ガリウム砒素集積回路は多くの無線通信分野や、テレ
ビ、VTR 、及びその他の類似の電子製品で見ることがで
きる。通常のシリコン集積回路はガリウム砒素の高周波
数に勝つことができない。シリコンはほぼ2.5MHzでその
動作がピークに至る。しかし、ガリウム砒素集積回路は
30GHz に近接した周波数でも動作できる。そのような高
速周波数においては、比較的高いインダクタンスを有す
る通常のワイヤボンディングは実際的なパッケージング
技術ではない。
【０００７】他のパッケージング技術としてはＴＡＢ
（Tape Automated Bonding) が知られている。しかし、
ＴＡＢは幾つかの短所のため広く使用されていない。例
えば、ＴＡＢは特別の組立設備を必要とする。これはＴ
ＡＢプロセッシングシステムに変えるときに、高価な費
用が必要となる。また、信頼性の問題が度々ＴＡＢパッ
ケージング技術で発生する。例えば、湿度はＴＡＢ製造
工程に使用されたテープがラミネートされないようにす
る要因になる。更にＴＡＢ技法は集積回路ダイが処理工
程を通じて露出されているため、製造工程の間、集積回
路に対する保護が不十分となる。
【０００８】このような問題点により集積回路をパッケ
ージングするための新しい技術が必要される。本発明
は、ワイヤボンディングを使用せずに通常の組立工程を
用いてリード接続が可能で、信頼性も確保できる半導体
装置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決し上記目
的を達成するために、本発明では、集積回路ダイの所定
パターンに配列された複数個の入出力パッド上に接触ポ
ストを設ける。また、複数個のリードフィンガを有し、
この複数個のリードフィンガは一つずつ接触ポイントを
有し、この接触ポイントが所定パターンに配列された第
２リードフレームを設ける。この第２リードフレームの
複数のリードフィンガの接触ポイントを前記接触ポスト
を介して前記集積回路ダイの入出力パッドに接続する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の半導
体装置の実施の形態を示す断面図である。この実施の形
態の半導体装置は集積回路ダイ１００を備える。この集
積回路ダイ１００は、他の装置と信号の授受ができるよ
うに表面に複数の入出力パッド１０２を所定パターンに
配列して有する。この集積回路ダイ１００は、一般的な
集積回路技術を用いて組み立てられる。該組立技術は当
業界でよく知られている。一具体例としては、集積回路
ダイ１５０はガリウム砒素を用いて製造される。又、集
積回路ダイ１００はシリコンを用いて製造することもで
きる。
【００１１】接触ポスト１３０は各入出力パッド１０２
上に設けられる。接触ポスト１３０はフリップチップ技
術に使用されるバンピング工程により組み立てられる。
接触ポスト１３０は、例えば金属バンプを入出力パッド
１０２上に設けて構成される。金属バンプの金属として
は、例えば金、金メッキのCrCu、金メッキのTiW 、金メ
ッキのTiPd、金メッキのTiPtが上げられる。勿論、他の
導電性物質も接触ポスト１３０を形成するのに使用でき
る。そのような接触ポスト１３０の形成は当業界の通常
の技術者によく知られている。
【００１２】集積回路ダイ１００の表面は、入出力パッ
ド１０２上を除いて第１保護膜１１０で覆われる。第１
保護膜１１０は誘電体物質、例えばベンゾシクロブタン
(BCB) ポリマフィルム又はその他の膜で形成される。こ
の実施の形態においては、この第１保護膜１１０上に更
に第２保護膜１１２が形成される。第２保護膜１１２は
例えばSiN 、SiO 、若しくはSiC で形成される。
【００１３】接触パッド１３２が各接触ポスト１３０上
に設けられる。この接触パッド１３２は接触ポスト１３
０よりも大きい。これは、後述するリードフィンガとの
接続時により多い表面積を提供し、リードフィンガに対
する良好な結合状態を得るのに役立つ。接触パッド１３
２は保護膜１１０, １１２上に広がる。接触パッド１３
２は金属或いは他の導電性物質からなる。一具体例にお
いては接触パッド１３２は金からなる。他の具体例とし
て接触パッド１３２はチタニウムからなる。チタニウム
を使用すると第２保護膜１１２に対する接触パッド１３
２の接着度を向上させ得る。
【００１４】集積回路ダイ１００はダイパドル１４０上
に取着される。図２はダイパドル１４０を具体的に示す
平面図である。ダイパドル１４０はダイパドルリードフ
レーム２００に形成される。ダイパドルリードフレーム
２００は第１リードフレームとも言える。ダイパドル１
４０はプラスチックパッケージの中枢的な機能を行う。
それは集積回路ダイ１００に対する支持度を増加させ
る。ダイパドルリードフレーム２００は製造工程におい
てダイを搬送するのに必要な運送手段を提供する。それ
は例えばストリップ金属シートで製造される。ダイパド
ル１４０はダイパドルリードフレーム２００の金属シー
トに形成される。ダイパドル１４０は集積回路ダイ１０
０とほぼ同様な大きさを有する。集積回路ダイ１００は
高精密度の位置合わせを提供する通常のダイ取着工程を
用いてダイパドルリードフレーム２００のダイパドル１
４０上に取着される。この工程は当業界ではよく知られ
ている。
【００１５】図１に示すように、複数個のリードフィン
ガ１５０が更に設けられる。このリードフィンガ１５０
は、接触パッド１３２及び接触ポスト１３０を通じて入
出力パッド１０２に対する電気的な接触を提供する。こ
れらのリードフィンガ１５０は、入出力パッド１０２を
有する集積回路ダイ１００の表面上に配置される。
【００１６】図３はリードフィンガ１５０の詳細平面図
である。この図に示すように、リードフィンガ１５０は
リードフレーム３００で製造される。リードフレーム３
００は第２リードフレームと言うことができる。リード
フィンガ１５０はリードフレーム３００の支持部から延
在して形成される。それらのリードフィンガ１５０は、
接触ポイントが集積回路ダイ１００の入出力パッド１０
２の所定パターンに対応するパターンに配列されるよう
に形成される。接触ポイントはリードフィンガ１５０の
先端部である。
【００１７】リードフレーム３００のリードフィンガ１
５０は、図１に示すように集積回路ダイ１００の入出力
パッド１０２上に配列される。該配列はダイパドルリー
ドフレーム２００或いは集積回路ダイ１００の配列マー
クにより達成される。リードフィンガ１５０の接触ポイ
ントは接触パッド１３２に接続される。具体的には、リ
ードフィンガ１５０の先端接触ポイントは接触パッド１
３２にレーザスポット溶接される。接触パッド１３２及
びリードフィンガ１５０は簡単に物理的に接続されるよ
うに構成される。リードフィンガ１５０は安定な接続を
補償するように粒子内部接続構造或いは他のマイクロ構
造を有する表面特徴を有することができる。接続法とし
ては、当業界に存在する他の技術も利用できる。例え
ば、ソルダリフロを利用することができる。ただし、一
部製品においてレーザスポット溶接は劣悪な環境で確実
な接続を補償するのに好ましい方法であるといえる。
【００１８】集積回路ダイ１００及びリードフィンガ１
５０はプラスチックモールド内にカプセル化させること
ができる。その際、リードフィング１５０の後端側は他
回路との接続のためにモールド外に導出される。このよ
うなカプセル化は装置を保護できるし、接触パッド１３
２とリードフィンガ１５０間の物理的接触を良好に維持
するのに役立つ。
【００１９】その後、例えば、ディフラッシュ、マーキ
ング、リードプレーティング、リードトリム、及びリー
ドフォームなどの組立工程が通常の製造技法により適用
される。
【００２０】以上のような本発明の実施の形態によれ
ば、ワイヤボンディングを使用せずに通常の組立工程を
用いてリード接続が可能である。したがって、ワイヤボ
ンディング使用時の問題点を解決できるともに、主要製
造工程を変更させないで技術改善が可能となる。さら
に、プラスチックモールドによるカプセル化が可能であ
るから、信頼性低下の問題も発生しない。
【００２１】以上本発明を具体的な実施の形態により説
明したが、本発明はこれに限定されず、特許請求の範囲
に記載された範囲内で種々の変更が可能である。
【００２２】
【発明の効果】以上のように本発明によれば、ワイヤボ
ンディング使用時の問題点を解決できるともに、主要製
造工程を変更させないで技術改善が可能となり、さらに
信頼性も確保できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態を示す断面
図。
【図２】ダイパドルリードフレームを示す平面図。
【図３】リードフィンガを具備したリードフレームを示
す平面図。
【符号の説明】
１００ 集積回路ダイ １０２ 入出力パッド １１０ 第１保護膜 １１２ 第２保護膜 １３０ 接触ポスト １３２ 接触パッド １４０ ダイパドル １５０ リードフレーム

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 所定パターンに配列された複数個の入出
    力パッドを有する集積回路ダイと、 前記集積回路ダイの各入出力パッド上に設けられた複数
    の接触ポストと、 複数個のリードフィンガを有し、この複数個のリードフ
    ィンガは一つずつ接触ポイントを有し、この接触ポイン
    トが所定パターンに配列され、この接触ポイントが前記
    接触ポストを介して前記集積回路ダイの入出力パッドに
    接続される第２リードフレームとを具備することを特徴
    とする半導体装置。
  2. 【請求項２】 第１リードフレームが更に設けられ、こ
    の第１リードフレームのダイパドル上に前記集積回路ダ
    イが取着されることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記複数個の接触ポストは金属からなる
    ことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記金属は、金、金メッキのCrCu、金メ
    ッキのTiW 、金メッキのTiPd、金メッキのTiPtのうちい
    ずれか一つであることを特徴とする請求項３記載の半導
    体装置。
  5. 【請求項５】 前記集積回路ダイの表面は、前記入出力
    パッド上を除いて第１保護膜で覆われることを特徴とす
    る請求項１記載の半導体装置。
  6. 【請求項６】 前記第１保護膜はベンゾシクロブタン(B
    CB) ポリマフィルムであることを特徴とする請求項５記
    載の半導体装置。
  7. 【請求項７】 前記第１保護膜上に第２保護膜が追加形
    成されることを特徴とする請求項５記載の半導体装置。
  8. 【請求項８】 前記第２保護膜は、SiN 、SiO 、または
    SiC からなることを特徴とする請求項７記載の半導体装
    置。
  9. 【請求項９】 前記接触ポスト上に接触パッドが形成さ
    れ、この接触パッドにリードフィンガの接触ポイントが
    接続されることを特徴とする請求項１記載の半導体装
    置。
  10. 【請求項１０】 前記接触パッドは金属からなり、該金
    属は、金または、チタニウムを有する金からなることを
    特徴とする請求項９記載の半導体装置。
  11. 【請求項１１】 前記接触パッドは前記リードフィンガ
    の接触ポイントにスポット溶接されることを特徴とする
    請求項９記載の半導体装置。
  12. 【請求項１２】 前記集積回路ダイ及びリードフィンガ
    はプラスチックにより覆われることを特徴とする請求項
    １記載の半導体装置。
  13. 【請求項１３】 所定のパターンに配列された複数個の
    入出力パッドを有する集積回路ダイと、 前記集積回路ダイの前記入出力パッド上を除く表面を覆
    う第１保護膜と、 前記第１保護膜上に形成された第２保護膜と、 前記集積回路ダイの各入出力パッド上に設けられた複数
    個の接触ポストと、 前記各接触ポスト上に設けられた複数個の接触パッド
    と、 複数個のリードフィンガを有し、この複数個のリードフ
    ィンガは一つずつ接触ポイントを有し、この接触ポイン
    トが所定パターンに配列され、この接触ポイントが前記
    接触パッドに接続される第２リードフレームとを具備す
    ることを特徴とする半導体装置。
  14. 【請求項１４】 前記複数個の接触ポストは金属からな
    ることを特徴とする請求項１３記載の半導体装置。
  15. 【請求項１５】 前記金属は、金、金メッキのCrCu、金
    メッキのTiW 、金メッキのTiPd、金メッキのTiPtのうち
    いずれか一つであることを特徴とする請求項１４記載の
    半導体装置。
  16. 【請求項１６】 前記第１保護膜はベンゾシクロブタン
    (BCB) ポリマフィルムであることを特徴とする請求項１
    ３記載の半導体装置。
  17. 【請求項１７】 前記第２保護膜は、SiN 、SiO 、また
    はSiC であることを特徴とする請求項１３記載の半導体
    装置。
  18. 【請求項１８】 前記接触パッドは金属からなり、該金
    属は、金または、チタニウムを有する金属からなること
    を特徴とする請求項１３記載の半導体装置。
  19. 【請求項１９】 前記接触パッドは前記リードフィンガ
    の接触ポイントにスポット溶接されることを特徴とする
    請求項１３記載の半導体装置。
  20. 【請求項２０】 前記集積回路ダイおよびリードフィン
    ガはプラスチックで覆われることを特徴とする請求項１
    ３記載の半導体装置。
  21. 【請求項２１】 集積回路ダイの複数個の接触パッドに
    対応するパターンに配列された接触ポイントを有する複
    数個のリードフィンガを具備する第２リードフレームを
    準備する工程と、 前記複数個の接触ポイントが前記接触パッド上に配列さ
    れるように前記第２リードフレームを配置する工程と、 前記複数個のリードフィンガの接触ポイントを前記複数
    個の接触パッドに接触させる工程とからなることを特徴
    とする半導体装置の製造方法。
  22. 【請求項２２】 前記複数個のリードフィンガの接触ポ
    イットを前記複数個の接触パッドにスポット溶接する工
    程が追加されることを特徴とする請求項２１記載の半導
    体装置の製造方法。
  23. 【請求項２３】 ダイパドルを有する第１リードフレー
    ムを準備する工程と、 前記第１リードフレームのダイパドルに集積回路ダイを
    取着する工程とが追加されることを特徴とする請求項２
    １記載の半導体装置の製造方法。
JP06975298A 1997-05-23 1998-03-19 半導体装置 Expired - Fee Related JP3724945B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/862,802 1997-05-23
US08/862,802 US5892270A (en) 1997-05-23 1997-05-23 Chip on board assembly without wire bonding

Publications (2)

Publication Number Publication Date
JPH1140729A true JPH1140729A (ja) 1999-02-12
JP3724945B2 JP3724945B2 (ja) 2005-12-07

Family

ID=25339395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06975298A Expired - Fee Related JP3724945B2 (ja) 1997-05-23 1998-03-19 半導体装置

Country Status (4)

Country Link
US (1) US5892270A (ja)
JP (1) JP3724945B2 (ja)
KR (1) KR100270953B1 (ja)
TW (1) TW389970B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288013A (ja) * 2006-04-19 2007-11-01 Nec Electronics Corp 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346739B1 (en) * 1998-12-30 2002-02-12 Stmicroelectronics, Inc. Static charge dissipation pads for sensors
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6528417B1 (en) 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028722A (en) * 1970-10-13 1977-06-07 Motorola, Inc. Contact bonded packaged integrated circuit
JPH01290248A (ja) * 1988-05-18 1989-11-22 Matsushita Electron Corp リードフレーム
US5212402A (en) * 1992-02-14 1993-05-18 Motorola, Inc. Semiconductor device with integral decoupling capacitor
JPH06291234A (ja) * 1993-04-01 1994-10-18 Mitsubishi Electric Corp 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288013A (ja) * 2006-04-19 2007-11-01 Nec Electronics Corp 半導体装置の製造方法
JP4722757B2 (ja) * 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5892270A (en) 1999-04-06
KR100270953B1 (ko) 2000-11-01
KR19980086493A (ko) 1998-12-05
JP3724945B2 (ja) 2005-12-07
TW389970B (en) 2000-05-11

Similar Documents

Publication Publication Date Title
KR930004246B1 (ko) 수지밀봉형 반도체장치
US4684975A (en) Molded semiconductor package having improved heat dissipation
KR0137826B1 (ko) 반도체 디바이스 패키지 방법 및 디바이스 패키지
US5844307A (en) Plastic molded IC package with leads having small flatness fluctuation
US6410987B1 (en) Semiconductor device and a method of manufacturing the same and an electronic device
US7247944B2 (en) Connector assembly
US5530282A (en) Semiconductor device having a multilayer interconnection structure
US5479051A (en) Semiconductor device having a plurality of semiconductor chips
EP0378209B1 (en) Hybrid resin-sealed semiconductor device
JPH08186151A (ja) 半導体装置及びその製造方法
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
JPH07201925A (ja) フィルムキャリアテープ
KR100292036B1 (ko) 반도체패키지의제조방법및그에 따른반도체패키지
JP3724945B2 (ja) 半導体装置
JP2949969B2 (ja) フィルムキャリア半導体装置
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP2539763B2 (ja) 半導体装置の実装方法
KR200172710Y1 (ko) 칩 크기의 패키지
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JPH05235260A (ja) 半導体装置
JPH01231333A (ja) 半導体装置の製造方法
KR100213435B1 (ko) 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지
KR100401536B1 (ko) 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees