JPH0448741A - 半導体部品の実装体 - Google Patents
半導体部品の実装体Info
- Publication number
- JPH0448741A JPH0448741A JP2157957A JP15795790A JPH0448741A JP H0448741 A JPH0448741 A JP H0448741A JP 2157957 A JP2157957 A JP 2157957A JP 15795790 A JP15795790 A JP 15795790A JP H0448741 A JPH0448741 A JP H0448741A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor component
- board
- film substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体部品の実装構造に関するものであり、特
にフィルム基板に実装する半導体部品の実装体に関する
ものである。
にフィルム基板に実装する半導体部品の実装体に関する
ものである。
従来の技術
従来の半導体部品の実装構造としては、例えば特開昭８
４−１９７３７号公報に示されているフィルム基板を使
ったものがある。
４−１９７３７号公報に示されているフィルム基板を使
ったものがある。
第４図はこの従来の半導体部品の実装構造の縦断面図を
示すものであり、 テープ１１上に絶縁層１２をはさんで複数層のり−ド１
３を半導体部品１６の接続端子１４の各列に対応するよ
うに階段上に形成した多層フィルム基板１５に半導体部
品１６を実装している。
示すものであり、 テープ１１上に絶縁層１２をはさんで複数層のり−ド１
３を半導体部品１６の接続端子１４の各列に対応するよ
うに階段上に形成した多層フィルム基板１５に半導体部
品１６を実装している。
発明が解決しようとする課題
しかしながら前記のような構造では、多層フィルム基板
の作製に高度な技術や高価な設備を必要とし、８昌に安
価に作ることができない。また、フィルム基板に半導体
部品を実装するのに、一般に熱圧着法を用いリードと半
導体部品の接続端子を接続するが、前記のような構造で
は、最内周の接続端子に接続されるリード以外のリード
と熱圧着用ツールとの間に他のリードと絶縁層が存在し
ているため、熱圧着を行うのに高度な技術が必要であり
、また、信頼性が低いという欠点があった。
の作製に高度な技術や高価な設備を必要とし、８昌に安
価に作ることができない。また、フィルム基板に半導体
部品を実装するのに、一般に熱圧着法を用いリードと半
導体部品の接続端子を接続するが、前記のような構造で
は、最内周の接続端子に接続されるリード以外のリード
と熱圧着用ツールとの間に他のリードと絶縁層が存在し
ているため、熱圧着を行うのに高度な技術が必要であり
、また、信頼性が低いという欠点があった。
本発明はかかる点に鑑み、高度な技術を必要とせず、容
易に、また、安価に信頼性の高い半導体部品の実装構造
を提供することを目的とする。
易に、また、安価に信頼性の高い半導体部品の実装構造
を提供することを目的とする。
課題を解決するための手段
本発明は、周囲に複数列の接続端子を有する半導体部品
の接続端子の各列毎に異なるフィルム基板のリードを接
続したことを特徴とする半導体部品の実装構造である。
の接続端子の各列毎に異なるフィルム基板のリードを接
続したことを特徴とする半導体部品の実装構造である。
作用
本発明は前記した構造のため、使用するフィルム基板は
一般に使用されているものでよく、容易に安価に作るこ
とができる。また、半導体部品の接続端子の各列に異な
るフィルム基板のリードを接続しているため、フィルム
基板を１枚ずつ従来の熱圧着法により簡単に接続でき、
しかも高い信頼性を得ることができる。
一般に使用されているものでよく、容易に安価に作るこ
とができる。また、半導体部品の接続端子の各列に異な
るフィルム基板のリードを接続しているため、フィルム
基板を１枚ずつ従来の熱圧着法により簡単に接続でき、
しかも高い信頼性を得ることができる。
実施例
第１図は本発明の第１の実施例における半導体部品の実
装構造の縦断面図を示すものである。第１図において、
半導体部品１には周囲に接続端子２が３列形成されてい
る。フィルム基板３−ａ。
装構造の縦断面図を示すものである。第１図において、
半導体部品１には周囲に接続端子２が３列形成されてい
る。フィルム基板３−ａ。
３− ｂ、 ３− ｃはそれぞれ独立しており、フィ
ルム基板３−ａは、半導体部品１の最外周の接続端子２
−ａに接続可能なリード４−ａを有しており、フィルム
基板３−ｂは、２番目の接続端子２−ｂに接続可能なリ
ード４−ｂを有し、フィルム基板３−ｃは、最内周の接
続端子２−ｃに接続可能なリード４−ｃを有している。
ルム基板３−ａは、半導体部品１の最外周の接続端子２
−ａに接続可能なリード４−ａを有しており、フィルム
基板３−ｂは、２番目の接続端子２−ｂに接続可能なリ
ード４−ｂを有し、フィルム基板３−ｃは、最内周の接
続端子２−ｃに接続可能なリード４−ｃを有している。
フィルム基板３−ａのリードは通常の熱圧着法により半
導体部品１の最外周の接続端子２−ａに接続される。次
に、フィルム基板３−ｂのリード４−ｂが２番目の接続
端子２−ｂに、そして、最後にフィルム基板３−Ｃのリ
ード４−ｂが最内周の接続端子２−ｃにそれぞれ熱圧着
法により接続される。この時熱圧着用のツールの大きさ
を最外周の接続端子２−ａｌあるいは、２番目の接続端
子２−ｂに当たらない大きさにしておくと容易に接続す
ることができる。
導体部品１の最外周の接続端子２−ａに接続される。次
に、フィルム基板３−ｂのリード４−ｂが２番目の接続
端子２−ｂに、そして、最後にフィルム基板３−Ｃのリ
ード４−ｂが最内周の接続端子２−ｃにそれぞれ熱圧着
法により接続される。この時熱圧着用のツールの大きさ
を最外周の接続端子２−ａｌあるいは、２番目の接続端
子２−ｂに当たらない大きさにしておくと容易に接続す
ることができる。
そして、各フィルム基板は図示していないがコネクター
や半田付は等により他の基板に接続される。
や半田付は等により他の基板に接続される。
リード４−ｂ＋４−ｃの接続時接続端子２−ｂ。
２−ｃとの間に隙間ができることがあるが、フィルム基
板は大変薄くて柔軟性があるので、接続時に変形し無理
なく接続できるが、接続前に、フィルム基板を所定の形
状に成形しておいてもよい。
板は大変薄くて柔軟性があるので、接続時に変形し無理
なく接続できるが、接続前に、フィルム基板を所定の形
状に成形しておいてもよい。
以上説明したようにこの実施例によれば、フィルム基板
は特殊なものを用いる必要はなく、容易に安価に作るこ
とができる。また、フィルム基板を１枚ずつ半導体部品
の接続端子に通常の熱圧着法で接続していくので、簡単
にしかも、信頼性高く実装することができる。また、多
数の接続端子を有した半導体部品を実装することができ
る。つまり、安価に容易に信頼性高く高密度実装を行う
ことができる。
は特殊なものを用いる必要はなく、容易に安価に作るこ
とができる。また、フィルム基板を１枚ずつ半導体部品
の接続端子に通常の熱圧着法で接続していくので、簡単
にしかも、信頼性高く実装することができる。また、多
数の接続端子を有した半導体部品を実装することができ
る。つまり、安価に容易に信頼性高く高密度実装を行う
ことができる。
第２図は本発明の第２の実施例における半導体部品の実
装構造の縦断面図を示すものである。第２図において、
半導体部品５は周囲に接続端子６を３列有している。フ
ィルム基板？−ａは最外周の接続端子６−ａと接続され
るリード８−ａとフィルム基板７−ｂのバッド９−ａと
接続されるリード８−ｄを存し、フィルム基板７−ｂは
接続端子ｅ−ｂと接続されるリードｓ−ｂとフィルム基
板７−ｃのバッド９−ｂと接続されるリード８−ｅとフ
ィルム基板７−ａのり−ド８−ｄと接続されるバッド９
−ａを有し、フィルム基板？−ｃは接続端子６−ｃと接
続されるリード８−ｃとリード８−ｅ接続されるバッド
９−ｂを有している。
装構造の縦断面図を示すものである。第２図において、
半導体部品５は周囲に接続端子６を３列有している。フ
ィルム基板？−ａは最外周の接続端子６−ａと接続され
るリード８−ａとフィルム基板７−ｂのバッド９−ａと
接続されるリード８−ｄを存し、フィルム基板７−ｂは
接続端子ｅ−ｂと接続されるリードｓ−ｂとフィルム基
板７−ｃのバッド９−ｂと接続されるリード８−ｅとフ
ィルム基板７−ａのり−ド８−ｄと接続されるバッド９
−ａを有し、フィルム基板？−ｃは接続端子６−ｃと接
続されるリード８−ｃとリード８−ｅ接続されるバッド
９−ｂを有している。
以上のように構成されたこの実施例の半導体部品の実装
構造において、以下その実装手順を説明する。
構造において、以下その実装手順を説明する。
半導体部品５の接続端子６−ａにフィルム基板７−ａの
り−ド８−ａが熱圧着法により接続され、その後フィル
ム基板７−ａはフィルム基板７−ｂに実装可能な大きさ
に打ち抜かれる。次にフィルム基板７−ｂのリード８−
ｂを接続端子ｅ−ｂに熱圧着法で接続し、フィルム基板
？−ｂをフィルム基板７−ｃに実装可能な大きさに打ち
抜く。そして、フィルム基板７−ｃのリード８−ｃを接
続端子６−ｃに熱圧着法で接続する。そして、最後にリ
ード８−ｄとバッド９−ａ、 リード８−ｅとパッド
９−ｂを半田付けにより接続する。
り−ド８−ａが熱圧着法により接続され、その後フィル
ム基板７−ａはフィルム基板７−ｂに実装可能な大きさ
に打ち抜かれる。次にフィルム基板７−ｂのリード８−
ｂを接続端子ｅ−ｂに熱圧着法で接続し、フィルム基板
？−ｂをフィルム基板７−ｃに実装可能な大きさに打ち
抜く。そして、フィルム基板７−ｃのリード８−ｃを接
続端子６−ｃに熱圧着法で接続する。そして、最後にリ
ード８−ｄとバッド９−ａ、 リード８−ｅとパッド
９−ｂを半田付けにより接続する。
以上のような実装構造及び実装手順であるため第１の実
施例と同様の効果があり、さらに、各フィルム基板間の
接続がフィルム基板上で行うことができるため、配線距
離を短くすることができる。
施例と同様の効果があり、さらに、各フィルム基板間の
接続がフィルム基板上で行うことができるため、配線距
離を短くすることができる。
第３図は本発明の第３の実施例の縦断面図である。この
実施例は第１の実施例で３枚のフィルム基板を使用して
いたのをフィルム基板１０を折り曲げて使用することに
より１枚のフィルム基板で可能にしている。第１の実施
例と同じ効果があり、サラに、１枚のフィルム基板なの
でフィルム基板内の配線が可能であり配線距離を短くす
ることができる。
実施例は第１の実施例で３枚のフィルム基板を使用して
いたのをフィルム基板１０を折り曲げて使用することに
より１枚のフィルム基板で可能にしている。第１の実施
例と同じ効果があり、サラに、１枚のフィルム基板なの
でフィルム基板内の配線が可能であり配線距離を短くす
ることができる。
なお、以上の実施例では半導体部品の接続端子は３列に
なっているが何列であってもよく、また、半導体部品は
１個になっているが複数個あってもよい。
なっているが何列であってもよく、また、半導体部品は
１個になっているが複数個あってもよい。
発明の詳細
な説明したように、本発明によれば、半導体部品を、安
価に、容易に、信頼性高く、そして、高密度に実装する
ことができ、その実用効果は大きい。
価に、容易に、信頼性高く、そして、高密度に実装する
ことができ、その実用効果は大きい。
第１図は本発明の第１の実施例における半導体部品の実
装構造体の断面図、第２図は本発明の第２の実施例にお
ける半導体部品の実装構造体の断面図、第３図は本発明
の第３の実施例における半導体部品の実装構造体の断面
図、第４図は同従来の実装体の断面図である。 １、 ５． １６・・・半導体部品、２． ６． １４
・・・接続端子、３． ７． １０・・・フィルム基板
、４，８゜１３・・・リード、 ９・・・パッド、 １
１・・・テープ、１２・・・絶縁層、１５・・・多層フ
ィルム基板。 代理人の氏名 弁理士 粟野重孝 はか１名第１図 第３ｙＪ 第 因 第４図 １３ ソード
装構造体の断面図、第２図は本発明の第２の実施例にお
ける半導体部品の実装構造体の断面図、第３図は本発明
の第３の実施例における半導体部品の実装構造体の断面
図、第４図は同従来の実装体の断面図である。 １、 ５． １６・・・半導体部品、２． ６． １４
・・・接続端子、３． ７． １０・・・フィルム基板
、４，８゜１３・・・リード、 ９・・・パッド、 １
１・・・テープ、１２・・・絶縁層、１５・・・多層フ
ィルム基板。 代理人の氏名 弁理士 粟野重孝 はか１名第１図 第３ｙＪ 第 因 第４図 １３ ソード
Claims (3)
- （１）周囲に複数列の接続端子を有する半導体部品の接
続端子の各列ごとに異なるフィルム基板のリードを接続
したことを特徴とする半導体部品の実装体。 - （２）半導体部品が接続される前記フィルム基板の他辺
のリードを異なるフィルム基板に接続した特許請求の範
囲第１項記載の半導体部品の実装体。 - （３）複数箇所にリードを持ったフィルム基板を折り曲
げて各リードを半導体部品の接続端子に接続した特許請
求の範囲第１項記載の半導体部品の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157957A JP2751578B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体部品の実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157957A JP2751578B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体部品の実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448741A true JPH0448741A (ja) | 1992-02-18 |
| JP2751578B2 JP2751578B2 (ja) | 1998-05-18 |
Family
ID=15661153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157957A Expired - Fee Related JP2751578B2 (ja) | 1990-06-15 | 1990-06-15 | 半導体部品の実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751578B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375041A (en) * | 1992-12-02 | 1994-12-20 | Intel Corporation | Ra-tab array bump tab tape based I.C. package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124434A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63164229A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63221635A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-06-15 JP JP2157957A patent/JP2751578B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124434A (ja) * | 1986-11-12 | 1988-05-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63164229A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63221635A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375041A (en) * | 1992-12-02 | 1994-12-20 | Intel Corporation | Ra-tab array bump tab tape based I.C. package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751578B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| JP3069010B2 (ja) | マンドレルで製造した相互接続デカールを有するマルチチップモジュール | |
| JP3589109B2 (ja) | スティフナ付きｔａｂテープおよびｂｇａパッケージ | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH03148846A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH06168980A (ja) | 半導体チップ実装方法および基板構造体 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| CN100524724C (zh) | 线焊焊盘和球形焊盘之间厚度不同的半导体封装基片的制造方法 | |
| TW200818453A (en) | Semiconductor package on which a semiconductor device is stacked and production method thereof | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JPH0448741A (ja) | 半導体部品の実装体 | |
| US7084014B2 (en) | Method of making circuitized substrate | |
| JPH09306945A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPS63258048A (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPH04291984A (ja) | プリント板ユニット構造 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JP3910937B2 (ja) | 半導体装置 | |
| JPS5828361Y2 (ja) | チツプキヤリヤのパタ−ン被覆構造 | |
| JP2525353Y2 (ja) | 半導体装置用回路基板 | |
| JPH02305494A (ja) | 多層配線基板の製造方法 | |
| JPH0362537A (ja) | 電子部品塔載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |