DE102006015112B4 - Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt - Google Patents

Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt Download PDF

Info

Publication number
DE102006015112B4
DE102006015112B4 DE102006015112A DE102006015112A DE102006015112B4 DE 102006015112 B4 DE102006015112 B4 DE 102006015112B4 DE 102006015112 A DE102006015112 A DE 102006015112A DE 102006015112 A DE102006015112 A DE 102006015112A DE 102006015112 B4 DE102006015112 B4 DE 102006015112B4
Authority
DE
Germany
Prior art keywords
semiconductor device
metal layer
electrode
main electrode
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006015112A
Other languages
English (en)
Other versions
DE102006015112A1 (de
Inventor
Atsushi Narazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARIGNA TECHNOLOGY LTD., IE
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006015112A1 publication Critical patent/DE102006015112A1/de
Application granted granted Critical
Publication of DE102006015112B4 publication Critical patent/DE102006015112B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Halbleitervorrichtung (100) mit einem Aufbau, der die direkte Verbindung eines Leiteranschlusses (114) mit einer Elektrode auf einer vorderen Oberfläche derselben ermöglicht, wobei die Halbleitervorrichtung (100) aufweist: eine erste Hauptelektrode (103), die auf der vorderen Oberfläche vorgesehen ist, eine zweite Hauptelektrode (106), die auf einer rückseitigen Oberfläche vorgesehen ist, und eine Metallschicht (108), die vorgesehen ist zum Bedecken zumindest eines Abschnitts einer Oberfläche der ersten Hauptelektrode (103) und zum Löten des Leiteranschlusses (114) an dieselbe, wobei die Metallschicht (108) eine Mehrzahl von Öffnungsabschnitten (152) aufweist, durch welche die Oberfläche der ersten Hauptelektrode (103) frei liegt; und die freiliegende Oberfläche in der Mehrzahl von Öffnungsabschnitten (152) Prüfspitzenspuren (111) aufweist, welche entstanden sind durch Kontaktieren der ersten Hauptelektrode (103) mit Prüfspitzennadeln (109) während eines Prüfspitzentests.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die zur Steuerung einer elektrischen Leistung verwendet wird, unter Verwendung eines Direktanschluß-Befestigungs(Direct-Lead-Bonding)-Verfahrens und insbesondere auf eine Halbleiterchip-Oberflächenkonfiguration.
  • Die ältere Anmeldung DE 10 2004 030 042 A1 betrifft ein Halbleiterbauelement mit einem Halbleiterchip, auf dem aufeinander folgend ein einstückig ausgebilderter Anschlusskontakt, eine den Anschluss kontaktierende Metallisierungsschicht und eine Verbindungsschicht angeordnet sind. Die Metallisierungsschicht und die Verbindungsschicht sind strukturiert und bilden zusammen eine elektrisch leitende Kontaktschicht.
  • DE 100 03 671 A1 beschreibt ein Halbleiterbauelement, bei dem ein erstes Metallteil mit einer ersten Elektrode des Halbleiterelements über einen ersten edelmetallhaltigen Metallkörper verbunden ist. Ein zweites Metallteil ist mit einer zweiten Elektrode über einen zweiten edelmetallhaltigen Metallkörper verbunden.
  • US 2001/0033022 A1 beschreibt einen Kontaktclip für den Aluminiumkontakt einer Halbleitervorrichtung. Der Kontaktclip weist einen Nickel-Eisen-Körper auf, der auf seiner Ober- und Unterseite mit einem weichen Metall, wie z. B. Silber oder Kupfer, bedeckt ist. Der Nickel-Eisen-Körper hat in etwa die Dicke des Siliziumchips. Die leitenden Schichten haben eine Dicke von ungefähr 5% bis 20% des Nickel-Eisen-Körpers.
  • DE 33 35 836 A1 beschreibt eine Kontaktelektrode für Leistungsbauelemente. Die Kontaktelektrode zur Kontaktierung von Leistungshalbleiterbauelementen mit mehreren Elektroden besteht aus einem Keramikplättchen, das auf einer Seite eine Struktur von Kontaktflächen aufweist. Die Struktur der Kontaktflächen ist der Form der Elektroden des Leistungshalbleiterbauelements angepasst. Das Keramikplättchen ist mit Öffnungen für die Durchführung von Anschlusselementen versehen.
  • JP 2002 252 351 A beschreibt eine Leistungshalbleitervorrichtung mit einer Metallschicht, die auf einer Elektrode ausgebildet ist, um die Haftung zwischen einer Elektrode und einem Leiteranschluss zu verbessern. Die Metallschicht weist eine Mehrzahl von Aussparungen auf. Dadurch wird der Stress auf der gesamten Oberfläche verteilt und reduziert.
  • JP 2003 229 460 A beschreibt eine Leistungshalbleitervorrichtung, wobei eine Ti-Ni-Cu-Au Metallschicht zwischen einer Elektrode eines Transistors und einem Leiteranschluss ausgebildet ist.
  • Zur Zeit gibt es für Leistungshalbleitervorrichtungen, die für elektrische Leistungsanwendungen verwendet werden, wie z. B. Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) oder IGBTs (Bipolartransistoren mit isoliertem Gate) ein Bedürfnis nach einer Verringerung der Vorrichtungswiderstände zur Verringerung der Verluste, wenn ein Strom fließt. Als ein Verfahren zur Verwirklichung des vorstehenden Bedürfnisses wurde kürzlich ein Direktanschluß-Bond-Verfahren bzw. Direktanschluß-Befestigungsverfahren verwendet, welches Leitungen direkt mit der Halbleiterchip-Oberfläche verbindet, an Stelle von Bond-Verfahren, die Aluminiumdrahtbonden verwenden.
  • Im Allgemeinen beinhalten Halbleiterchips Elektroden aus einer Aluminiumlegierung. Folglich können Leiter nicht direkt mit den Oberflächen der Elektroden mittels Lötens verbunden werden und deshalb wird auf den Aluminiumlegierungselektroden der Chips über ein Gasphasenabscheidungsverfahren vorher ein Metallfilm, der Nickel oder dergleichen enthält, welches mit Lot verbindbar ist, ausgebildet.
  • Nach der Gasphasenabscheidung des Metallfilms und vor dem Löten der Leiteranschlüsse werden die Chips einem Verfahren zum Durchführen von Screening-Tests (Selektionstests) unterzogen, indem Prüfnadeln in Kontakt zu der Chip-Oberfläche gebracht werde. Dieses Verfahren wird als ein Prüfspitzentest oder Wafertest bezeichnet (hier im Folgenden wird es als der Prüfspitzentest bezeichnet). Typischerweise werden elektrische Leistungshalbleitervorrichtungen während der Verwendung mit hohen elektrischen Strömen versorgt. Während des Prüfspitzentests wird deshalb eine Mehrzahl von Nadeln in Kontakt mit den Elektroden an den Oberflächen gebracht, um durch diese einen hohen elektrischen Strom fließen zu lassen. Da Oberflächenelektroden aus einer Aluminiumlegierung und weich sind, werden dann Prüfspitzennadelspuren auf der Elektrodenaluminiumlegierung zurückgelassen. In dem Falle von Halbleitervorrichtungen, bei denen Draht Bond-Verfahren anstelle des Direktanschluß-Bond-Verfahrens verwendet werden, werden während der tatsächlichen Verwendung nach dem Zusammenbau des Gehäuses die Schäden bei den Nadelspuren nicht Konzentrationen des elektrischen Feldes und Konzentrationen der Spannung hervorrufen und daher kein Problem hervorrufen. In dem Falle der Verwendung des Direktanschluß-Bond-Verfahrens werden jedoch Leitungen mittels Lötens befestigt, was ein Eindringen des Lots in die Nadelspuren verursacht. Üblicherweise werden die Leiteranschlüsse befestigt, während ein Eindringen des Lots zugelassen wird.
  • 38 ist eine Draufsicht auf eine Halbleitervorrichtung 50, die sich für das Direktanschluß-Bond-Verfahren eignet und gemäß eines bekannten Beispiels hergestellt wird. 39 ist eine Draufsicht, die einen Halbleiterwafer 1 veranschaulicht, der vor der Gasphasenabscheidung des Metallfilms Prozeßschritten bis zum letzten Prozeßschritt unterzogen wurde. 40 ist eine Draufsicht, die die rückseitige Oberfläche desselben veranschaulicht. 41 ist eine Draufsicht auf eine Metallmaske 7 für die Gasphasenabscheidung des Metallfilms auf der Emitterelektrode 3 auf einer vorderseitigen Oberfläche. 42 ist eine schematische Ansicht, die den Aufbau vor der Gasphasenabscheidung veranschaulicht. 43 ist eine Draufsicht auf den Halbleiterwafer 1 nach der Gasphasenabscheidung des Metallfilms 8 auf der Emitterelektrode 3 auf der vorderseitigen Oberfläche. 44 ist eine schematische Ansicht, die den Nadelkontaktierungszustand während des Prüfspitzentests für den Wafer veranschaulicht. 45 ist eine Querschnittsansicht von 44. 46 ist eine Draufsicht auf die bekannte Halbleitervorrichtung 50 nach dem Prüfspitzentest, welche Prüfspitzenspuren 11, die auf den Emitterelektroden 3 über den Metallfilm 8 hinweg zurückgelassen wurden, veranschaulicht. 47 ist eine Teilquerschnittsansicht eines elektrischen Leistungshalbleiterprodukts, das unter Verwendung der bekannten Halbleitervorrichtung 50 hergestellt wurde. 48 ist eine teilweise vergrößerte Querschnittsansicht der Prüfspitzenspur a auf der Oberfläche der Emitterelektrode 3 des elektrischen Leistungshalbleiterprodukts von 47.
  • Die Halbleitervorrichtung 50 gemäß dem bekannten Aufbau kann wie folgt bereitgestellt werden.
    • (a) Zunächst wird ein Halbleiterwafer 1 vorbereitet. Aus Gründen der Einfachheit werden in diesem Fall IGBTs verwendet, die als Gate-Ansteuerungsvorrichtungen wirken. Der Halbleiterwafer 1 wurde dem letzten Schritt der Waferprozessierungsschritte unterzogen und dadurch wurde eine Mehrzahl von Halbleiterchips 2 auf dem Halbleiterwafer 1 angeordnet. Jeder der Chips 2 beinhaltet eine Emitterelektrode 3 und eine Gateelektrode 4, die beide aus einer Aluminiumlegierung sind. Die Gateverdrahtung 5 wird zum Umgeben der Emitterelektrode 3 bereitgestellt. Eine Kollektorelektrode 6 ist auf der rückseitigen Oberfläche des Halbleiterwafers 1 unter Verwendung eines Gasphasenabscheidungsverfahrens oder eines Sputterverfahrens ausgebildet. Auf der Emitterelektrode 3 ist über Lötbereichen unter Verwendung eines Gasphasenabscheidungsverfahrens selektiv ein Metallfilm 8 ausgebildet, der für das Befestigen der Leiteranschlüsse erforderlich ist. In der vorliegenden beispielhaften bekannten Struktur ist eine Legierung aus Ti/Ni/Au mittels Gasphasenabscheidung auf der Emitterelektrode 3 aufgebracht. Das Ti dient der Erhöhung der Ohmschen Eigenschaft bezüglich der Emitterelektroden 203, das Ni ist ein Haftmittel zum Befestigen des Lot und das Au ist ein Oxidationsschutzmittel für das Ni.
    • (b) Danach wird ein Prüfspitzentest für den Halbleiterwafer 1 durchgeführt zum Bestimmen, ob jeder der Chips ein nicht defektes Produkt oder ein defektes Produkt ist, und zum Anbringen von Tintenmarken auf den Chipoberflächen der defekten Chips. Bei einem auf bekannte Weise durchgeführten Prüfspitzentest wird eine Mehrzahl von Prüfspitzennadeln 9 in Kontakt zu der Emitterelektrode 3 gebracht und eine einzelne Prüfspitzennadel 9 wird in Kontakt zu der Gateelektrode 4 gebracht, während die Kollektorelektrode 6 auf der rückseitigen Oberfläche unter Verwendung einer Ansaugung in Kontakt zu einer Waferplattform 10 gebracht wird. Hier im Folgenden wird eine beispielhafte Kategorie von Tests für N-Kanal-IGBTs beschrieben unter Erläuterung von AN-Spannungsmessungen. Zunächst wird an die Gateelektrode 4 eine Steuerspannung (beispielsweise eine Gate-Emitter-Spannung von +15 V) angelegt und eine positive Vorspannung wird an die Kollektorelektrode 6 auf der rückseitigen Oberfläche angelegt, während die Emitterelektrode 3 auf Masse gehalten wird zum Erzeugen eines elektrischen Stromflusses zwischen der Emitterelektrode 3 und der Kollektorelektrode 6. Unter dieser Bedingung ist die Kollektor-Emitter-Spannung zum Erzeugen eines bestimmten elektrischen Stroms als eine AN-Spannung definiert und dadurch werden Spezifikationstests durchgeführt. Im Allgemeinen haben elektrische Leistungshalbleitervorrichtungen eine Grundperformance zur Steuerung von hohen elektrischen Strömen und wenn ein Strom zugeführt wird, muß ein hoher elektrischer Strom durch sie hindurch fließen. Es gibt jedoch eine Begrenzung des Betrags des elektrischen Stroms, der durch eine einzige Prüfspitzennadel hindurch fließen kann. Folglich wird eine Mehrzahl von Prüfspitzennadeln in Kontakt zu der Emitterelektrode 3 gebracht. Die Kollektorelektrode 6 auf der rückseitigen Oberfläche wird durch die Plattform über die gesamte Waferoberfläche hinweg angeschaltet, was die Zufuhr eines hinreichenden elektrischen Stromes zu ihr sicherstellt.
    • (c) Nach dem Prüfspitzentest wird die Vereinzelung durchgeführt zum Abtrennen der Chips 2. Zu dieser Zeit wurden viele Prüfspitzenspuren 11 auf den Emitterelektroden 3 und dem Metallfilm 8 zurückgelassen. Während der Prüfspitzentest für einen Wafer allgemein durchgeführt wurde, kann in Anbetracht der Arbeitseffizienz der Prüfspitzentest für abgetrennte Chips nach dem Vereinzeln durchgeführt werden.
  • Wie oben beschrieben, wird die Herstellung der Halbleitervorrichtung 50 gemäß einer beispielhaften bekannten Struktur abgeschlossen.
  • Wie in 47 veranschaulicht, wird zum Abschluß der Herstellung des elektrischen Leistungshalbleiterprodukts als dem Endprodukt die Kollektorelektrode 6 auf der rückseitigen Oberfläche mittels Lot 12 auf ein Substrat 13 montiert. Als nächstes wird bei der bekannten Halbleitervorrichtung 50 ein Leiteranschluß 14 aus Cu oder dergleichen über Lot 15 mit dem Metallfilm 8 auf der Emitterelektrode 3 verbunden. Während in der vorliegenden beispielhaften bekannten Struktur ein Aluminiumdraht 16 auf die Gateelektrode 4 gebondet wird, kann die Gateelektrode 4 durch das Direktanschlußverfahren angeschlossen werden, ähnlich zu der Emitterelektrode. Danach wird zum Abschließen der Herstellung des elektrischen Leistungshalbleiterprodukts ein Formharz 17 zum Versiegeln aufgebracht.
  • Wie in der Japanischen Patentoffenlegungsschrift JP 2003-218 155 A gezeigt, sind ebenfalls Vorgehensweisen des Ausbildens von Öffnungen in einem Isolationsfilm auf der oberen Oberfläche der Chips und des Anlötens einer Aluminiumverdrahtung und dergleichen in den Bereichen bekannt.
  • In dem Fall der Halbleitervorrichtung mit dem vorstehend erwähnten Aufbau sind die Leiteranschlüsse direkt über Lot mit der Emitterelektrodenoberfläche verbunden, die Nadelspuren aufweist, welche durch den Prüfspitzentest verursacht wurden, was das Eindringen von Lot in die Prüfspitzenspuren verursacht. Insbesondere in dem Fall, in dem bei der beispielhaften bekannten Struktur die Alumiumlegierung der Emitterelektrode eine Dicke von 3,6 μm aufweist und die Metallschicht (bzw. der Metallfilm) auf der Oberfläche derselben eine Dicke von ungefähr 0,3 μm aufweist, können die Prüfspitzennadeln auf einfache Weise durch die Metallschicht hindurchdringen und die Aluminiumlegierungsschicht der Emitterelektrode erreichen. Folglich kann die Metallschicht nicht als eine Schicht zum Verhindern des Eindringens von Lot dienen. Wenn Lot in die Nadelspuren eingedrungen ist, werden die Nadelspuren während des Lötvorgangs lokale thermische Belastungen durch die Leiteranschlüsse erleiden. Da in der Siliciumregion unter den Emitterelektroden im Allgemeinen Transistorzellen ausgebildet sind, werden diese thermischen Belastungen direkt den Transistoren zugeführt. Sogar wenn die Halbleitervorrichtung direkt nach dem Löten nicht defekt wird, neigen nachfolgende Zuverlässigkeitstests, wie z. B. thermische Zyklen, dazu, Spannungen aufgrund thermischer Schrumpfung zwischen den Leiteranschlüssen und dem Silicium zu verursachen, was die Transistoren unter den Emitterelektroden beeinflussen kann. Dies kann in dem Auftreten einer geringen Spannungsfestigkeit und von Gate-Fehlfunktionen resultieren.
  • Es ist eine Aufgabe der vorliegenden Erfindung, elektrische Leistungshalbleitervorrichtungen bereitzustellen, die in der Lage sind, das Eindringen von Lot in die Prüfnadelspuren, welche durch den Prüfspitzentest verursacht wurden, zu verhindern, Schäden an den Transistorzellen aufgrund von während der Verbindung der Leiteranschlüsse über Lotmaterialien und während der Zuverlässigkeitstests erzeugten Belastungen zu verhindern, die Ausbeute zu verbessern und die Bereitstellung von zuverlässigen elektrischen Leistungshalbleiterprodukten zu ermöglichen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1 und ein elektrisches Leistungshalbleiterprodukt gemäß Anspruch 7.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung hat einen Aufbau, bei dem es möglich ist, einen Leiteranschluß direkt an eine Elektrode auf einer vorderen Oberfläche derselben anzuschließen, und weist eine erste Hauptelektrode auf, die auf der vorderen Oberfläche vorgesehen ist, eine zweite Hauptelektrode, die auf einer rückseitigen Oberfläche vorgesehen ist, und eine Metallschicht, die dergestalt vorgesehen ist, daß sie zumindest einen Abschnitt einer Oberfläche der ersten Hauptelektrode bedeckt für das Anlöten des Leiteranschlusses an dieselbe, wobei die Metallschicht eine Mehrzahl von Öffnungsabschnitten aufweist, über welche die Oberfläche der ersten Hauptelektrode frei liegt.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist das Muster der auf den Emitterelektroden ausgebildeten Metallschicht abgewandelt zum Verhindern des Eindringens von Lot in Prüfspitzenspuren, die während des Prüfspitzentests verursacht wurden, zum Verhindern von Schäden an den Transistorzellen aufgrund von Belastungen, die während des Verbindens der Leiteranschlüsse durch Lotmaterialien und während der Zuverlässigkeitstests erzeugt wurden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen, in denen gleiche Teile durch gleiche Bezugszeichen bezeichnet sind. Von den Figuren zeigen:
  • 1 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung,
  • 2 eine Draufsicht, die den Halbleiterwarfer der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht vor der Gasphasenabscheidung einer Metallschicht während der Herstellung desselben,
  • 3 eine Ansicht, die den Halbleiterwafer von 2 von seiner rückseitigen Oberfläche her veranschaulicht,
  • 4 eine Draufsicht auf eine Metallmaske, die zum Vorsehen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung verwendet wird,
  • 5 eine teilweise vergrößerte Ansicht des Abschnitts b der Metallmaske von 4,
  • 6 eine schematische Ansicht, die den Aufbau der Metallmaske veranschaulicht, die zur Gasphasenabscheidung der Metallschicht den Halbleiterwafer abdeckt,
  • 7 eine Draufsicht auf den Halbleiterwafer der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung nach der Gasphasenabscheidung einer Metallschicht während der Herstellung desselben,
  • 8 eine schematische Ansicht, die den Nadelkontaktierungszustand der Prüfspitzennadeln auf dem Halbleiterwafer während des Prüfspitzentests veranschaulicht,
  • 9 eine Querschnittsansicht, die den Nadelkontaktierungszustand von 8 veranschaulicht,
  • 10 eine Draufsicht auf die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung nach dem Prüfspitzentest,
  • 11 eine teilweise Querschnittsansicht eines elektrischen Leistungshalbleiterprodukts, das unter Verwendung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung hergestellt wurde,
  • 12 eine vergrößerte Teilquerschnittsansicht des Prüfspitzenspurenabschnitts c von 11,
  • 13 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
  • 14 eine Draufsicht, die die rückseitige Oberfläche der Halbleitervorrichtung von 13 veranschaulicht,
  • 15 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung,
  • 16 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
  • 17 eine Querschnittsansicht entlang der Linie A-A' von 16,
  • 18A eine Draufsicht auf eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung und 18B eine vergrößerte Ansicht des Abschnitts B von 18A,
  • 19A eine Draufsicht auf eine Halbleitervorrichtung gemäß eines anderen Beispiels der fünften Ausführungsform der vorliegenden Erfindung und 19B eine vergrößerte Ansicht des Abschnitts C von 19A,
  • 20 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung,
  • 21 eine Draufsicht auf eine Halbleitervorrichtung gemäß eines ersten Beispiels,
  • 22 eine Draufsicht auf den Halbleiterwafer der Halbleitervorrichtung vor der Gasphasenabscheidung einer Metallschicht während der Herstellung desselben,
  • 23 eine Draufsicht, die die rückseitige Oberfläche des Halbleiterwafers von 22 veranschaulicht,
  • 24 eine Draufsicht auf eine Metallmaske, die zum Vorsehen der Halbleitervorrichtung verwendet wird,
  • 25 eine teilweise vergrößerte Ansicht des Abschnitts d der Metallmaske von 24,
  • 26 eine schematische Ansicht, die den Aufbau der Metallmaske veranschaulicht, welche zur Gasphasenabscheidung der Metallschicht den Halbleiterwafer überdeckt,
  • 27 eine Draufsicht des Halbleiterwafers der Halbleitervorrichtung nach der Gasphasenabscheidung einer Metallschicht während der Herstellung desselben,
  • 28 eine schematische Ansicht, die den Nadelkontaktzustand der Prüfspitzennadeln auf dem Halbleiterwafer während des Prüfspitzentests veranschaulicht,
  • 29 eine Querschnittsansicht, die den Nadelkontaktzustand von 28 veranschaulicht,
  • 30 eine Draufsicht auf die Halbleitervorrichtung nach dem Prüfspitzentest,
  • 31 eine vergrößerte Ansicht des Eckabschnitts e von 30,
  • 32 eine Querschnittsansicht entlang der D-D' von 31,
  • 33 eine Draufsicht auf eine Halbleitervorrichtung gemäß einem zweiten Beispiel,
  • 34 eine Draufsicht, die die rückseitige Oberfläche der Halbleitervorrichtung von 33 veranschaulicht,
  • 35 eine Draufsicht, die den Aufbau einer Halbleitervorrichtung eines dritten Beispiels veranschaulicht,
  • 36 eine Draufsicht, die den Aufbau einer Halbleitervorrichtung gemäß eines vierten Beispiels veranschaulicht,
  • 37 eine schematische Ansicht einer stiftartigen Prüfspitze als einer abgewandelten Form,
  • 38 eine Draufsicht, die den Aufbau einer bekannten Halbleitervorrichtung veranschaulicht,
  • 39 eine Draufsicht auf den Halbleiterwafer der bekannten Halbleitervorrichtung vor der Gasphasenabscheidung einer Metallschicht während der Herstellung desselben,
  • 40 eine Draufsicht, die die rückseitige Oberfläche des Halbleiterwafers von 39 veranschaulicht,
  • 41 eine Draufsicht auf eine Metallmaske, die zum Vorsehen der bekannten Halbleitervorrichtung verwendet wird,
  • 42 eine schematische Ansicht, die den Aufbau der Metallmaske veranschaulicht, welche für die Gasphasenabscheidung der Metallschicht den Halbleiterwafer überdeckt,
  • 43 eine Draufsicht auf den Halbleiterwafer der bekannten Halbleitervorrichtung nach der Gasphasenabscheidung einer Metallschicht während der Herstellung derselben,
  • 44 ein schematische Ansicht, die den Nadelkontaktzustand der Prüfspitzennadeln auf dem Halbleiterwafer während des Prüfspitzentests veranschaulicht,
  • 45 eine Querschnittsansicht, die den Nadelkontaktzustand von 44 veranschaulicht,
  • 46 eine Draufsicht auf die bekannte Halbleitervorrichtung nach dem Prüfspitzentest,
  • 47 eine Teilquerschnittsansicht eines elektrischen Leistungshalbleiterprodukts, das unter Verwendung der bekannten Halbleitervorrichtung hergestellt wurde, und
  • 48 eine vergrößerte Teilquerschnittsansicht des Prüfspitzenspurabschnitts „a” von 47.
  • Im Folgenden werden, unter Bezugnahme auf die Zeichnungen, Halbleitervorrichtungen gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. In den Zeichnungen sind Komponenten, die im Wesentlichen gleich sind, durch die gleichen Bezugszeichen bezeichnet.
  • 1. Ausführungsform
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung 100, die für das Direktanschluß-Bond-Verfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung geeignet ist. 2 ist eine Draufsicht auf einen Halbleiterwafer 101, der dem letzten Schritt der Prozessierungsschritte vor der Gasphasenabscheidung einer Metallschicht unterzogen wurde, und 3 ist eine Draufsicht auf eine rückseitige Oberfläche des Halbleiterwafers 101. 4 ist eine Draufsicht auf eine Metallmaske 107 zur selektiven Gasphasenabscheidung einer Metallschicht 108 auf einer Emitterelektrode 103 auf einer vorderen Oberfläche des Halbleiterwafers 101. Diese Metallmaske 107 weist ein Maskenmuster auf, das zum Erhalt eines Musters abgewandelt wurde, welches Öffnungsabschnitte der Metallschicht 108 der Halbleitervorrichtung 100 enthält. 5 ist eine teilweise vergrößerte Ansicht des Abschnitts b der Metallmaske 107, die abgewandelte Abschnitte veranschaulicht. 6 ist eine schematische Ansicht, die den Aufbau während der Gasphasenabscheidung veranschaulicht. 7 ist eine Draufsicht, die den Halbleiterwafer 101 nach der Gasphasenabscheidung der Metallschicht 108 auf den Emitterelektroden 103 auf der vorderen Oberfläche veranschaulicht. 8 ist eine schematische Ansicht, die den Nadelkontaktzustand der Prüfspitzennadeln 109 während des Prüfspitzentests in einem Waferzustand veranschaulicht. 9 ist eine Querschnittsansicht, die den Nadelkontaktierungszustand von 8 veranschaulicht. 10 ist eine Draufsicht auf die Halbleitervorrichtung 100 nach dem Prüfspitzentest, die in den Öffnungsabschnitten 152 der Metallschicht 108 auf den Emitterelektroden 103 zurückgelassene Prüfspitzenspuren 111 veranschaulicht. 11 ist eine Querschnittsansicht eines elektrischen Leistungshalbleiterprodukts, das unter Verwendung der Halbleitervorrichtung 100 hergestellt wurde. 12 ist eine Querschnittsansicht, die einen Prüfspitzennadelspurabschnitt „c” auf der Emitterelektrode 103 auf einer Oberfläche des elektrischen Leistungshalbleiterprodukts vergrößert.
  • Die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform kann wie folgt bereitgestellt werden.
    • (a) Zunächst wird ein Halbleiterwafer 101 vorbereitet. Der Einfachheit halber werden darauf IGBTs verwendet, die als Gatetreibervorrichtungen wirken. Der Halbleiterwafer 101 wurde dem letzten Schritt der Waferprozessierungsschritte unterzogen und dadurch ist eine Mehrzahl von Halbleiterchips 102 auf dem Halbleiterwafer 101 angeordnet. Jeder der Chips 102 beinhaltet eine Emitterelektrode 103 und eine Gateelektrode 104, die beide aus einer Aluminiumlegierung sind. Ebenfalls ist eine Gateverdrahtung 105 so vorgesehen, daß sie die Emitterelektrode 103 umgibt. Unter Verwendung eines Gasphasenabscheidungsverfahrens oder eines Sputterverfahrens wird eine Kollektorelektrode 106 auf der rückseitigen Oberfläche des Halbleiterwafers 101 ausgebildet. Weiterhin wird auf der Emitterelektrode 103 ein Metallfilm 8 selektiv ausgebildet für Lötregionen, die für die Befestigung der Leiteranschlüsse erforderlich sind, und die Öffnungsabschnitte 152 sind teilweise dort positioniert, wo die Metallschicht nicht abgeschieden ist. Die Metallschicht 108 wird unter Verwendung eines Gasphasenabscheidungsverfahrens ausgebildet.
  • Wie in 1 veranschaulicht, wird nach dem Anbringen einer Metallmaske 107 auf dem Halbleiterwafer 101, welche Öffnungsbereiche aufweist, die selektiv angeordnet sind, und Maskierungsbereiche 150 zum teilweisen Verhindern der Gasphasenabscheidung, eine Gasphasenabscheidung durchgeführt, so daß die Metallschicht 108 mit den Öffnungsabschnitten 152 auf der Emitterelektrode 103 ausgebildet wird. Die Maskierungsbereiche 150 sind Bereiche, mit denen die Prüfspitzennadeln 109 während des Prüfspitzentests nach der Gasphasenabscheidung in Kontakt gebracht werden. Die beispielhafte Metallmaske 107, die in 5 veranschaulicht ist, beinhaltet runde Maskierungsbereiche 150 sowie ebenfalls Verbindungsbereiche 151 zum Verbinden der entsprechenden Maskierungsbereiche 150 miteinander. Obwohl die Verbindungsbereiche 151 bei der vorliegenden Erfindung nicht wesentlich sind, sind sie für die physische Verbindung der runden Maskierungsinseln miteinander erforderlich. Bei der vorliegenden Ausführungsform wird eine Legierung aus Ti/Ni/Au auf der Emitterelektrode 103 durch Gasphasenabscheidung aufgebracht. Das Ti wird zur Erhöhung der Ohmschen Eigenschaft bezüglich der Emitterelektrode verwendet, das Ni wirkt als ein Haftmittel zur Befestigung mit dem Lot und Au wirkt als ein Oxidationsschutzmittel für das Ni.
    • (b) Danach wird für den Halbleiterwafer 101 der Prüfspitzentest durchgeführt zum Bestimmen, ob jeder der Chips ein nicht defektes Produkt oder ein defektes Produkt ist und zum Anbringen von Tintenmarkierungen auf den Chipoberflächen der defekten Chips. Bei einem auf bekannte Weise durchgeführten Prüfspitzentest werden zwei oder mehr Prüfspitzennadeln 109 in Kontakt zu der Emitterelektrode 103 gebracht und eine einzelne Probennadel 109 wird in Kontakt zu der Gateelektrode 104 gebracht, während die Kollektorelektrode 106 auf der rückseitigen Oberfläche mit einer Waferplattform 110 unter Verwendung des Ansaugens kontaktiert wird.
    • (c) Nach dem Prüfspitzentest wird das Vereinzeln zum Abtrennen der Chips 102 durchgeführt. Obwohl zu dieser Zeit viele Prüfspitzenspuren 111 auf der Emitterelektrode 103 und der Metallschicht 108 zurückgelassen wurden, wird bei der vorliegenden Ausführungsform in den Bereichen, mit denen die Prüfspitzennadeln in Kontakt gebracht werden, vorher eine Maskierung durchgeführt und dadurch ist die Metallschicht 108 so ausgelegt, daß sie die runden Öffnungsabschnitte 152 dort aufweist, wo die Metallschicht 108 nicht mittels Gasphasenabscheidung aufgebracht ist. Es wird bemerkt, daß die Verbindungsbereiche 153 während der Gasphasenabscheidung ebenfalls als Bereiche ohne Abscheidung zurückgelassen werden. Sie sind nicht wesentlich für die Bereitstellung der Wirkungen der vorliegenden Erfindung. Wenn die Verbindungsbereiche 151 der Metallmaske 107 hinreichend eng sind, können solche Verbindungsbereiche 153 aufgrund des Eindringens von Materialien während der Gasphasenabscheidung nicht ausgebildet werden.
  • Wie oben beschrieben, kann die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform bereitgestellt werden.
  • Die anhand des Prüfspitzentests als nicht defekte Produkte bestimmten Chips werden durch Lot 112 auf einem Substrat 113 an der Kollektorelektrode 106 auf der rückseitigen Oberfläche befestigt, wie in 11 veranschaulicht. Als nächstes wird ein Leiteranschluß 114 aus Cu oder dergleichen über Lot 115 an die Metallschicht 108 auf der Emitterelektrode 103 bei der Halbleitervorrichtung 100, die gemäß der vorliegenden Ausführungsform hergestellt wurde, angeschlossen. Sogar wenn bei der vorliegenden Ausführungsform ein Aluminiumdraht 116 auf die Gateelektrode 104 gebonded wird, kann die Gateelektrode 104 in dem Direktanschluß-Verfahren angeschlossen werden, ähnlich zu der Emitterelektrode 103. Danach wird ein Formharz bzw. Gießharz 117 zur Versiegelung zum Abschluß der Herstellung des elektrischen Leistungshalbleiterprodukts, das die Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform verwendet, aufgebracht.
  • Die Halbleitervorrichtung 100, die wie oben beschrieben aufgebaut ist, kann verhindern, daß die Prüfspitzennadeln während des Prüfspitzentests in direkten Kontakt zu der Metallschicht 108 gelangen, so daß die Ausbildung von Prüfspitzenspuren auf der Metallschicht 108 verhindert werden kann und der Eintritt von Lot in die Prüfspitzenspuren 111 während des Lötens des Leiteranschlusses 114 beim Zusammenbau des Produkts verhindert werden kann. Folglich werden die Prüfspitzenspuren nicht während des Lötvorgangs thermische Belastungen durch den Leiteranschluß erleiden und die Transistorzellen unter der Emitterelektrode 103 werden nicht beschädigt werden. Sogar in dem Fall des Auftretens einer thermisch induzierten Schrumpfungsbelastung während der nachfolgenden Zuverlässigkeitstests, wie beispielsweise thermischen Zyklen, ist es möglich, eine schlechte Spannungsfestigkeit oder Gate-Fehlfunktionen zu verhindern, da kein Lot in die Prüfspitzenspuren 111 eingedrungen ist.
  • 2. Ausführungsform
  • Eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung unterscheidet sich von der Halbleitervorrichtung gemäß der ersten Ausführungsform darin, daß die montierte Halbleitervorrichtung als eine Diodenvorrichtung keine Steuerelektroden und lediglich Hauptelektroden beinhaltet, wie in 13 und 14 veranschaulicht. Sogar in dem Fall, in dem keine steuernden Gateelektroden als Oberflächenelektroden existieren, ist die vorliegende Erfindung wirksam und die gleichen Wirkungen können bereitgestellt werden. Auf diese Weise beinhaltet die Halbleitervorrichtung als Hauptelektroden eine Anodenelektrode 118 auf der vorderen Oberfläche und eine Kathodenelektrode 119 auf der rückseitigen Oberfläche.
  • 3. Ausführungsform
  • Eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung unterscheidet sich von der Halbleitervorrichtung gemäß der ersten Ausführungsform darin, daß eine optionale Vorrichtung angeordnet ist, die nicht die elektrische Leistungshalbleitervorrichtung ist, und so existiert mehr als eine steuernde Elektrode, wie in 15 veranschaulicht. Sogar in dem Fall, in dem eine Mehrzahl von steuernden Gateelektroden als Oberflächenelektroden existiert, wie oben beschrieben, ist die vorliegende Erfindung wirksam und die gleichen Wirkungen wie jene der ersten Ausführungsform können bereitgestellt werden. Diese Halbleitervorrichtung beinhaltet eine Temperaturerfassungsvorrichtung 120 als eine optionale Vorrichtung.
  • 4. Ausführungsform
  • 16 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung und 17 ist eine Querschnittsansicht entlang der Linie A-A' in 16. Diese Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung 100 gemäß der ersten Ausführungsform darin, daß ein isolierender Schutzfilm 121 aus Polyimid oder dergleichen auf den Bereichen einer Oberfläche der Emitterelektrode 103 ausgebildet ist, die nicht mit der Metallschicht 108 bedeckt sind, wie in 16 veranschaulicht. Bei der vorstehend erwähnten ersten Ausführungsform ist auf den Bereichen der Oberfläche der Emitterelektrode 103, die nicht der Bereich sind, in dem die Metallschicht 108 ausgebildet ist, nichts vorgesehen. Andererseits können bei dieser Ausführungsform die Bereiche vor der äußeren Umwelt durch Vorsehen der Schutzschicht 121 geschützt werden, wie oben beschrieben. Wie in 16 veranschaulicht, ist es sogar in dem Falle des Ausbildens einer Schutzschicht, wie beispielsweise dem Polyimid 121, möglich, die gleichen Wirkungen wie jene der ersten Ausführungsform bereitzustellen. Durch Vorsehen der Schutzschicht ist es ebenfalls möglich, Schäden aufgrund von herumspritzendem Lot während der Befestigung des Leiteranschlusses zu verhindern.
  • 5. Ausführungsform
  • 18A ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung und 18B ist eine vergrößerte Ansicht des Abschnitts B in 18A. 19A ist eine Draufsicht auf eine Halbleitervorrichtung gemäß eines anderen Beispiels der fünften Ausführungsform und 19B ist eine vergrößerte Ansicht des Abschnitts C in 19A. Diese Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung gemäß der ersten Ausführungsform darin, daß die Fläche der Öffnungsabschnitte begrenzt ist. Bei der Halbleitervorrichtung ist die Fläche des runden Öffnungsabschnitts so begrenzt, daß sie größer oder gleich 10.000 μm2 ist. Angesichts der Genauigkeit der Positionierung der Prüfspitzennadeln während des Prüfspitzentests ist vorzugsweise sicherzustellen, daß eine Fläche des Öffungsabschnitts größer oder gleich 10.000 μm2 ist. Die vorstehend erwähnte Begrenzung der Fläche der runden Öffnungsbereiche 152 kann auf die rechteckigen Öffnungsabschnitte 154 angewendet werden, wie in 19A und 19B veranschaulicht, ebenso wie auf die runden Öffnungsabschnitte. In solch einem Fall kann die vorliegende Erfindung ebenfalls die gleichen Wirkungen bereitstellen und vorzugsweise ist eine Fläche des Öffnungsabschnitts sicherzustellen, die größer oder gleich 10.000 μm2 ist.
  • 6. Ausführungsform
  • 20 ist eine Draufsicht, die den Aufbau einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung veranschaulicht. Diese Halbleitervorrichtung unterscheidet sich von den Halbleitervorrichtungen gemäß der ersten bis fünften Ausführungsform darin, daß die Metallschicht 108, die die Emitterelektrode 103 bedeckt, rechteckige Öffnungsabschnitte 155, die kontinuierlich zueinander sind, aufweist, und dann die Metallschicht 108 in Gestalt einer geraden Linie unterteilt ist. Die Prüfspitzennadeln kommen während des Prüfspitzentests in Kontakt zu den Bereichen. Während die vorstehend erwähnten Metallschichten 108 beispielsweise rund oder rechteckig gestaltete Öffnungsabschnitte aufweisen, ist bei dieser Halbleitervorrichtung die Metallschicht in gerade Linien unterteilt, statt daß sie eine Wellenform aufweist, wie in 20 veranschaulicht. In diesem Fall werden die gleichen Wirkungen bereitgestellt, wie jene der ersten Ausführungsform und es wird ebenfalls der Vorteil der Leichtigkeit der Bearbeitung der Metallmaske 107 zur Verfügung gestellt.
  • 1. Beispiel
  • 21 ist eine Draufsicht auf eine Halbleitervorrichtung 200, die für das Direktanschluß-Bond-Verfahren gemäß eines ersten Beispiels. 22 ist eine Draufsicht, die einen Halbleiterwafer 201 veranschaulicht, der dem letzten Schritt der Prozessierungsschritte vor der Gasphasenabscheidung einer Metallschicht unterzogen wurde. 23 ist eine Draufsicht, die die rückseitige Oberfläche desselben veranschaulicht. 24 ist eine Draufsicht auf eine Metallmaske 207 zur selektiven Gasphasenabscheidung einer Metallschicht 208 auf den Emitterelektroden 203 auf der vorderen Oberfläche. Die Metallmaske 207 weist ein Maskenmuster auf, das abgewandelt wurde zum Vorsehen der Halbleitervorrichtung 200. 25 ist eine teilweise vergrößerte Ansicht des Abschnitts d, die abgewandelte Abschnitte der Metallmaske 207 von 24 veranschaulicht. 26 ist eine schematische Ansicht, die den Aufbau während der Gasphasenabscheidung veranschaulicht, und 27 ist eine Draufsicht auf den Halbleiterwafer 201 nach der Gasphasenabscheidung der Metallschicht 208 auf den Emitterelektroden 203 auf der vorderen Oberfläche. 28 ist eine schematische Ansicht, die einen Nadelkontaktzustand der Prüfspitzennadeln 209 während des Prüfspitzentests in einem Waferzustand veranschaulicht, und 29 ist eine Querschnittsansicht, die den Nadelkontaktzustand veranschaulicht. 30 ist eine Draufsicht der Halbleitervorrichtung nach dem Prüfspitzentest, die auf den Eckabschnitten 250 der Emitterelektroden 203 zurückgelassene Prüfspitzenspuren 211 veranschaulicht. 31 ist eine teilweise vergrößerte Ansicht des Eckabschnitts „e”. Es wird bemerkt, daß Transistorzellen in einer Transistorzellenanordnungsregion 252 unter den Emitterelektroden 203 angeordnet sind, während keine Transistorzelle an den Eckabschnitten 250 angeordnet ist. Weiterhin sind außerhalb der Emitterelektroden 203 Abschlußbereiche 253 vorgesehen. 32 ist eine Querschnittsansicht entlang der Linie D-D', die die Prüfspitzenspur 211 in 31 veranschaulicht.
  • Die Halbleitervorrichtung 200 gemäß der vorliegenden Form kann wie folgt bereitgestellt werden.
    • (a) Zunächst wird ein Halbleiterwafer 201 vorbereitet. In diesem Fall werden der Einfachheit halber darauf IGBTs verwendet, welche Gatetreibervorrichtungen sind. Der Halbleiterwafer 201 wurde dem letzten Schritt der Waferprozessierungsschritte unterzogen und somit ist eine Mehrzahl von Halbleiterchips 202 auf dem Halbleiterwafer 201 angeordnet. Jeder der Chips 202 beinhaltet eine Emitterelektrode 203 und eine Gateelektrode 204, die beide aus einer Aluminiumlegierung bestehen. Eine Gateverdrahtung 205 ist so vorgesehen, daß sie die Emitterelektrode 203 umgibt. Eine Kollektorelektrode 206 ist auf der rückseitigen Oberfläche des Halbleiterwafers 201 unter Verwendung eines Gasphasenabscheidungsverfahrens oder eines Sputterverfahrens ausgebildet. Weiterhin ist auf den Emitterelektroden 203 eine Metallschicht 208 selektiv ausgebildet für Lötbereiche, die zum Befestigen der Leiteranschlüsse daran erforderlich sind. An den Eckabschnitten der Emitterelektroden 203 sind teilweise Bereiche 250 vorgesehen, in denen die Metallschicht nicht abgeschieden wird, Die Metallschicht 208 wird unter Verwendung eines Gasphasenabscheidungsverfahrens ausgebildet. In den Bereichen 250 unter den Emitterelektroden 203 werden weiterhin keine Transistorzellen angeordnet.
  • Wie in 21 veranschaulicht, wird zur Ausbildung der Metallschicht 208 auf anderen Bereichen der Emitterelektroden 203 als den Eckabschnitten 250 eine Gasphasenabscheidung durchgeführt mittels Anbringens einer Metallmaske 207 auf dem Halbleiterwafer 201. In diesem Fall werden die Eckbereiche 250 der Emitterelektroden 203 durch die Metallmaske 207 maskiert, da die Eckbereiche 250 Regionen sind, mit denen die Prüfspitzennadeln 209 während des Prüfspitzentests in Kontakt gebracht werden. Die in 25 veranschaulichte beispielhafte Metallmaske 207 beinhaltet eine äußerste Umrißlinie mit zumindest einem ausgesparten Abschnitt. Während in dem Beispiel von 25 die Bereiche 250, in denen keine Gasphasenabscheidung der Metallschicht 208 stattfindet, als die ausgesparten Abschnitte der äußersten Umrißlinie der Metallschicht 208 ausgebildet sind, sind die Bereiche 250 nicht hierauf begrenzt und die Metallschicht 208 kann mit freiliegenden Eckabschnitten der Oberfläche der Emitterelektrode 203 ausgebildet werden. Bei dem vorliegenden Beispiel wird eine Legierung aus Ti/Ni/Au mittels Gasphasenabscheidung auf den Emitterelektroden 203 als Metallschicht 208 abgeschieden. Das Ti wird zur Vergrößerung der Ohmschen Eigenschaft bezüglich der Emitterelektroden 203 verwendet, das Ni wirkt als ein Haftmittel zur Befestigung mit dem Lot und das Au wirkt als ein Oxidationsschutzmittel für das Ni.
    • (b) Danach wird der Prüfspitzentest durchgeführt für den Halbleiterwafer 201 zur Bestimmung, ob jeder der Chips ein nicht defektes Produkt oder ein defektes Produkt ist und zum Anbringen von Farbmarkierungen (Tintenmarkierungen) auf den Chipoberflächen der defekten Chips. Bei einem in bekannter Weise durchgeführten Prüfspitzentest wird eine Mehrzahl von Prüfspitzennadeln 209 in Kontakt zu der Emitterelektrode 203 gebracht und eine einzelne Prüfspitzennadel 209 wird in Kontakt zu der Gateelektrode 204 gebracht, während die Kollektorelektrode 206 auf der rückseitigen Oberfläche unter Verwendung einer Ansau- gung mit einer Waferplattform 210 kontaktiert wird. Bei dem vorliegenden Beispiel werden die Prüfspitzennadeln 209 über zumindest einen der Eckabschnitte 250 in Kontakt zu der Emitterelektrode 203 gebracht.
    • (c) Nach dem Prüfspitzentest wird eine Vereinzelung zum Abtrennen der Chips 202 durchgeführt.
  • Wie oben beschrieben, kann die Halbleitervorrichtung 200 gemäß dem vorliegenden Beispiel bereitgestellt werden.
  • Hiernach werden die gleichen Zusammenbauvorgänge wie jene der ersten Ausführungsform durchgeführt zum Abschluß der Herstellung des elektrischen Leistungshalbleiterprodukts.
  • Die Halbleitervorrichtung 200, die wie oben beschrieben aufgebaut ist, ermöglicht das in-Kontakt-bringen der Prüfspitzennadeln 209 mit dem Eckabschnitt 250 der Emitterelektroden 203 dort, wo die Metallschicht 208 nicht abgeschieden ist, während verhindert wird, daß die Prüfspitzennadeln 209 während des Prüfspitzentests in Kontakt zu der Metallschicht 208 gelangen. Folglich werden Prüfspitzenspuren 211 lediglich an den Eckabschnitten 250 zurückgelassen, während keine Prüfspitzenspur auf der Metallschicht 208 erzeugt wird, was das Eindringen von Lot in die Prüfspitzenspuren während des Lötens der Leiteranschlüsse beim Zusammenbau des Produkts verhindern kann. Dies kann thermische Belastungen von den Leiteranschlüssen abhalten. Da unter den Eckabschnitten 250 kein Transistor angeordnet ist, werden sogar in dem Falle von dortigen Schäden keine Fehlfunktionen verursacht. Da in den Eckabschnitten 250 kein Transistor ausgebildet ist, wird der Vorteil der Verbesserung der elektrischen Durchbruchsfestigkeit gegenüber einem nicht einheitlichen Betrieb der Transistoren in den Eckabschnitten 250 bereitgestellt.
  • 8. Ausführungsform
  • 33 ist eine Draufsicht, die den Aufbau einer Halbleitervorrichtung gemäß eines zweiten Beispiels veranschaulicht und 34 ist eine Draufsicht, die die rückseitige Oberfläche von 33 veranschaulicht. Diese Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung gemäß dem ersten Beispiel, daß sie nicht eine steuernde Elektrode (Gateelektrode 204) beinhaltet und lediglich eine Anodenelektrode 218 beinhaltet. Diese Halbleitervorrichtung beinhaltet als Hauptelektroden die Anodenelektrode 218 auf der vorderen Oberfläche und eine Kathodenelektrode 219 auf der rückseitigen Oberfläche, wie in 33 und 34 veranschaulicht. In dem Falle der Halbleitervorrichtung, die nicht eine steuernde Elektrode aufweist als Diodenelektrode und lediglich Hauptelektroden beinhaltet, ist es durch das Verhindern der Abscheidung der Metallschicht 208 auf den Eckabschnitten 215 und das in-Kontakt-bringen der Prüfspitzennadeln 209 mit den Eckabschnitten 250 während des Prüfspitzentests möglich, die gleichen Wirkungen bereitzustellen wie jene des ersten Beispiels.
  • 3. Beispiel
  • 35 ist eine Draufsicht, die den Aufbau einer Halbleitervorrichtung gemäß eines dritten Beispiels veranschaulicht. Diese Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung gemäß des ersten Beispiels darin, daß eine optionale Vorrichtung oder dergleichen angeordnet ist, die nicht eine elektrische Leistungshalbleitervorrichtung ist. Deshalb existiert auf der vorderen Oberfläche eine Mehrzahl von steuernden Elektroden, wie in 35 veranschaulicht. Es ist ebenfalls möglich, die gleichen Wirkungen wie jene des ersten Beispiels vorzusehen, sogar in dem Fall, in dem eine Mehrzahl von steuernden Elektroden als Elektroden auf der vorderen Oberfläche vorhanden ist. Diese Halbleitervorrichtung beinhaltet eine Temperaturerfassungsvorrichtung 120 als eine optionale Vorrichtung, wie in 35 veranschaulicht.
  • 4. Beispiel
  • 36 ist eine Draufsicht, die den Aufbau einer Halbleitervorrichtung gemäß eines vierten Beispiels veranschaulicht. Diese Halbleitervorrichtung unterscheidet sich von den Halbleitervorrichtungen gemäß des ersten–dritten Beispiels darin, daß Leiteranschlüsse 251, die auf die Metallschicht 208 auf den Emitterelektroden 203 gelötet sind, dergestalt verdrahtet sind, daß sie nicht die Eckabschnitte 250 bedecken, wo die Metallschicht nicht abgeschieden ist. Zur Verhinderung einer Bedeckung der Eckabschnitte 250 durch die Leiteranschlüsse 251 können die Leiteranschlüsse 251 so ausgebildet sein, daß sie die gleiche Umrißlinie wie die äußerste Umrißlinie der Metallschicht 208 aufweisen, wie in 36 veranschaulicht. Durch Verdrahten der Leiteranschlüsse 251 dergestalt, daß sie nicht die Eckabschnitte 250 bedecken, wird, sogar wenn Lot in die Eckabschnitte 250 geflossen ist, wenn eine überschüssige Menge von Lot bereitgestellt wurde, kein Anschlußrahmen auf dem Lot vorhanden sein, wodurch die Erzeugung von Belastungen durch thermische Schrumpfung zwischen den Leiteranschlüssen 251 und dem Silicium verhindert wird.
  • Abgewandelte Ausführungsformen
    • (1) Während bei den vorstehend erwähnten Ausführungsformen die durch Gasphasenabscheidung aufgebrachten Metallschichten 108 und 208 lediglich aus Ti/Ni/Au bestehen, ist es ebenfalls möglich, andere Materialien anzuwenden, beispielsweise Al/Mo/Ni/Au und Al/Ti/Ni/Au, zur Verbesserung der Ohmschen Eigenschaft bezüglich der Emitterelektroden.
    • (2) Während bei den vorstehend erwähnten Ausführungsformen lediglich IGBTs und Dioden als elektrische Leistungshalbleitervorrichtungen erläutert wurden, ist es möglich, irgendwelche anderen elektrischen Leistungshalbleitervorrichtungen zu verwenden, die Elektroden auf ihrer Chipoberfläche aufweisen, beispielsweise MOSFETs oder CSTBTs, die andere Typen von Leistungshalbleitervorrichtungen sind.
    • (3) Während bei den vorstehend erwähnten Ausführungsformen Prüfspitzennadeln für den Prüfspitzentest verwendet wurden, ist es möglich, Stifttyp(Pin type)-Prüfspitzen zu verwenden, wie in 37 veranschaulicht. Durch Verwendung von Stifttyp-Prüfspitzen ist es möglich, die Vorteile der Verminderung von Prüfspitzenspuren, die auf den Emitterelektroden ausgebildet werden, bereitzustellen sowie den Betrag des elektrischen Stroms der durch eine einzelne Prüfspitze geschickt werden kann, zu vergrößern und die Anzahl der Prüfspitzen zu verringern.
  • Die Halbleitervorrichtungen gemäß der vorliegenden Erfindung können als Halbleitervorrichtungen verwendet werden, die für das Direktanschluß-Befestigungs-Verfahren geeignet sind.

Claims (7)

  1. Halbleitervorrichtung (100) mit einem Aufbau, der die direkte Verbindung eines Leiteranschlusses (114) mit einer Elektrode auf einer vorderen Oberfläche derselben ermöglicht, wobei die Halbleitervorrichtung (100) aufweist: eine erste Hauptelektrode (103), die auf der vorderen Oberfläche vorgesehen ist, eine zweite Hauptelektrode (106), die auf einer rückseitigen Oberfläche vorgesehen ist, und eine Metallschicht (108), die vorgesehen ist zum Bedecken zumindest eines Abschnitts einer Oberfläche der ersten Hauptelektrode (103) und zum Löten des Leiteranschlusses (114) an dieselbe, wobei die Metallschicht (108) eine Mehrzahl von Öffnungsabschnitten (152) aufweist, durch welche die Oberfläche der ersten Hauptelektrode (103) frei liegt; und die freiliegende Oberfläche in der Mehrzahl von Öffnungsabschnitten (152) Prüfspitzenspuren (111) aufweist, welche entstanden sind durch Kontaktieren der ersten Hauptelektrode (103) mit Prüfspitzennadeln (109) während eines Prüfspitzentests.
  2. Halbleitervorrichtung nach Anspruch 1, die zumindest eine steuernde Elektrode (104) auf der vorderen Oberfläche aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin eine Oberflächenschutzschicht (121) aufweist, die zumindest einen Abschnitt eines Bereichs der Oberfläche der ersten Hauptelektrode (103) bedeckt, der nicht mit der Metallschicht (108) bedeckt ist.
  4. Halbleitervorrichtung nach Anspruch 1, bei der jeder der Öffnungsabschnitte (152) eine Fläche hat, die größer oder gleich 10.000 μm2 ist.
  5. Halbleitervorrichtung nach Anspruch 1, bei der die Öffnungsabschnitte (152) kontinuierlich zueinander angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 1, bei der die Öffnungsabschnitte (152) in einer geraden Linie angeordnet sind.
  7. Elektrisches Leistungshalbleiterprodukt mit: einer Halbleitervorrichtung (100) mit einem Aufbau, bei dem das direkte Verbinden eines Leiteranschlusses (114) mit einer Elektrode auf einer vorderen Oberfläche derselben möglich ist, wobei die Halbleitervorrichtung (100) aufweist: eine erste Hauptelektrode (103), die auf der vorderen Oberfläche vorgesehen ist, eine zweite Hauptelektrode (106), die auf einer rückseitigen Oberfläche vorgesehen ist, und eine Metallschicht (108), die so vorgesehen ist, daß sie zumindest einen Abschnitt einer Oberfläche der ersten Hauptelektrode (103) bedeckt und zum Anlöten des Leiteranschlusses (114) an dieselbe dient, wobei die Metallschicht (108) eine Mehrzahl von Öffnungsabschnitten (152) aufweist, durch welche die Oberfläche der ersten Hauptelektrode (103) frei liegt, und die freiliegende Oberfläche in der Mehrzahl von Öffnungsabschnitten Prüfspitzenspuren (111) aufweist, welche entstanden sind durch Kontaktieren der ersten Hauptelektrode (103) mit Prüfspitzennadeln (109) während eines Prüfspitzentests; und ein Leiteranschluß (114) an der ersten Hauptelektrode (103) in einer Direktanschluß-Befestigungsweise über den Metallfilm (108) befestigt ist, während ein oberer Teil des Bereichs (152) der Oberfläche der ersten Hauptelektrode (103) der Halbleitervorrichtung (100), der nicht mit der Metallschicht (108) bedeckt ist, frei liegt.
DE102006015112A 2005-07-04 2006-03-31 Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt Active DE102006015112B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005194828A JP4659534B2 (ja) 2005-07-04 2005-07-04 半導体装置
JP2005-194828 2005-07-04

Publications (2)

Publication Number Publication Date
DE102006015112A1 DE102006015112A1 (de) 2007-01-11
DE102006015112B4 true DE102006015112B4 (de) 2012-09-13

Family

ID=37562685

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006015112A Active DE102006015112B4 (de) 2005-07-04 2006-03-31 Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt

Country Status (4)

Country Link
US (1) US7319264B2 (de)
JP (1) JP4659534B2 (de)
KR (1) KR100742719B1 (de)
DE (1) DE102006015112B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701065B2 (en) * 2007-10-26 2010-04-20 Infineon Technologies Ag Device including a semiconductor chip having a plurality of electrodes
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
WO2014115561A1 (ja) * 2013-01-25 2014-07-31 富士電機株式会社 半導体装置
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
CN104022033B (zh) * 2014-06-18 2016-08-24 江苏中科君芯科技有限公司 一种ti-igbt芯片背面结构的加工方法
US10707141B2 (en) 2016-10-24 2020-07-07 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP6894544B2 (ja) * 2018-07-17 2021-06-30 富士電機株式会社 半導体装置の製造方法
DE102020125371A1 (de) 2020-09-29 2022-03-31 Infineon Technologies Ag Package mit Pad, welches eine offene Aussparung hat

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335836A1 (de) * 1983-10-01 1985-04-18 Brown, Boveri & Cie Ag, 6800 Mannheim Kontaktelektrode fuer leistungshalbleiterbauelement
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
US20010033022A1 (en) * 2000-04-26 2001-10-25 International Rectifier Corp. Nickel-iron expansion contact for semiconductor die
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
JP2003218155A (ja) * 2002-01-24 2003-07-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003229460A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd Ｍｏｓｆｅｔおよびその製造方法
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334009A (ja) * 1993-05-20 1994-12-02 Hitachi Ltd 半導体集積回路装置およびその検査方法
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6514845B1 (en) * 1998-10-15 2003-02-04 Texas Instruments Incorporated Solder ball contact and method
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
US6818988B2 (en) * 2002-07-25 2004-11-16 International Business Machines Corporation Method of making a circuitized substrate and the resultant circuitized substrate
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6879019B2 (en) * 2003-06-24 2005-04-12 Intel Corporation Guard ring of a combination wafer or singulated die
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
WO2005098954A1 (en) * 2004-04-02 2005-10-20 Triad Semiconductor, Inc. Via configurable architecture for customization of analog circuitry in a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335836A1 (de) * 1983-10-01 1985-04-18 Brown, Boveri & Cie Ag, 6800 Mannheim Kontaktelektrode fuer leistungshalbleiterbauelement
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
US20010033022A1 (en) * 2000-04-26 2001-10-25 International Rectifier Corp. Nickel-iron expansion contact for semiconductor die
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
JP2003218155A (ja) * 2002-01-24 2003-07-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003229460A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd Ｍｏｓｆｅｔおよびその製造方法
DE102004030042A1 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
US20070001265A1 (en) 2007-01-04
KR100742719B1 (ko) 2007-07-25
KR20070004415A (ko) 2007-01-09
JP4659534B2 (ja) 2011-03-30
JP2007013034A (ja) 2007-01-18
US7319264B2 (en) 2008-01-15
DE102006015112A1 (de) 2007-01-11

Similar Documents

Publication Publication Date Title
DE102006015112B4 (de) Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006041575A1 (de) Halbleitervorrichtung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE60132855T2 (de) Kontaktierungsstruktur einer integrierten Leistungsschaltung
DE102015115999B4 (de) Elektronische Komponente
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
DE112008003425T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE202012004434U1 (de) Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE112021000700T5 (de) Elektronische vorrichtung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102007002807B4 (de) Chipanordnung
DE212021000165U1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20121214

R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE