DE102004058877A1

DE102004058877A1 - Halbleiterchip und Verfahren zum Herstellen eines doppelseitig funktionellen Halbleiterchips

Info

Publication number: DE102004058877A1
Application number: DE200410058877
Authority: DE
Inventors: Michael Dipl.-Ing. Bauer; Angela Dr. Kessler; Wolfgang Dr. Schober; Alfred Dr. Haimerl; Joachim Dr. Mahler
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-12-06
Filing date: 2004-12-06
Publication date: 2006-04-13

Abstract

Die Erfindung betrifft einen Halbleiterchip (1), welcher eine Vorderseite (3), auf der zumindest ein Halbleiterfunktionselement realisiert ist, und eine Rückseite (4) aufweist, wobei auf der Rückseite (4) des Halbleiterchips (1) zumindest eine Aussparung (2) ausgebildet ist. Die Erfindung betrifft weiterhin Verfahren zum Herstellen einer Vielzahl von Halbleiterchips (1) auf einem ersten Wafer (6), wobei jeder Halbleiterchip (1) eine Vorderseite (3) und eine Rückseite (4) aufweist, die jeweils der Vorderseite und der Rückseite des Wafers (6) entsprechen, wobei auf der Vorderseite (3) eines jeden Halbleiterchips (1) zumindest ein Halbleiterfunktionselement realisiert wird, wobei zumindest eine Aussparung (2) zur Aufnahme eines Halbleiterfunktionselements auf der Rückseite (4) eines jeden Halbleiterchips (1) realisiert wird, so dass ein doppelseitig funktioneller Halbleiterchip (1) entsteht.

Description

Die vorliegende Erfindung betrifft einen Halbleiterchip sowie ein Verfahren zum Herstellen eines doppelseitig funktionellen Halbleiterchips.

Bisher wurden in der Halbleiterchipfertigung die Wafer derartig hergestellt, dass eine Struktur gebildet wurde, bei der die funktionellen Bauteile des Halbleiterchips auf dessen Ober- bzw. Vorderseite aufgebracht sind. Die Rückseite diente in der Regel lediglich dazu, auf einen Träger aufgebracht zu werden, wurde aber nicht weitergehend genutzt.

Aufgrund der hohen Material- und Herstellungskosten in der Halbleitertechnologie und den immer größer werdenden Anforderungen an den Platzbedarf von Halbleiterbauteilen, ist es jedoch wünschenswert, das Chipmaterial noch besser ausnutzen zu können, d. h. bei möglichst geringem Materialaufwand möglichst viele Funktionen vorzusehen.

Daher ist es die Aufgabe der vorliegenden Erfindung, einen Halbleiterchip zu schaffen, dessen Funktionalitätsbereich erweitert wird ohne erhöhten Material- und demzufolge auch Kostenaufwand sowie ein entsprechendes Verfahren zu dessen Herstellung bereitzustellen.

Diese Aufgabe wird durch einen Halbleiterchip mit den Merkmalen gemäß Anspruch 1 sowie durch ein Verfahren zum Herstellen eines doppelseitig funktionellen Halbleiterchips mit den Merkmalen gemäß Anspruch 15 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen definiert.

Erfindungsgemäß bereitgestellt wird demnach ein Halbleiterchip, welcher eine Vorderseite, auf der zumindest ein Halbleiterfunktionselement aufgebracht ist, und eine Rückseite aufweist, wobei auf der Rückseite des Halbleiterchips zumindest eine Aussparung ausgebildet ist.

Durch das Vorsehen der Aussparungen auf der Chiprückseite wird die Herstellung von 3-D-Sandwichstrukturen ermöglicht. Bei dem erfindungsgemäßen Halbleiterchip, kann die klassische Chipfunktion der Vorderseite beispielsweise mit speziellen Anwendungen auf der Rückseite des Halbleiterchips realisiert werden, wie Anwendung für Biofunktionen, Vorsehen von Lichtleitern, elektrische Leitungen, magnetische Funktionalitäten usw. Die Aussparungen auf der Rückseite des Halbleiterchips sind in allen möglichen Formen und Strukturen möglich, so dass sie sich zum Unterbringen verschiedenster Elemente eignen, z. B. für Drucksensorapplikationen oder optische Funktionalitäten.

Vorzugsweise wird auf einer Oberfläche der Rückseite des Halbleiterchips eine lötfähige, insbesondere eine diffusionslötfähige Metallschicht, aufgebracht. Es ist von Vorteil, wenn die diffusionslötfähige Metallsschicht, welche zum Verbinden des Halbleiterchips mit einem weiteren Halbleiterchip dient, auf der gesamten Oberfläche der Rückseite, die zwischen den Aussparungen verbleibt, aufgebracht ist. Der Diffusionslötprozess zur Verbindung mehrer Halbleiterchips miteinander ist besonders geeignet, da er sich dadurch auszeichnet, dass mit einem niedrigschmelzenden Lot eine hochtemperaturfeste metallische Verbindung dadurch hergestellt wird, dass das Lotmetall mit den zu verbindenden hochschmelzenden Metallen eine temperaturfeste und mechanisch sehr stabile intermetallische Phase bildet. Dabei wird das niedrigschmelzende Lot vollständig umgewandelt, das heißt, es geht komplett in der metallischen Phase auf. Weiterhin lassen sich durch geeignete Wahl der Metalle bzw. Metallverbindungen verschiedene Prozesstemperaturen für den Verbindungsvorgang verwirklichen.

Gemäß einer bevorzugten Ausführungsform der Erfindung ist die zumindest eine Aussparung auf der Rückseite des Halbleiterchips in Form einer Kammer ausgebildet ist.

In einer weiteren bevorzugten Ausführungsform ist auf der Rückseite des Halbleiterchips ein zweiter Halbleiterchip aufgebracht, welcher vorzugsweise mittels Diffusionslöten auf die Rückseite des Halbleiterchips aufgelötet ist, wobei eine dreidimensionale Verbund- bzw. Sandwichstruktur entsteht.

Gemäß noch einer bevorzugten Ausführungsform ist die Kammer als Vakuumkammer ausgebildet ist, indem der zweite Halbleiterchip bzw. der zweite Wafer, auf dem der Chip gebildet wird, auf der Rückseite des Halbleiterchips unter Vakuum aufgelötet ist.

Weiterhin ist es von Vorteil, wenn der zweite Halbleiterchip mit zumindest einem Durchkontakt (Via) und noch bevorzugter mit einer Vielzahl von Durchkontaktierungen versehen ist.

Die zumindest eine Aussparung kann auch in Form eines Kanals ausgebildet sein. Es kann jedoch auch eine Vielzahl von Aussparungen vorgesehen werden, welche als Kanäle und Kammern auf der Rückseite des Halbleiterchips vorgesehen sind, wobei die Kanäle derartig angeordnet sind, dass sie als Zuleitungen zu den Kammern dienen.

Das Halbleiterfunktionselement weist vorzugsweise eine der folgenden Funktionen auf: eine optische, eine elektrische, eine magnetische, eine elektrooptische, eine thermische, eine elektrostatische oder eine elektromagnetische Funktion.

Vorzugsweise sind Leitungsstrukturen auf Vorderseite des Halbleiterchips vorgesehen.

Gemäß einer besonders bevorzugten Ausführungsform der Erfindung ist die zumindest eine Aussparung zumindest teilweise oder auch vollständig mit einem Metall, einem Polymer, einem Metall-Polymergemisch, einem Glas oder mit einer organischen Struktur gefüllt.

Auch kann in der zumindest einen Aussparung auf der Rückseite des Halbleiterchips ein Drucksensor oder ein optisches Bauelement vorgesehen werden.

Erfindungsgemäß wird weiterhin ein Verfahren zum Herstellen einer Vielzahl von Halbleiterchips auf einem ersten Wafer, bereitgestellt, wobei jeder Halbleiterchip eine Vorderseite und eine Rückseite aufweist, die jeweils der Vorderseite und der Rückseite des Wafers entsprechen, wobei auf der Vorderseite eines jeden Halbleiterchips zumindest ein Halbleiterfunktionselement realisiert wird, wobei zumindest eine Aussparung auf der Rückseite eines jeden Halbleiterchips realisiert wird, so dass ein doppelseitig funktioneller Halbleiterchip entsteht.

Durch Vorsehen der Aussparungen kann auch die Rückseite des Halbleiterchips zum Unterbringen von Sensoren, Leitungen usw. verwendet werden, was zusätzliche Anwendungsmöglichkeiten für den Halbleiterchip schafft.

Vorzugsweise wird gemäß einem weiteren Verfahrensschritt eine Oberfläche der Rückseite eines jeden Halbleiterchips mit einer lötfähigen, insbesondere mit einer diffusionslötfähigen Metallschicht metallisiert.

Durch das Metallisieren der Oberfläche der Rückseite des Halbleiterchips mit einer diffusionslötfähigen Metallschicht wird ermöglicht, weitere Halbleiterchips darauf mechanisch und thermisch stabil aufzubringen, auf denen wiederum weitere Funktionselemente vorgesehen werden können. So können dreidimensionale Sandwichstrukturen von Halbleiterchips realisiert werden.

Die zumindest eine Aussparung oder auch eine Vielzahl von Aussparungen kann durch selektives Ätzen oder auch durch Laserabtragung hergestellt werden. Jegliche andere bekannte Verfahren sind jedoch ebenfalls hierfür anwendbar.

Gemäß einem weiteren Verfahrensschritt in einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die zumindest eine Aussparung zumindest teilweise mit einem Metall, einem Polymer, einem Metall-Polymergemisch, einem Glas oder einer organischen Struktur beschichtet bzw. verfüllt.

Im Falle der Beschichtung der Aussparung mit einem Metall, ist es bevorzugt, dass in der Aussparung weiterhin eine isolierende Schicht aufgetragen wird, um eine unerwünschte Leitfähigkeit zwischen dem Metall und dem Lot zu verhindern.

Vorzugsweise wird ein zweiter Wafer auf die Oberfläche der Rückseite des ersten Wafers durch Diffusionslöten aufgelötet.

Weiterhin ist es besonders vorteilhaft, wenn der zweite Wafer mit Durchkontaktierungen und/oder mit weiteren Strukturen versehen wird.

Wenn eine komplexere Struktur gewünscht wird, die noch mehr Funktionalitäten bietet, wird ein weiterer dritter Wafer auf den zweiten Wafer aufgelötet; hierzu wird wiederum die Oberfläche des zweiten Wafers zumindest teilweises mit einer lötfähigen, insbesondere mit einer diffusionslötfähigen Metallschicht metallisiert, um den dritten Wafer damit thermisch und mechanisch stabil zu verbinden.

Gemäß noch einer weiteren bevorzugten Ausführungsform werden die Aussparungen in Form von Kammern und/oder Kanälen ausgebildet.

Die Erfindung wird anhand der Zeichnung näher beschrieben. In der Zeichnung zeigt
1 einen schematischen Querschnitt durch ein Halbleiterchip gemäß der Erfindung;
2 einen schematischen Querschnitt durch einen weiteren Halbleiter gemäß der Erfindung;
3 einen schematischen Querschnitt durch einen Wafer, auf dessen Rückseite eine Vielzahl von Aussparungen vorgesehen ist;
4 einen eine Vergrößerung eines Ausschnitts des in 3 dargestellten Wafers;
5 einen schematischen Querschnitt durch einen weiteren Wafer, auf den ein zweiter Wafer aufgebracht wurde;
6 einen schematischen Querschnitt durch einen weiteren Wafer, auf den ein zweiter Wafer aufgebracht wurde;
7 einen schematischen Querschnitt durch noch einen weiteren Wafer, auf den zwei weitere Wafer aufgebracht wurden;
8 einen schematischen Querschnitt durch noch einen weiteren Wafer, auf den zwei weitere Wafer aufgebracht wurden;
9 eine Draufsicht auf einen Ausschnitt einer Rückseite eines Wafers.
1 zeigt einen schematischen Querschnitt durch ein Halbleiterchip 1 gemäß der Erfindung. Der Halbleiterchip 1 weist eine Vorderseite 3 und eine Rückseite 4 auf, die der Vorderund Rückseite eines Wafers 6 (siehe 3), aus dem der Halbleiterchip 1 hergestellt wird, entsprechen. Bauelemente, die auf der Vorderseite 3 aufgebracht sein könnten, sind in dieser Figur nicht dargestellt. In der Rückseite 4 des Halbleiterchips 1 ist eine Aussparung 2 vorgesehen, die durch selektives Ätzen hergestellt wurde. Die Aussparung 2 hat die Form einer rechteckigen Kammer 7. Die Aussparung 2 kann mit Metallen, Polymeren, Metall-Polymergemischen, Gläsern oder organischen Strukturen (nicht dargestellt) für Biochipanwendungen beschichtet sein. Im Falle einer metallischen Beschichtung, wird über der Metallschicht noch eine isolierende Schicht (nicht dargestellt) aufgebracht, um eine unerwünschte Leitfähigkeit zwischen dem Metall und einem Lot zu verhindern.
In 2 ist in einem schematischen Querschnitt durch einen weiteren Halbleiterchip 1 gemäß der Erfindung dargestellt, dass auf der Rückseite 4 nicht nur eine Aussparung 2 in Form einer Kammer 7 vorgesehen ist, sondern Aussparungen in Form von Kanälen 5, die als Zuleitungen zu der Kammer 7, bzw. dem darin angeordneten Element (nicht dargestellt)dienen.
3 zeigt einen weiteren schematischen Querschnitt diesmal durch einen ganzen Wafer 6, auf dessen Rückseite 4 eine Vielzahl von Aussparungen 2 in Form von rechteckigen Kammern 7 und Kanälen 5 vorgesehen ist. In dem vergrößerten Ausschnitt der 4 des in 3 dargestellten Wafers 6 kann erkannt werden, dass zwischen den Aussparungen 2 in Form von Kammern 7 und Kanälen 5 auf der Oberfläche der Rückseite 4 auch lötfähige Metallschichten 8 bzw. metallisierte Flächen für den Diffusionslötprozess vorgesehen sind.
In 5 ist dargestellt, wie auf die Rückseite 4 des Wafers 6 mittels der lötfähigen Metallschicht 8 ein zweiter Wafer 9 vollflächig auf den Wafer 6 durch Diffusionslöten aufgelötet worden ist.
6 zeigt einen schematischen Querschnitt durch ein weiteres Ausführungsbeispiel der Erfindung. Hier ist wiederum die Rückseite 4 des Wafers 6 mit einem zweiten Wafer 9 mittels des gleichen Verfahrens verbunden worden, wie bezüglich der 5 erläutert wurde. Jedoch unterschiedet sich der zweite Wafer 9 dadurch, dass er mit einer Vielzahl von Durchkontaktierungen 10 versehen ist.
In 7 ist ein weiteres Ausführungsbeispiel der Erfindung gezeigt, bei welchem die Rückseite 4 des Wafers 6 mit einem zweiten Wafer 9 verbunden ist, welcher wiederum mit einem dritten Wafer 11 verbunden, so dass eine noch komplexere 3-D-Sandwichstruktur entsteht. Der Wafer 6 hat an seiner Rückseite 4 Aussparungen 2 in Form von Kammern 7 und Kanälen 5 und der zweite Wafer 9 ist mit einer Vielzahl von Durchkontaktierungen 10 ausgestattet. Alle drei Wafer 6, 9 und 11 sind mittels lötfähiger Metallschichten 8 durch Diffusionslöten miteinander verbunden worden.
Die in 8 dargestellte Verbundstruktur von drei Wafern 6, 9 und 11 unterscheidet sich von derjenigen, die in 7 gezeigt ist lediglich dadurch, dass in dem dritten Wafer 11 nun ebenfalls Durchkontaktierungen 10 vorgesehen sind. Auch hier sind alle drei Wafer 6, 9 und 11 mit lötfähigen Metallschichten 8 versehen, über die sie mittels Diffusionslöten verbunden sind.
Schließlich zeigt die 9 eine Draufsicht auf einen Ausschnitt einer Rückseite 4 eines Wafers 6, wobei zu erkennen ist, dass die in der Rückseite 4 vorgesehenen Aussparungen 2 in verschiednen Größen, Ausrichtungen und Formen auf dem Wafer 6 vorgesehen sind. So kann aus einem Wafer 6 eine Vielzahl verschiedenster doppelseitig funktioneller Halbleiterchips 1 hergestellt werden und es können auch komplexe dreidimensionale Verbundstrukturen realisiert werden.

Claims

Halbleiterchip (1), welcher eine Vorderseite (3), auf der zumindest ein Halbleiterfunktionselement realisiert ist, und eine Rückseite (4) aufweist, dadurch gekennzeichnet, dass auf der Rückseite (4) des Halbleiterchips (1) zumindest eine Aussparung (2) ausgebildet ist.
Halbleiterchip (1) nach Anspruch 1, dadurch gekennzeichnet, dass eine Oberfläche der Rückseite (4) zumindest teilweise mit einer lötfähigen Metallschicht (8), insbesondere mit einer diffusionslötfähigen Metallschicht, versehen ist.
Halbleiterchip (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) auf der Rückseite (4) des Halbleiterchips (1) in Form einer Kammer (7) ausgebildet ist.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass auf der Rückseite (4) des Halbleiterchips (1) ein zweiter Halbleiterchip aufgebracht ist.
Halbleiterchip (1) nach Anspruch 4, dadurch gekennzeichnet, dass der zweite Halbleiterchip mittels Diffusionslöten auf der Rückseite (4) des Halbleiterchips (1) aufgebracht ist.
Halbleiterchip (1) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der zweite Halbleiterchip Durchkontaktierungen (10) aufweist.
Halbleiterchip (1) nach einem der Anspruch 3 bis 6, dadurch gekennzeichnet, dass die Kammer (7) als Vakuumkammer ausgebildet ist, indem der zweite Halbleiterchip auf der Rückseite (4) des Halbleiterchips (1) unter Vakuum aufgelötet ist.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) in Form eines Kanals (5) ausgebildet ist.
Halbleiterchip (1) nach Anspruch 8, dadurch gekennzeichnet, dass Kanäle (5) und Kammern (7) auf der Rückseite (4) des Halbleiterchips (1) vorgesehen sind, wobei die Kanäle (5) derartig angeordnet sind, dass sie als Zuleitungen zu den Kammern (7) dienen.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Halbleiterfunktionselement eine optische, eine elektrische, eine magnetische, eine elektrooptische, eine thermische, eine elektrostatische oder eine elektromagnetische Funktion aufweist.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass Leitungsstrukturen auf der Vorderseite (3) des Halbleiterchips (1) vorgesehen sind.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) zumindest teilweise mit einem Metall, einem Polymer, einem Metall-Polymergemisch, einem Glas oder einer organischen Struktur gefüllt ist.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in der zumindest einen Aussparung (2) auf der Rückseite (4) des Halbleiterchips (1) ein Drucksensor vorgesehen ist.
Halbleiterchip (1) nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in der zumindest einen Aussparung (2) auf der Rückseite (4) des Halbleiterchips (1) ein optisches Bauelement vorgesehen ist.
Verfahren zum Herstellen einer Vielzahl von Halbleiterchips (1) auf einem ersten Wafer (6), wobei jeder Halbleiterchip (1) eine Vorderseite (3) und eine Rückseite (4) aufweist, die jeweils der Vorderseite und der Rückseite des Wafers (6) entsprechen, wobei auf der Vorderseite (3) eines jeden Halbleiterchips (1) zumindest ein Halbleiterfunktionselement realisiert wird, dadurch gekennzeichnet ist, dass zumindest eine Aussparung (2) zur Aufnahme eines Halbleiterfunktionselements auf der Rückseite (4) eines je den Halbleiterchips (1) realisiert wird, so dass ein doppelseitig funktioneller Halbleiterchip (1) entsteht.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Oberfläche der Rückseite (4) eines jeden Halbleiterchips (1) mit einer lötfähigen, insbesondere diffusionslötfähigen Metallschicht (8) metallisiert wird.
Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) durch selektives Ätzen hergestellt wird.
Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) durch Laserabtragung hergestellt wird.
Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die zumindest eine Aussparung (2) zumindest teilweise mit einem Metall, einem Polymer, einem Metall-Polymergemisch, einem Glas oder einer organischen Struktur beschichtet wird.
Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass die Aussparung (2) mit einer isolierenden Schicht beschichtet wird.
Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass ein zweiter Wafer (9) auf der Rückseite des ersten Wafers (6), insbesondere durch Diffusionslöten, aufgelötet wird.
Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der zweite Wafer (9) mit Durchkontaktierungen versehen wird.
Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass eine Oberfläche des zweiten Wafers (9) zumindest teilweise mit einer lötfähigen, insbesondere mit einer diffusionslötfähigen Metallschicht (8) metallisiert wird.
Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass auf den zweiten Wafer (9) ein dritter Wafer (11) insbesondere durch Diffusionslöten aufgelötet wird.
Verfahren nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass die Aussparungen (2) in Form von Kammern (7) und/oder Kanälen (5) ausgebildet werden.