DE10314876A1 - Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips - Google Patents
Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips Download PDFInfo
- Publication number
- DE10314876A1 DE10314876A1 DE10314876A DE10314876A DE10314876A1 DE 10314876 A1 DE10314876 A1 DE 10314876A1 DE 10314876 A DE10314876 A DE 10314876A DE 10314876 A DE10314876 A DE 10314876A DE 10314876 A1 DE10314876 A1 DE 10314876A1
- Authority
- DE
- Germany
- Prior art keywords
- weight
- diffusion solder
- diffusion
- solder alloy
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29105—Gallium [Ga] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
- H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
- H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
- H01L2224/83099—Ambient temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0101—Neon [Ne]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen (16, 17) für Leistungsbauteile mit Halbleiterchips, wobei die Schmelztemperaturen von Diffusionslöt-Legierungen (14, 15) und Diffusionslötverbindungen (16, 17) derart gestaffelt werden, dass eine erste Schmelztemperatur der ersten Diffusionslöt-Legierung (14) niedriger ist als eine zweite Schmelztemperatur der zweiten Diffusionslöt-Legierung (15) und wobei die zweite Schmelztemperatur niedriger ist als eine dritte Schmelztemperatur einer ersten Diffusionslötverbindung (16) der ersten Diffusionslöt-Legierung (14).
Description
- Die Erfindung betrifft ein Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips und ein elektronisches Leistungsbauteil.
- Diffusionslötverbindungen sind aus der Druckschrift
DE 195 32 250 A1 bekannt und werden zum Herstellen einer temperaturstabilen Verbindung mittels Diffusionslöten eingesetzt. Dazu wird ein erster Körper mit einem hochschmelzenden Metall und ein zweiter Körper mit einem niedrigschmelzenden Metall beschichtet. Bei einer vorgegebenen Temperatur und unter einem vorgegebenen Anpressdruck sind dann beide Körper über eine Diffusionslötverbindung fügbar. Bei einer Diffusionslötverbindung bilden sich hochschmelzende intermetallische Phasen aus, wobei deren Schmelzpunkte höher liegen als der Schmelzpunkt des niedrigschmelzenden Metalls. Mit dem bekannten Verfahren können einzelne Fügestellen eines elektronischen Leistungsbauteils temperaturstabil hergestellt werden. - Ein elektronisches Leistungsbauteil weist jedoch mehrerer Fügestellen auf, die in mehrstufigen Verfahren zu verwirklichen sind. Dabei ergeben sich unzuverlässige Verbindungen.
- Aufgabe der Erfindung ist es, ein Verfahren anzugeben, dass eine zuverlässige Herstellung temperaturstabiler und für extreme thermische Belastungen geeignete elektronische Bauteile ermöglicht. Insbesondere ist es Aufgabe der Erfindung ein entsprechend belastbares elektronisches Leistungsbauteil anzugeben.
- Gelöst wird die Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird ein Verfahren zur mehrstufigen Herstellung von Diffusionslötverbindungen auf einer Trägerunterseite und Trägeroberseite mit einem Substrat für die Trägerunterseite und einem weiteren Substrat für die Trägeroberseite angegeben. Insbesondere wird ein mehrstufiges Verfahren zum Diffusionslötverbinden einer Halbleiterchiprückseite mit einer Chipinsel eines Substrats und einer Halbleiterchipoberseite mit Leitungsstrukturen eines weiteren Substrats für elektronische Leistungsbauteile geschaffen. Dazu weist das Verfahren nachfolgende Verfahrensschritte auf.
- Zunächst wird eine erste Seite eines Trägers beziehungsweise Halbleiters mit einer ersten Diffusionslöt-Legierung beschichtet. Eine derartige Diffusionslöt-Legierung weist eine Mischung einer hochschmelzenden Metallkomponente und einer niedrigschmelzenden Metallkomponente auf, ohne dass sich bereits intermetallische Phasen gebildet haben. Anschließend wird eine zweite Seite des Trägers beziehungsweise Halbleiters mit einer zweiten Diffusionslöt-Legierung beschichtet. Dabei gehören die erste und die zweite Diffusionslöt-Legierung in ihrer Zusammensetzung und ihren metallischen Elementen unterschiedlichen Diffusionslötsystemen an.
- Die erste und die zweite Diffusionslöt-Legierung werden durch Auswahl von Materialien bzw. Komponenten derart aufeinander abgestimmt, dass die Schmelztemperaturen der Diffusionslöt-Legierungen und der Diffusionslötverbindungen derart gestaffelt sind, dass eine erste Schmelztemperatur der ersten Dif fusionslöt-Legierung niedriger ist als eine zweite Schmelztemperatur der zweiten Diffusionslöt-Legierung und dass die zweite Schmelztemperatur niedriger ist als eine dritte Schmelztemperatur einer ersten Diffusionslötverbindung der ersten Diffusionslötlegierung.
- Nach dem beidseitigen Beschichten des Trägers mit erster und zweiter Diffusionslötlegierung folgt zunächst ein Diffusionslöten eines ersten Substrats mit der ersten Seite des Trägers beziehungsweise Halbleiters unter Erwärmen der ersten Diffusionslöt-Legierung auf die erste Schmelztemperatur. Dabei bildet sich eine erste temperaturstabile Diffusionslötverbindung aus, deren Schmelztemperatur höher liegt als die zweite Schmelztemperatur der zweite Diffusionslöt-Legierung. Anschließend erfolgt ein Diffusionslöten eines zweiten Substrats mit der zweiten Seite des Trägers beziehungsweise Halbleiters unter Erwärmen der zweiten Diffusionslöt-Legierung auf die zweite Schmelztemperatur. Da diese zweite Schmelztemperatur niedriger ist als die dritte Schmelztemperatur der ersten Diffusionslötverbindung wird bei dieser mehrstufigen Herstellung mit gestaffelten Schmelztemperaturen der Diffusionslötvorgänge die bereits bestehende erste Diffusionslötverbindung temperaturstabil beibehalten.
- Dieses Verfahren zur mehrstufigen Herstellung von Diffusionslötverbindungen hat den Vorteil, dass sowohl eine Diffusionslötverbindung auf der Unterseite als auch eine Diffusionslötung auf der Oberseite eines Trägers aufgrund der Abstimmung der Diffusionslötsysteme für die Unterseite und die Oberseite des Trägers möglich wird. Ein elektronisches Leistungsbauteil, das auf diese Weise hergestellt wird, weist keine Schwachstellen in der Verbindungstechnik auf und kann somit thermisch extrem belastet werden.
- Die Erfindung berücksichtigt dabei, dass ein elektronisches Leistungsbauteil mit Halbleiterchips ein Substrat aufweist, auf das Halbleiterchips gelötet sind. Ein anschließendes Anlöten von Flachleitern auf der Oberseite der Halbleiterchips würde zu einem Ablösen der gelöteten Rückseite führen, was die thermische Belastbarkeit des Leistungsbauteils einschränkt. Die Anschlüsse auf der Oberseite werden deshalb häufig nicht durch Löten hergestellt, sondern durch Bondverbindungen zwischen Elektroden der Oberseite der Halbleiterchips und nach außen führenden Flachleitern. Sowohl herkömmliche Lötverbindungen als auch Diffusionslötverbindungen der Chiprückseite auf einem Substrat vermindern bei Leistungshalbleiterchip nicht die begrenzte thermische Belastbarkeit von Bondverbindungen auf der Oberseite der Halbleiterchips. Mit der Erfindung wird die thermische Belastbarkeit elektronischer Leistungsbauteile unter Herstellung von temperaturstabilen Verbindungen sowohl auf der Rückseite des Halbleiterchips als auch auf der Oberseite des Halbleiterchips erhöht.
- Tabelle 1 zeigt mögliche Legierungspartner für Diffusionslötverbindungen sowie die möglichen einsetzbaren Schmelztemperaturen vor einem Bilden von intermetallischen Phasen als erste und zweite Schmelztemperatur und die Schmelztemperaturen der sich bildenden intermetallischen Phasen in einer Diffusionslötverbindung, die als dritte Schmelztemperatur beim Einsetzen des erfindungsgemäßen Verfahrens zu berücksichtigen sind. Aus dieser Tabelle ergeben sich bevorzugte Systeme für die Legierungszusammensetzung einer ersten Diffusionslöt-Legierung und einer zweiten Diffusionslöt-Legierung.
- Auf die erste Seite eines Trägers oder eines Halbleiterchips kann eine erste Diffusionslöt-Legierung, die eine erste Schmelztemperatur aufweist, aufgebracht werden, die eine Zusammensetzung aus Ga-yNi mit 1 Gew.% < y < 20 Gew.% oder Ga-xCu mit 1 Gew.% < x < 40 Gew.% oder Ga-yAg mit 1 Gew.% < y < 40 Gew.% aufweist. Auf die zweite Seite kann eine zweite Diffusions-Legierung aufgebracht werden, die In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% aufweist. Diese Staffelung der Diffusionslötsysteme hat den Vorteil, dass die erste Diffusionslöt-Legierung äußerst niedrige Schmelztemperaturen zwischen 26°C und 31°C aufweist und die möglichen beiden zweiten Diffusionslöt-Legierungen relativ hohe erste Schmelztemperaturen von 144°C beziehungsweise 221°C aufweisen. Die in Tabelle 1 aufgelisteten letzten beiden Diffusionslötsysteme können in Kombination zu den hier aufgeführten ersten Diffusionslöt-Legierungen nicht eingesetzt werden, da ihre niedrigen Schmelztemperaturen mit 280°C bzw. 361°C bereits höher liegen als einige der Schmelztemperaturen der sich bildenden intermetallischen Phasen der ersten Diffusionslöt-Legierung.
- Wird die Auswahl der niedrigschmelzenden ersten Diffusionslöt-Legierungen weiter eingeschränkt, so kann die Möglichkeit des Einsatzes von höher schmelzenden Diffusionslöt-Legierungen erweitert werden. Dazu wird auf die erste Seite eines Trägers oder Halbleiterchips eine erste Diffusionslöt-Legierung der Zusammensetzung Ga-yNi mit 1 Gew.% < y < 20 Gew.% oder Ga-yAg mit 1 Gew.% < y < 40 Gew.% aufgebracht. Auf die zweite Seite eines Trägers oder Halbleiterchips kann eine zweite Diffusions-Legierung der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% aufgebracht werden. Diese Staffelung der Diffusionslöt-Legierungen hat den Vorteil, dass als zweite Schmelztemperatur auch eine Schmelztemperaturen vomn 280°C möglich ist.
- Bei einer Einschränkung der ersten Diffusionslöt-Legierung auf lediglich ein Diffusionslötsystem kann für eine Löt-Legierung mit äußerst niedrigem ersten Schmelzpunkt von 26°C eine breite Palette als zweite Diffusions-Legierung eingesetzt werden. Dazu wird die erste Seite eines Trägers oder eines Halbleiters mit einer Diffusions-Legierung der Zusammensetzung Ga-yAg mit 1 Gew.% < y < 40 Gew.% beschichtet. Auf die zweite Seite wird eine zweite Diffusionslöt-Legierung der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu, vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht.
- Für Anwendungen, bei denen eine höhere erste Schmelztemperatur über 100°C erwünscht ist, kann die erste Seite eine erste Diffusions-Legierung der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% aufweisen. Auf die zweite Seite wird dann eine zweite Diffusions-Legierung der Zusammensetzung Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.%, vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu, vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht.
- Ein gestaffeltes Diffusionssystem mit erster und zweiter Diffusions-Legierung, bei dem die erste Diffusions-Legierung einen ersten Schmelzpunkt über 200°C aufweist, ist möglich, wenn die erste Seite eine erste Diffusions-Legierung der Zusammensetzung Sn-yAg mit 1 Gew.% < y < 50 Gew.% aufweist. Die zweite Seite wird eine zweite Diffusionslöt-Legierung der Zusammensetzung Au-xSn mit 5 Gew.% < x < 38 Gew.%, vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu, vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht.
- Den höchsten Anforderungen an Schmelztemperaturen ermöglicht eine Staffelung von erster und zweiter Diffusionslöt-Legierung, bei der die erste Seite eine erste Diffusionslöt-Legierung der Zusammensetzung Au-xSn mit 5 Gew.% < x < 38 Gew.%, vorzugsweise mit 10 Gew.% < x < 30 Gew.% aufweist. Auf die zweite Seite wird eine zweite Diffusionslöt-Legierung mit der Zusammensetzung Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu, vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht.
- Bei dem Erwärmen auf die Löttemperaturen bilden sich relativ spröde intermetallische Phasen, die zwar eine temperaturstabile Verbindung ermöglichen. Es besteht jedoch die Gefahr bei Differenzen im Ausdehnungskoeffizienten des Trägers beziehungsweise Halbleiterchips und der mit diesem zu verbindenden Substrate, dass aufgrund der spröden intermetallischen Phasen die Substrate von den Trägern bei Temperaturbelastungen abgesprengt werden, wenn die thermischen Spannungen aufgrund der unterschiedlichen Ausdehnungskoeffizienten der Materialien zunehmen.
- Wird jedoch vor dem Aufbringen der Diffusionslöt-Legierungen eine Schicht aus Silber, Kupfer oder Nickel auf jeder Seite des Trägers beziehungsweise des Halbleiterchips aufgebracht so dämpft diese Pufferschicht und bewirkt vorteilhafterweise einen Spannungsabbau. Dieses hat den Vorteil, dass eine derartige Zwischenschicht aus Silber, Kupfer oder Nickel oder Legierungen derselben einen mechanischen Puffer bilden, der es ermöglicht, dass eine harte und spröde Schicht aus intermetallischen Phasen relativ weich und nachgiebig mit dem Träger verbunden werden kann.
- Für Diffusionslöt-Legierungen aus Au-yGe mit 4 Gew% < y < 50 Gew.%, vorzugsweise 7 Gew.% < y < 20 Gew.% ist es von Vorteil, eine Pufferschicht oder Zwischenschicht aus Kupfer oder einer Kupferlegierung vorzusehen, da sich dann intermetallische Phasen zwischen Kupfer und Germanium ausbilden können, die Schmelzpunkte von 614°C für Cu3Ge und 742°C für Cu5Ge aufweisen.
- Silber- oder Kupferschichten als Pufferschichten können vorzugsweise auch vor dem Aufbringen einer Diffusionslöt-Legierung aus Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.%, vorzugsweise mit 10 Gew.% < x < 30 Gew.% eingesetzt werden.
- Um ein Diffundieren oder Legieren der Metallkomponenten der Legierungen oder der Pufferschichten mit einem Halbleiterchipmaterial oder einem Metallisierungsmaterial wie Aluminium für Halbleiter zu vermeiden, wird vor dem Aufbringen einer Diffusionslöt-Legierung auf die Seiten eines Halbleiterchips eine Schichtfolge aus einer strukturierten Aluminiumschicht und einer darauf abgeschiedenen Titanschicht aufgebracht. Das Aluminium bewirkt einen niederohmigen Übergang zum Halbleitermaterial und das Titan dient als Diffusionssperre für die unterschiedlichen Metallkomponenten der Diffusionslöt-Legierungen.
- Erfindungsgemäß wird in einem weiteren Aspekt der Erfindung ein elektronisches Leistungsbauteil mit einem Halbleiterchip bereitgestellt, der mit seiner Rückseite auf eine Chipinsel diffusionsgelötet ist. Auf Kontaktflächen an der Oberseite des Halbleiterchips sind Flachleiter diffusionsgelötet. Die Lötfugen weisen unterschiedliche Diffusionslötsysteme auf mit einer ersten Diffusionslöt-Legierung auf der Rückseite und einer zweiten Diffusionslöt-Legierung auf der Oberseite des Halbleiterchips. Dazu weisen die erste und die zweite Diffusionslöt-Legierung unterschiedliche Schmelztemperaturen auf.
- Die oben aufgeführten Diffusionslötsysteme können dabei eingesetzt werden. Jeder der Halbleiterchips des Leistungsbauteils weist unmittelbar sowohl auf seiner Rückseite als auch auf seiner Oberseite eine Schichtfolge aus Aluminium und Titan auf, um eine Diffusion und Reaktion der Komponenten der Legierung mit dem Aluminium und dem Halbleitermaterial zu vermeiden. Zwischen dieser Schichtfolge und den Diffusionslöt-Legierungen kann auf den Seiten eine Metallschicht als Pufferschicht aus Kupfer oder Silber oder Nickel oder Legierungen derselben angeordnet sein, um einerseits das Bilden einer Diffusionslötverbindung zu unterstützen und andererseits einen mechanischen Puffer für die unterschiedlichen Ausdehnungsverhalten von Halbleiterchips und Substraten zu ermöglichen.
- Zusammenfassend ist festzustellen, dass durch Verwenden von passenden Legierungs-Metallisierungen auf einem Halbleiterchip eine hochschmelzenden Verbindung aus intermetallischen Verbindungen geformt werden kann, deren Schmelzpunkt nach dem Verbinden höher liegt als die nachfolgenden Prozesstemperaturen. Um zuerst eine Halbleiterchiprückseite und dann eine Halbleiterchipoberseite mit dem entsprechenden Substrat verbinden zu können, werden zwei unterschiedliche Legierungssys teme eingesetzt, die aufgrund ihrer Schmelz- und Verbindungseigenschaften geeignet sind.
- So kann zum heißen Verbinden einer ersten Chipseite mittels Au-Sn (Tschmelz = 280°C) ein hochschmelzender metallurgischer Kontakt aus intermetallischen Phasen mit dem ersten Substrat gebildet werden. Eine Silberschicht dient dabei einerseits als Reaktionspartner für Au-Sn und zum anderen als mechanisch weicher Puffer, um etwaige Unterschiede der Ausdehnungskoeffizienten zwischen Substrat und Halbleiterchip auszugleichen. Dabei soll bei einer ersten Temperatur von 280°C die Legierung auf der zweiten Chipfläche, die eine Diffusionslöt-Legierung aus Au-Ge (Tschmelz = 361°C) aufweist, nicht aufschmelzen und die Reaktion der entsprechenden intermetallischen Phasen dieser zweiten Diffusionslöt-Legierung soll nicht gestartet werden.
- Eine minimale Festkörperdiffusion kann hierbei vernachlässigt werden. In einem zweiten Diffusionslötschritt kann dann der Chip, der bereits mit dem ersten Substrat verbunden ist, wieder in einen heißen Prozess eingebracht werden, wobei nun die andere zweite Seite der Halbleiterchipflächen mit einem zweiten Substrat verbunden wird. Das zweite Metallisierungssystem oder Diffusionslötsystem weist Au-Ge auf und als Puffer wird hier eine Kupferschicht eingesetzt, die gleichzeitig als Reaktionsschicht dient. Da die erste Diffusionslöt-Legierung bereits durchlegiert ist, wird sie nicht mehr aufschmelzen, zumal die Diffusionslöttemperaturen der intermetallischen Phasen des ersten Diffusionslötsystems einen Schmelzpunkt > 400°C aufweisen.
- Eine Verwendung von zwei Diffusionsloten als Metallisierungen auf Ober- und Rückseite eines Halbleiterchips mit zwei unter schiedlichen Schmelztemperaturen kann ein stufenweises Verbinden zuerst der einen und dann der anderen Seite ermöglichen, ohne dass das zweite Diffusionslot bereits beim ersten Verbindungsschritt aufschmilzt und damit abreagiert und unbrauchbar werden kann. Durch die Verwendung von unterschiedlichen Diffusionsloten wird mit dieser Erfindung ein zweiter Verbindungsprozess bei hoher Temperatur erst möglich, da beim Verbinden durch Legierungsbildung der Schmelzpunkt der ersten Verbindung über den Schmelzpunkt der zweiten Verbindung ansteigt.
- Gelegentlich wird unter einer "Diffusionslötlegierung" auch eine Diffusionslötmischung verstanden. Dies gilt besonders für den Fall, dass noch keine intermetallischen Phasen erzeugt worden sind. In einem solchen Vorzustand liegen die Anteile der späteren Legierung bereits als Komponenten vor. Die Erfindung bezieht sich mit dem Ausdruck "Diffusionslötverbindung" auf die Zustände der späteren Legierung mit intermetallischen Phasen im Gefüge.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt einen schematischen Querschnitt durch einen Träger mit Diffusionslötverbindungen zu einem unteren ersten Substrat und zu einem oberen zweiten Substrat gemäß einer Ausführungsform der Erfindung, -
2 zeigt einen schematischen Querschnitt durch einen Träger, der auf seiner Unterseite eine erste Diffusionslöt-Legierung aufweist und auf seiner Oberseite eine zweite Diffusionslöt-Legierung aufweist, bevor der Träger auf ein erstes Substrat diffusionsgelötet wird, -
3 zeigt einen schematischen Querschnitt des Trägers der2 nach einem ersten Diffusionslöten des Trägers auf das Substrat, -
4 zeigt einen schematischen Querschnitt des Trägers gemäß3 vor dem Aufbringen eines zweiten Substrats auf die Oberseite des Trägers, -
5 zeigt einen schematischen Querschnitt des Trägers gemäß4 nach erfolgtem Diffusionslöten des zweiten Substrats auf die Oberseite des Trägers. -
1 zeigt einen schematischen Querschnitt durch einen Träger12 aus einem Halbleiterchipmaterial mit Diffusionslötverbindungen16 zu einem unteren ersten Substrat4 und einem oberen zweiten Substrat5 gemäß einer Ausführungsform der Erfindung. Der Träger12 weist auf seiner Unterseite2 eine Aluminiumbeschichtung20 auf, die von einer Titanschicht21 abgedeckt ist. Diese Schichtfolge19 schützt das Aluminium und das Halbleitermaterial des Trägers12 vor den Komponenten der Diffusionslötsysteme. Dabei bildet die Titanschicht eine Diffusionssperre und schützt somit auch die Aluminiumschicht. - Die Diffusionslötverbindungen
16 ,17 sind derart aufeinander abgestimmt, dass zunächst die Diffusionslötverbindung16 bei einer niedrigen ersten Schmelztemperatur hergestellt werden kann, wobei sich intermetallische Phasen ausbilden, so dass die zweite Diffusionslötverbindung17 bei einer wesentlich höheren zweiten Schmelztemperatur durchführbar wird. Die erste Diffusionslötverbindung16 verbindet praktisch die Rück seite eines Halbleiterchips13 mit einem Substrat8 , das beispielsweise als Chipinsel7 ausgebildet ist, wobei als Puffer- und Ausgleichsschicht zwischen der Diffusionslötverbindung16 und dem Halbleiter13 eine Pufferschicht18 aus Kupfer oder Silber oder Legierungen derselben angeordnet ist. Diese Pufferschicht18 ist, wenn sie Silber aufweist, gleichzeitig ein Reservoir an Silber zur Bildung der Diffusionslötschicht16 . - In dieser ersten Ausführungsform der Erfindung ist die Diffusionslötschicht
16 aus einer Diffusionslöt-Legierung gebildet, die Au-xSn mit 10 Gew.% < x < 30 Gew.% aufweist. Die Pufferschicht18 ist aus Silber aufgebaut. Die hohe Temperaturstabilität dieser Diffusionslötschicht16 basiert auf intermetallischen Phasen zwischen Silber und Zinn, nämlich Ag3Sn mit einem Schmelzpunkt von 480°C und Ag5Sn mit einem Schmelzpunkt von 724°C. Diese Schmelztemperaturen der intermetallischen Verbindungen liegen wesentlich höher als eine zweite Schmelztemperatur, die zur Bildung der zweiten Diffusionslötschicht17 erforderlich ist. Diese zweite Diffusionslötschicht17 ist auf der Oberseite3 des Trägers12 angeordnet. - Wegen des Halbleiterchipmaterials in dieser Ausführungsform der Erfindung ist die Oberseite
9 des Halbleiters13 zunächst von der Schichtfolge19 aus einer Aluminiumschicht20 und einer Titanschicht21 bedeckt. Daran schließt sich eine Pufferschicht18 aus Kupfer an. Auf dieser Pufferschicht18 ist die Diffusionslötschicht17 angeordnet, welche mit einem zweiten Substrat5 hochtemperaturfest verbunden ist. - Die hohe Temperaturfestigkeit der zweiten Diffusionslötschicht
17 wird durch intermetallische Phasen aus Kupfer und Germanium erreicht. Dabei weist die intermetallische Phase Cu3Ge eine Schmelztemperatur von 614°C und die intermetallische Phase Cu5Ge eine Schmelztemperatur von 743°C auf. Das zweite Substrat ist in dieser Ausführungsform der Erfindung eine Flachleiterstruktur, die mit Kontaktflächen des Halbleiters13 mittels eines Diffusionslötprozesses verbunden ist. - Die Gesamtstruktur, wie sie in
1 zu sehen ist, stellt einen schematischen Querschnitt durch ein elektronisches Leistungsbauteil11 dar, das aufgrund der Diffusionslötverbindungen16 und17 sowie der Pufferschichten18 sowohl mechanisch als auch thermisch optimiert ist. Dabei sorgt die Pufferschicht18 dafür, dass Thermospannungen zwischen den Substraten und dem Träger ausgeglichen werden und die Diffusionslötschichten16 und17 sorgen dafür, dass eine temperaturstabile Verbindung zu den Substraten auch bei hohen Betriebstemperaturen eines elektronischen Leistungsbauteils erhalten bleiben. - Die
2 bis4 zeigen die stufenweise Herstellung von Diffusionslötverbindungen auf einem Träger12 , wie ihn1 zeigt. - Eine erste Stufe dieses Herstellungsverfahrens wird in
2 gezeigt, die einen schematischen Querschnitt durch einen Träger12 zeigt, der auf seiner Unterseite2 eine erste Diffusionslöt-Legierung14 und auf seiner Oberseite6 eine zweite Diffusionslöt-Legierung15 aufweist. Zwischen den Diffusionslöt-Legierungen14 und15 und dem Träger12 ist eine Pufferschicht18 angeordnet, die auf der Unterseite des Trägers aus Silber oder Kupfer aufgebaut ist und auf der Oberseite des Trägers eine Kupferschicht aufweist. Ferner sind zum Schutz des Halbleitermaterials des Trägers12 auf den Seiten eine Schichtfolge aufgebracht aus Aluminium und Titan, wobei das Aluminium einen guten Kontakt zum Halbleitermaterial herstellt und das Titan als Diffusionssperre für das Material der Pufferschichten dient, damit diese weder mit dem Aluminium noch mit dem Halbleitermaterial reagieren. Ein derartig präparierter Träger12 kann dann auf ein erstes Substrat4 abgesetzt werden und in einem Diffusionslötprozess mit der Unterseite2 des Trägers12 verbunden werden. -
3 zeigt einen schematischen Querschnitt des Trägers12 der2 nach einem ersten Diffusionslöten des Trägers12 auf das erste Substrat4 bzw.8 bei einer Schmelztemperatur von über 280°C. Diese Schmelztemperatur 280°C ist erforderlich, da die Diffusionslöt-Legierung14 Au-xSn mit 10 Gew.% < x < 30 Gew.% aufweist. Die bei dieser ersten Schmelztemperatur von 280°C entstehenden intermetallischen Phasen weisen Ag3Sn mit einem Schmelzpunkt von 480°C und Ag5Sn mit einem Schmelzpunkt von 724°C auf. Aufgrund der hohen ersten Schmelztemperatur von 280°C ist der Zeitaufwand für das Diffusionslöten wesentlich geringer als bei Diffusionslöt-Legierungen mit niedrigen ersten Schmelztemperaturen unter 50°C. - Bei der Bildung von intermetallischen Phasen in der Diffusionslötverbindung
16 kann ein Teil der Pufferschicht1 aus Silber als Reaktionspartner für die intermetallischen Phasen verbraucht werden, was in der3 durch eine geringere Dicke der Pufferschicht18 gegenüber der Pufferschicht18 in2 gezeigt wird. -
4 zeigt einen schematischen Querschnitt des Trägers12 gemäß3 vor dem Aufbringen eines zweiten Substrats5 beziehungsweise10 auf die Oberseite3 des Trägers12 . Dieses zweite Substrat kann aus Flachleitern bestehen, die auf Kontaktflächen einer Halbleiterchipoberseite aufzubringen sind. Der Träger12 weist somit ein Halbleitermaterial auf, das zunächst durch eine Aluminiumschicht20 mit niedrigem Übergangswiderstand zum Halbleiterchipmaterial ausgestattet ist, und darauf ist eine diffusionshemmende Titanschicht21 angeordnet. An diese Schichtfolge19 schließt sich eine Pufferschicht18 an, die auf der Oberseite3 des Trägers12 aus Kupfer besteht. Dieses Kupfer ist abgestimmt auf die Diffusionslöt-Legierung15 aus Au-yGe mit 7 Gew.% < y < 20 Gew.% Rest Cu, so dass sich intermetallische Phasen aus Kupfer und Germanium bei der zweiten Schmelztemperatur von über 361°C bilden. Der Schmelzpunkt der intermetallischen Phasen aus Cu3Ge und Cu5Ge liegen bei 614°C beziehungsweise 743°C. Vor einem Diffusionslöten wird das zweite Substrat5 auf die zweite Diffusionslöt-Legierung15 gepresst und bei der entsprechenden Löttemperatur von über 361°C entsteht eine Diffusionslötverbindung, wie sie in5 gezeigt wird. -
5 zeigt einen schematischen Querschnitt des Trägers12 gemäß4 nach erfolgtem Diffusionslöten des zweiten Substrats5 auf die Oberseite3 des Trägers12 . Diese hohe Schmelztemperatur von über 361°C ermöglicht eine kurzzeitige Diffusionslötung, ohne dass die Diffusionslötung16 auf der Unterseite des Trägers12 beschädigt wird, zumal die Schmelztemperaturen der dort ausgebildeten intermetallischen Phasen größer als 400°C sind. -
- 1
- Diffusionslötverbindung
- 2
- Trägerunterseite
- 3
- Trägeroberseite
- 4
- Substrat für Trägerunterseite
- 5
- Substrat für Trägeroberseite
- 6
- Halbleiterchiprückseite
- 7
- Chipinsel
- 8
- Substrat für die Halbleiterchiprückseite
- 9
- Halbleiterchipoberseite
- 10
- Substrat für Halbleiterchipoberseite
- 11
- elektronisches Leistungsbauteil
- 12
- Träger
- 13
- Halbleiter
- 14
- erste Diffusionslöt-Legierung für Unter- beziehungsweise
- Rückseite
- 15
- zweite Diffusionslöt-Legierung für Oberseiten
- 16
- Diffusionslötverbindung für Unter- beziehungsweise Rück
- seite
- 17
- Diffusionslötverbindung für Oberseite
- 18
- Pufferschicht
- 19
- Schichtfolge aus Aluminium und Titan
- 20
- Aluminiumschicht
- 21
- Titanschicht
Claims (14)
- Verfahren zur mehrstufigen Herstellung von Diffusionslötverbindungen (
1 ) zwischen einem Substrat (4 ) für eine Trägerunterseite (3 ) und einem weiteren Substrat (5 ) für eine Trägeroberseite (2 ), das folgende Verfahrensschritte aufweist: – Beschichten einer ersten Seite (2, 6) eines Trägers (12 ) mit einer ersten Diffusionslötlegierung (14 ), – Beschichten einer zweiten Seite (3, 9) des Trägers (12 ) mit einer zweiten Diffusionslötlegierung (15 ), wobei die Schmelztemperaturen von Diffusionslötlegierungen (14 ,15 ) und Diffusionslötverbindungen (16 ,17 ) derart gestaffelt werden, dass eine erste Schmelztemperatur der ersten Diffusionslötlegierung (14 ) niedriger ist als eine zweite Schmelztemperatur der zweiten Diffusionslötlegierung (15 ) und wobei die zweite Schmelztemperatur niedriger ist als eine dritte Schmelztemperatur einer aus der ersten Diffusionslötlegierung (14 ) erzeugten ersten Diffusionslötverbindung (16 ), – Diffusionslöten eines ersten Substrats (4 ,8 ) mit der ersten Seite (2, 6) des Trägers (12 ) unter Erwärmen der ersten Diffusionslötlegierung (14 ) auf die erste Schmelztemperatur, – Diffusionslöten eines zweiten Substrats (5 ,10 ) mit der zweiten Seite (3, 9) des Trägers (12 ) unter Erwärmen der zweiten Diffusionslötlegierung (15 ) auf die zweite Schmelztemperatur. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine erste Diffusionslötle gierung (
14 ) der Zusammensetzung Ga-yNi mit 1 Gew.% < y < 20 Gew.% oder Ga-xCu mit 1 Gew.% < x < 40 Gew.% oder Ga-yAg mit 1 Gew.% < y < 40 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine zweite Diffusionslötlegierung (15 ) der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine erste Diffusionslötlegierung (
14 ) der Zusammensetzung Ga-yNi mit 1 Gew.% < y < 20 Gew.% oder Ga-yAg mit 1 Gew.% < y < 40 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine zweite Diffusionslötlegierung (15 ) der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine Diffusionslötlegierung (
14 ) der Zusammensetzung Ga-yAg mit 1 Gew.% < y < 40 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine Diffusionslötlegierung (15 ) der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% oder Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine erste Diffusionslötlegierung (
14 ) der Zusammensetzung In-xAg mit 1 Gew.% < x < 30 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine zweite Diffusionslötlegierung der Zusammensetzung Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine erste Diffusionslötlegierung (
14 ) der Zusammensetzung Sn-yAg mit 1 Gew.% < y < 50 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine zweite Diffusionslötlegierung (15 ) der Zusammensetzung Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% oder Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu, vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die erste Seite (2, 6) eine erste Diffusionslötlegierung (
14 ) der Zusammensetzung Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% aufgebracht wird und auf die zweite Seite (3, 9) eine zweite Diffusionslötlegierung (15 ) der Zusammensetzung Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der Diffusionslötlegierung (
14 ,15 ) eine Schicht aus Silber, Kupfer oder Nickel auf jeder Seite (2, 6, 3, 9) des Trägers (12 ) beziehungsweise des Halbleiterchips (13 ) aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der zweiten Diffusionslötlegierung (
15 ) aus Au-yGe mit 4 Gew.% < y < 50 Gew.% Rest Cu vorzugsweise mit 7 Gew.% < y < 20 Gew.% Rest Cu zusätzlich eine Schicht aus Kupfer oder einer Kupferlegierung aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen einer Diffusionslötlegierung (
14 oder15 ) aus Sn-yAg mit 1 Gew.% < y < 50 Gew.% oder Au-xSn mit 5 Gew.% < x < 38 Gew.% vorzugsweise mit 10 Gew.% < x < 30 Gew.% eine Schicht (18 ) aus Kupfer oder Silber oder einer Legierung derselben aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen einer Diffusionslötlegierung (
14 oder15 ) auf die Seiten (6, 9) eines Halbleiterchips (13 ) eine Schichtfolge (19 ) aus Aluminium und Titan aufgebracht wird. - Elektronisches Leistungsbauteil mit einem Halbleiterchip (
13 ), der mit seiner Rückseite (6 ) auf einer Chipinsel (7 ) gelötet ist und auf dessen Kontaktflächen an der Oberseite (9 ) des Halbleiterchips (13 ) Flachleiter gelötet sind, wobei die Lötfugen unterschiedliche Diffusi onslötsysteme aufweisen mit einer ersten Diffusionslötlegierung (14 ) auf der Rückseite (6 ) und mit einer zweiten Diffusionslötlegierung (15 ) auf der Oberseite (9 ), und wobei die erste und die zweite Diffusionslötlegierung (14 ,15 ) unterschiedliche Schmelztemperaturen aufweisen. - Elektronisches Leistungsbauteil nach Anspruch 12, dadurch gekennzeichnet, dass zwischen der Diffusionslötlegierung (
14 ,15 ) und der Seite (6, 9) des Halbleiterchips (13 ) eine Metallschicht (18 ) aus Kupfer oder Silber oder Nickel angeordnet ist. - Elektronisches Leistungsbauteil nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass auf die Seiten (6, 9) des Halbleiterchips (
13 ) eine Schichtfolge (19 ) aus Aluminium und Titan aufweisen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10314876A DE10314876B4 (de) | 2003-04-01 | 2003-04-01 | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips |
US10/551,745 US7851910B2 (en) | 2003-04-01 | 2004-03-31 | Diffusion soldered semiconductor device |
PCT/DE2004/000668 WO2004088725A2 (de) | 2003-04-01 | 2004-03-31 | Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10314876A DE10314876B4 (de) | 2003-04-01 | 2003-04-01 | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10314876A1 true DE10314876A1 (de) | 2004-11-04 |
DE10314876B4 DE10314876B4 (de) | 2008-02-14 |
Family
ID=33103164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10314876A Expired - Fee Related DE10314876B4 (de) | 2003-04-01 | 2003-04-01 | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips |
Country Status (3)
Country | Link |
---|---|
US (1) | US7851910B2 (de) |
DE (1) | DE10314876B4 (de) |
WO (1) | WO2004088725A2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005052563A1 (de) * | 2005-11-02 | 2007-05-03 | Infineon Technologies Ag | Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung |
DE102014116082A1 (de) * | 2014-11-04 | 2016-05-04 | Infineon Technologies Ag | Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode |
DE102006031405B4 (de) | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005058654B4 (de) | 2005-12-07 | 2015-06-11 | Infineon Technologies Ag | Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen |
EP2270855A1 (de) * | 2009-06-29 | 2011-01-05 | ABB Research Ltd. | Elektrisches Modul |
US8736052B2 (en) | 2011-08-22 | 2014-05-27 | Infineon Technologies Ag | Semiconductor device including diffusion soldered layer on sintered silver layer |
TWI446982B (zh) * | 2011-12-20 | 2014-08-01 | Ind Tech Res Inst | 熱電模組之固液擴散接合結構及其製造方法 |
KR102094995B1 (ko) | 2012-10-08 | 2020-03-31 | 삼성전자주식회사 | 열전모듈, 이를 구비한 열전장치, 및 열전모듈의 제조방법 |
KR102208961B1 (ko) * | 2013-10-29 | 2021-01-28 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
US9683278B2 (en) | 2015-06-08 | 2017-06-20 | Infineon Technologies Ag | Diffusion solder bonding using solder preforms |
EP3226282A1 (de) * | 2016-03-31 | 2017-10-04 | Techni Holding AS | Nicht eutektisches verbindungsverfahren mit bildung eines mischkristalls mit poröser struktur mit darin dispergierter zweiter phase und entsprechende verbindung |
DE102018207537A1 (de) | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Verbundanordnung aus drei gestapelten Fügepartnern |
US11610861B2 (en) * | 2020-09-14 | 2023-03-21 | Infineon Technologies Austria Ag | Diffusion soldering with contaminant protection |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2746140A (en) * | 1951-07-09 | 1956-05-22 | Georgia Tech Res Inst | Method of soldering to thin metallic films and to non-metallic substances |
EP0114952A1 (de) * | 1982-12-30 | 1984-08-08 | International Business Machines Corporation | Lötverfahren zum Verbinden von elektronischen Bauteilen |
EP0055368B1 (de) * | 1980-12-31 | 1985-06-26 | International Business Machines Corporation | Hartlötverfahren |
DE4016384A1 (de) * | 1989-05-19 | 1990-11-22 | Hitachi Ltd | Elektronische schaltungseinrichtung |
US4988035A (en) * | 1987-02-10 | 1991-01-29 | Nippon Kokan Kabushiki Kaisha | Method of liquid phase diffusion bonding of metal bodies |
US5061442A (en) * | 1990-10-09 | 1991-10-29 | Eastman Kodak Company | Method of forming a thin sheet of an amalgam |
DE19532250A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus |
DE19615841A1 (de) * | 1996-04-20 | 1997-11-06 | Bosch Gmbh Robert | Verfahren zur Herstellung von Diffusionslötverbindungen |
DE19730118A1 (de) * | 1997-07-14 | 1999-01-21 | Siemens Ag | Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung |
EP1262267A1 (de) * | 2001-05-30 | 2002-12-04 | General Electric Company | Aus Niob-Silizid und Molybdeniumsilizid zusammengesetzer Gegenstand gelötet aus Germanium und auf SiliziumBasis |
DE10208635A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Diffusionslotstelle und Verfahren zu ihrer Herstellung |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54150076A (en) | 1978-05-17 | 1979-11-24 | Omron Tateisi Electronics Co | Manufacture of semiconductor device |
DE2930779C2 (de) | 1978-07-28 | 1983-08-04 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung |
US5225157A (en) * | 1989-07-19 | 1993-07-06 | Microelectronics And Computer Technology Corporation | Amalgam composition for room temperature bonding |
JPH05237694A (ja) | 1991-12-06 | 1993-09-17 | Nippon Steel Corp | 金系ろう材の製造方法 |
DE19528441C2 (de) | 1995-03-01 | 1997-12-18 | Fraunhofer Ges Forschung | Untermetallisierung für Lotmaterialien |
US20020047217A1 (en) * | 1995-03-01 | 2002-04-25 | Elke Zakel | Metallic undercoating for solder materials |
DE19531158A1 (de) * | 1995-08-24 | 1997-02-27 | Daimler Benz Ag | Verfahren zur Erzeugung einer temperaturstabilen Verbindung |
JP3144328B2 (ja) * | 1996-12-24 | 2001-03-12 | 松下電工株式会社 | 熱電変換素子およびその製造方法 |
TW448204B (en) * | 1997-04-09 | 2001-08-01 | Jeng Wu Shuen | A method for catalytic depolymerization of polyethylene terephthalate |
SE512906C2 (sv) | 1998-10-02 | 2000-06-05 | Ericsson Telefon Ab L M | Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav |
JP2000294444A (ja) | 1999-04-08 | 2000-10-20 | Sumitomo Electric Ind Ltd | チップコンデンサ |
JP2001077049A (ja) | 1999-09-06 | 2001-03-23 | Toshiba Corp | 半導体素子、半導体装置、及び半導体装置の製造方法 |
DE10014308B4 (de) * | 2000-03-23 | 2009-02-19 | Infineon Technologies Ag | Vorrichtung zum gleichzeitigen Herstellen von mindestens vier Bondverbindungen und Verfahren dazu |
US6293457B1 (en) * | 2000-06-08 | 2001-09-25 | International Business Machines Corporation | Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization |
JP2002305213A (ja) * | 2000-12-21 | 2002-10-18 | Hitachi Ltd | はんだ箔および半導体装置および電子装置 |
US6888167B2 (en) * | 2001-07-23 | 2005-05-03 | Cree, Inc. | Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding |
-
2003
- 2003-04-01 DE DE10314876A patent/DE10314876B4/de not_active Expired - Fee Related
-
2004
- 2004-03-31 WO PCT/DE2004/000668 patent/WO2004088725A2/de active Application Filing
- 2004-03-31 US US10/551,745 patent/US7851910B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2746140A (en) * | 1951-07-09 | 1956-05-22 | Georgia Tech Res Inst | Method of soldering to thin metallic films and to non-metallic substances |
EP0055368B1 (de) * | 1980-12-31 | 1985-06-26 | International Business Machines Corporation | Hartlötverfahren |
EP0114952A1 (de) * | 1982-12-30 | 1984-08-08 | International Business Machines Corporation | Lötverfahren zum Verbinden von elektronischen Bauteilen |
US4988035A (en) * | 1987-02-10 | 1991-01-29 | Nippon Kokan Kabushiki Kaisha | Method of liquid phase diffusion bonding of metal bodies |
DE4016384A1 (de) * | 1989-05-19 | 1990-11-22 | Hitachi Ltd | Elektronische schaltungseinrichtung |
US5061442A (en) * | 1990-10-09 | 1991-10-29 | Eastman Kodak Company | Method of forming a thin sheet of an amalgam |
DE19532250A1 (de) * | 1995-09-01 | 1997-03-06 | Daimler Benz Ag | Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus |
DE19615841A1 (de) * | 1996-04-20 | 1997-11-06 | Bosch Gmbh Robert | Verfahren zur Herstellung von Diffusionslötverbindungen |
DE19730118A1 (de) * | 1997-07-14 | 1999-01-21 | Siemens Ag | Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung |
EP1262267A1 (de) * | 2001-05-30 | 2002-12-04 | General Electric Company | Aus Niob-Silizid und Molybdeniumsilizid zusammengesetzer Gegenstand gelötet aus Germanium und auf SiliziumBasis |
DE10208635A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Diffusionslotstelle und Verfahren zu ihrer Herstellung |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005052563A1 (de) * | 2005-11-02 | 2007-05-03 | Infineon Technologies Ag | Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung |
US8324115B2 (en) | 2005-11-02 | 2012-12-04 | Infineon Technologies Ag | Semiconductor chip, semiconductor device and methods for producing the same |
DE102005052563B4 (de) * | 2005-11-02 | 2016-01-14 | Infineon Technologies Ag | Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung |
DE102006031405B4 (de) | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
DE102014116082A1 (de) * | 2014-11-04 | 2016-05-04 | Infineon Technologies Ag | Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode |
DE102014116082A8 (de) * | 2014-11-04 | 2016-06-23 | Infineon Technologies Ag | Halbleitervorrichtung mit einer spannungskompensierten Chipelektrode |
Also Published As
Publication number | Publication date |
---|---|
WO2004088725A3 (de) | 2004-12-16 |
DE10314876B4 (de) | 2008-02-14 |
US20080014460A1 (en) | 2008-01-17 |
WO2004088725A2 (de) | 2004-10-14 |
US7851910B2 (en) | 2010-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69021438T2 (de) | Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. | |
EP0186829B1 (de) | Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen | |
DE102005042780B4 (de) | Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben | |
DE102009045181B4 (de) | Leistungshalbleitermodul | |
DE102009029577B3 (de) | Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls | |
EP2761056B1 (de) | Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht | |
DE3924225C2 (de) | Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat | |
DE60214572T2 (de) | Hartlötbare metallisierungen für diamantbauteile | |
DE10314876A1 (de) | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips | |
WO2014154637A1 (de) | Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern | |
EP1027728A1 (de) | Bauelement und verfahren zum herstellen des bauelements | |
DE102008046724B4 (de) | Halbleitervorrichtung | |
WO2013045370A1 (de) | Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot | |
EP1883962A1 (de) | Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung | |
DE102017004626A1 (de) | Bleifreie Lötfolie zum Diffusionslöten | |
DE102004014703A1 (de) | Wärmeverteilermodul und Verfahren zur Herstellung desselben | |
DE68911649T2 (de) | Verbinden von metallischen Oberflächen. | |
EP0163163B1 (de) | Verfahren zur Herstellung von Leistungshalbleitermodulen mit isoliertem Aufbau | |
DE68918972T2 (de) | Montage einer Halbleiteranordnung. | |
DE102011083899A1 (de) | Schichtverbund zum Verbinden von elektronischen Bauteilen umfassend eine Ausgleichsschicht, Anbindungsschichten und Verbindungsschichten | |
DE4303790A1 (de) | Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen | |
DE102012216546B4 (de) | Verfahren zum verlöten eines halbleiterchips mit einem träger | |
DE3740773A1 (de) | Verfahren zum herstellen elektrisch leitender verbindungen | |
DE3523808C2 (de) | ||
EP2287899B1 (de) | Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |