DE102008027703A1 - Halbleiterbauelement - Google Patents
Halbleiterbauelement Download PDFInfo
- Publication number
- DE102008027703A1 DE102008027703A1 DE102008027703A DE102008027703A DE102008027703A1 DE 102008027703 A1 DE102008027703 A1 DE 102008027703A1 DE 102008027703 A DE102008027703 A DE 102008027703A DE 102008027703 A DE102008027703 A DE 102008027703A DE 102008027703 A1 DE102008027703 A1 DE 102008027703A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- connecting element
- semiconductor chip
- module
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/3716—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Es wird ein Halbleiterbauelement offenbart. Eine Ausführungsform stellt ein Modul bereit, das einen ersten Träger mit einer ersten Montageoberfläche und einer zweiten Montageoberfläche, einen auf der ersten Montageoberfläche des ersten Trägers montierten ersten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche, ein mit der ersten Oberfläche des ersten Halbleiterchips verbundenes erstes Verbindungselement, einen zweiten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche, ein mit der ersten Oberfläche des zweiten Halbleiterchips verbundenes zweites Verbindungselement und ein das erste Verbindungselement und das zweite Verbindungselement nur teilweise bedeckendes Formmaterial enthält.
Description
- Allgemeiner Stand der Technik
- Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Montage.
- Leistungshalbleiterchips können beispielsweise in Halbleiterbauelementen integriert sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten oder Steuern von Strömen und/oder Spannungen.
- Kurze Beschreibung der Zeichnungen
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen sind ohne weiteres zu verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 veranschaulicht schematisch ein Modul100 gemäß einem Ausführungsbeispiel. -
2 veranschaulicht schematisch ein Bauelement200 gemäß einem Ausführungsbeispiel. -
3 veranschaulicht schematisch ein Modul300 gemäß einem Ausführungsbeispiel. -
4 veranschaulicht schematisch ein Modul400 in Draufsicht gemäß einem Ausführungsbeispiel. -
5 veranschaulicht schematisch ein Modul500 in einem Querschnitt gemäß einem Ausführungsbeispiel. -
6 veranschaulicht schematisch ein Modul600 in einem Querschnitt gemäß einem Ausführungsbeispiel. -
7A bis7F veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen des Moduls500 . -
8 veranschaulicht eine Grundschaltung einer Halbbrücke800 . - Ausführliche Beschreibung
- In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird die Richtungsterminologie wie etwa „oben", „unten", „Vorderseite", „Rückseite", „vorderer", „hinterer" und so weiter unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
- Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kom biniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen im allgemeinen verwendet werden, um insgesamt auf gleiche Elemente bezug zu nehmen, und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte von Ausführungsformen der Erfindung zu vermitteln. Es kann jedoch für einen Fachmann offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen der Erfindung mit einem geringeren Grad an diesen spezifischen Details praktiziert werden können. Die folgende Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert.
- Module mit einem auf einem Träger aufgebrachten Halbleiterchip werden unten beschrieben. Der Träger kann von beliebiger Gestalt oder Größe sein oder aus einem beliebigen Material bestehen. Während der Herstellung des Moduls kann der Träger derart bereitgestellt werden, dass andere Träger in der Nähe angeordnet sind und durch Verbindungsmittel zu dem Zweck mit dem Träger verbunden sind, die besagten Träger zu trennen. Der Träger kann aus Metallen oder Metalllegierungen, insbesondere Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen oder anderen Materialien hergestellt sein. Er kann weiterhin elektrisch leitend sein. Der Träger kann beispielsweise ein Systemträger oder Teil eines Systemträgers wie etwa ein Diepad sein. Der Träger kann Montageoberflächen aufweisen. Die Montageoberflächen können dazu dienen, den Träger auf einer anderen Komponente zu montieren, oder sie können dazu die nen, eine andere Komponente auf dem Träger zu montieren. Die Montageoberflächen können interne oder externe Montageoberflächen sein. Externe Montageoberflächen gestatten das Montieren der Module an externen Komponenten wie beispielsweise Leiterplatten.
- Die unten beschriebenen Halbleiterchips können von extrem unterschiedlichen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein, d. h. die Halbleiterchips können derart hergestellt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere an seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und seiner Unterseite. Insbesondere können Leistungstransistoren und Leistungsdioden eine vertikale Struktur besitzen. Beispielsweise können sich der Sourceanschluss und der Gateanschluss eines Leistungstransistors und der Anodenanschluss einer Leistungsdiode auf einer Hauptoberfläche befinden, während der Drainanschluss des Leistungstransistors und der Kathodenanschluss der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann insbesondere als eine Schottky-Diode verkörpert sein. Weiterhin können die unten beschriebenen Module integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, zum Beispiel die integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus spezifischem Halbleitermaterial hergestellt sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
- Die unten beschriebenen Module enthalten Verbindungselemente oder Verbindungsstrukturen. Die Verbindungselemente oder Verbindungsstrukturen können das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten, beispielsweise von außerhalb des Moduls. Die Verbindungselemente und Verbindungsstrukturen können außerdem die Halbleiterchips miteinander verbinden. Weiterhin können die Verbindungselemente und Verbindungsstrukturen wärmeleitend sein und können als Kühlkörper zum Abscheiden der von den Halbleiterchips erzeugten Wärme dienen. Die Verbindungselemente und Verbindungsstrukturen können mit einem externen Kühlkörper zu verbindende Kontaktoberflächen aufweisen. Die Verbindungselemente und Verbindungsstrukturen können aus einem oder zwei oder mehr individuellen Elementen bestehen. Beispielsweise kann eine Verbindungsstruktur aus einer Leiterschicht und einem Träger bestehen, oder sie kann aus einem Clip und einem Träger bestehen. Die Verbindungselemente und Verbindungsstrukturen können aus einem beliebigen gewünschten elektrisch leitfähigen Material bestehen, beispielsweise einem Metall wie etwa Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitfähigen organischen Material. Die Verbindungselemente und Verbindungsstrukturen können beispielsweise leitfähige Schichten oder leitfähige Clips enthalten.
- Die Module können ein Formmaterial enthalten, das mindestens Teile der Komponenten der Module bedeckt. Bei dem Formmaterial kann es sich um ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material handeln. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
-
1 veranschaulicht ein Modul100 in einem Querschnitt als ein Ausführungsbeispiel. Das Modul100 enthält einen ersten Träger10 , der eine erste Montageoberfläche11 und eine zweite Montageoberfläche12 aufweist. Ein erster Halbleiterchip13 ist auf der ersten Montageoberfläche11 montiert. Weiterhin weist der erste Halbleiterchip13 eine erste Oberfläche14 auf, die von dem ersten Träger10 wegweist. Ein Verbindungselement15 ist mit der ersten Oberfläche14 des ersten Halbleiterchips13 verbunden. - Zudem enthält das Modul
100 einen zweiten Halbleiterchip16 , der eine in die gleiche Richtung wie die erste Oberfläche14 des ersten Halbleiterchips13 weisende erste Oberfläche17 aufweist. Ein zweites Verbindungselement18 ist mit der ersten Oberfläche17 des zweiten Halbleiterchips16 verbunden. Die Verbindungselemente15 und18 können elektrisch voneinander getrennt sein. Ein Formmaterial19 bedeckt das erste Verbindungselement15 und das zweite Verbindungselement18 nur teilweise. Beispielsweise können ein erstes Gebiet20 des ersten Verbindungselements15 und ein erstes Gebiet21 des zweiten Verbindungselements18 durch das Formmaterial19 unbedeckt bleiben. Das Modul100 kann auch einen zweiten Träger22 enthalten, der eine erste Montageoberfläche23 und eine zweite Montageoberfläche24 aufweist. Der zweite Halbleiterchip16 kann auf der ersten Montageoberfläche23 montiert sein. Das Formmaterial19 kann auch die Halbleiterchips13 und16 sowie die Träger10 und22 bedecken. Die zweiten Montageoberflächen12 und24 der Träger10 und22 oder Teile von ihnen sind möglicherweise nicht von dem Formmaterial19 bedeckt und können als externe Montageoberflächen zum Montieren des Moduls100 an externen Komponenten dienen. - Die ersten Gebiete
20 und21 der Verbindungselemente15 und18 sowie die zweiten Oberflächen12 und24 der Träger10 und22 können dazu verwendet werden, sie an andere Komponenten zu koppeln. Dies ist in2 beispielhaft dargestellt. Dort ist ein Ausschnitt eines Bauelements200 schematisch dargestellt, das das Modul100 enthält, das auf einer Leiterplatte25 montiert ist, beispielsweise einer PCB (Printed Circuit Board – gedruckte Leiterplatte). Die zweiten Oberflächen12 und24 der Träger10 und22 können an Kontaktbereiche der Leiterplatte25 gelötet sein. In diesem Fall dienen die zweiten Oberflächen12 und24 als externe elektrische Kontaktelemente, die das Herstellen eines elektrischen Kontakts zu den Halbleiterchips13 und16 gestatten. - Auf dem Modul
100 kann ein Kühlkörper oder Kühlelement26 angebracht sein. Der Kühlkörper26 kann thermisch (nicht notwendigerweise elektrisch) an die ersten Gebiete20 und21 der Verbindungselemente15 und18 gekoppelt sein. In diesem Fall stellen die Verbindungselemente15 und18 möglicherweise nicht nur elektrische Verbindungen zu den Halbleiterchips13 und16 her, sondern unterstützen möglicherweise außerdem den Transfer der von den Halbleiterchips13 und16 erzeugten Wärme zu dem Kühlkörper26 , der die erzeugte Wärme ableitet. -
3 veranschaulicht ein Modul300 in einem Querschnitt als ein weiteres Ausführungsbeispiel. Abgesehen von dem ersten Träger10 , dem ersten Halbleiterchip13 , dem zweiten Halbleiterchip16 und dem Formmaterial19 enthält das Modul300 eine erste Verbindungsstruktur22 ,27 und eine zweite Verbindungsstruktur28 ,29 . Die erste Verbindungsstruktur22 ,27 ist mit der ersten Oberfläche14 des ersten Halbleiterchips13 und die zweite Verbindungsstruktur28 ,29 mit der ersten Oberfläche17 des zweiten Halbleiterchips16 verbunden. Das Formmaterial19 bedeckt beide Verbindungsstrukturen22 ,27 und28 ,29 , lässt aber erste Gebiete20 und21 sowie zweite Gebiete24 und30 der Verbindungsstrukturen22 ,27 und28 ,29 unbedeckt. - Die ersten Gebiete
20 und21 können zum Leiten von Wärme dienen, die zweiten Gebiete24 und30 können zum Herstellen elektrischer Verbindungen mit anderen Komponenten dienen. - Jede der Verbindungsstrukturen
22 ,27 und28 ,29 kann aus einem oder mehreren Elementen bestehen. Beispielsweise kann die erste Verbindungsstruktur22 ,27 aus einem ersten Verbindungselement27 und dem zweiten Träger22 bestehen, wobei das erste Verbindungselement27 elektrisch mit der ersten Montageoberfläche23 des zweiten Trägers22 verbunden sein kann. Die zweite Verbindungsstruktur28 ,29 kann aus einem zweiten Verbindungselement28 und einem Pin29 bestehen, die elektrisch miteinander verbunden sind. In diesem Fall sind die ersten Gebiete20 und21 , die nicht mit dem Formmaterial19 bedeckt sind, Oberflächen der Verbindungselemente27 und28 , und die zweiten unbedeckten Gebiete24 und30 sind die zweite Montageoberfläche24 des zweiten Trägers22 und die Oberfläche30 des Pins29 . - Ähnlich dem in
2 dargestellten Bauelement200 kann das Modul300 auf einer Leiterplatte montiert sein, wobei die zweiten Gebiete24 und30 sowie die zweite Montageoberfläche12 an Kontaktbereiche der Leiterplatte gelötet sein können, um elektrische Verbindungen herzustellen. Weiterhin kann ein Kühlkörper auf dem Modul300 platziert sein, wobei die ersten Gebiete20 und21 thermisch an den Kühlkörper gekoppelt sein können, um die von den Halbleiterchips13 und16 erzeugte Wärme abzuleiten. -
4 veranschaulicht ein Modul400 in Draufsicht als weiteres Ausführungsbeispiel. Das Modul400 ist eine Implementierung der in1 und3 dargestellten Module100 und300 . Das Modul400 enthält einen ersten Träger10 , auf dem ein erster Halbleiterchip13 angebracht ist, und einen zweiten Träger22 , auf dem ein zweiter Halbleiterchip16 angebracht ist. Die Träger10 und22 können aus einem Metall wie etwa Kupfer, Eisen, Nickel oder Aluminium oder einer Metalllegierung oder einem anderen elektrisch leitfähigen Material hergestellt sein. - Jeder der Halbleiterchips
13 und16 kann ein vertikaler Leistungshalbleiter sein, insbesondere ein Leistungstransistor oder eine Leistungsdiode. Falls die Halbleiterchips13 und16 Leistungstransistoren sind, können ihre Drainelektroden elektrisch mit den Trägern10 bzw.22 verbunden sein. Auf den Hauptoberflächen der Halbleiterchips13 und16 , die von den Trägern10 und22 abgewandt sind, sind Sourceelektroden31 und32 sowie Gateelektroden33 und34 platziert. Das erste Verbindungselement15 verbindet die Sourceelektrode31 des ersten Halbleiterchips13 elektrisch mit dem zweiten Träger22 . Das zweite Verbindungselement18 verbindet die Sourceelektrode32 des zweiten Halbleiterchips16 mit einem Pin35 . - Ein Verbindungselement
36 verbindet die Gateelektrode33 des ersten Halbleiterchips13 elektrisch mit einem Pin37 . Ein Verbindungselement38 verbindet die Gateelektrode34 des zweiten Halbleiterchips16 elektrisch mit einem Pin39 . Jeder der Pins35 ,37 und39 kann mindestens eine Oberfläche aufweisen, die nicht mit dem Formmaterial19 bedeckt ist, wodurch elektrische Verbindungen zu externen Komponenten hergestellt werden können. Das Modul400 kann auch einen weiteren Halbleiterchip zum Steuern der Halbleiterchips13 und16 , insbesondere ihrer Gateelektrodenpotentiale, enthalten. -
5 veranschaulicht ein Modul500 , das ein Ausführungsbeispiel des Moduls400 ist, das im Querschnitt entlang der in4 gezeigten Linien A-A' dargestellt ist. Das Modul500 enthält eine auf dem ersten Träger10 und dem zweiten Träger22 abgeschiedene elektrisch isolierende Schicht40 . Die elektrisch isolierende Schicht40 überbrückt die Lücke zwischen den beiden Trägern10 und22 , so dass das erste Verbindungselement15 in Form einer elektrisch leitenden Schicht auf der elektrisch isolierenden Schicht40 abgeschieden werden kann. - Ähnlich der elektrisch isolierenden Schicht
40 können weitere elektrisch isolierende Schichten bereitgestellt werden, um die Lücken zwischen den Trägern10 und22 und den Stiften35 ,37 ,39 zu überbrücken, so dass die Verbindungselemente18 ,36 und38 auf diesen elektrisch isolierenden Schichten platziert werden können. - Weiterhin ist eine weitere elektrisch isolierende Schicht
41 auf den beiden Verbindungselementen15 und18 abgeschieden. Die elektrisch isolierende Schicht41 kann wärmeleitend sein. Die isolierende Schicht41 verhindert, dass ein Kühlkörper oder irgendein anderes auf dem Modul500 angeordnetes elektrisch leitendes Element die Verbindungselemente15 und18 kurzschließt, gestattet aber einen Energietransfer der durch die Halbleiterchips13 und16 erzeugten Wärme. Weiterhin kann die elektrisch isolierende Schicht41 eine Korrosion der Verbindungselemente15 und18 verhindern. Wenn das Modul500 auf einer Leiterplatte montiert ist und ein Kühlkörper an der Oberseite des Moduls500 angebracht ist, kann die von den Halbleiterchips13 und16 erzeugte Wärme über die Oberseite anstatt über die Unterseite des Moduls500 abgeleitet werden. - Die Flächeninhalte der ersten Gebiete
20 und21 , die nicht mit dem Formmaterial19 bedeckt sind, können im Bereich von 0,1 bis 100 mm2 liegen, insbesondere von 1 bis 10 mm2. -
6 veranschaulicht ein Modul600 , das ein weiteres Ausführungsbeispiel des Moduls400 ist, im Querschnitt entlang der in4 gezeigten Linie A-A' dargestellt. Im Gegensatz zu dem Modul500 enthält das Modul600 keine elektrisch isolierende Schicht zum Überbrücken der Lücke zwischen den Trägern10 und22 , doch ist sein erstes Verbindungselement15 als ein Clip implementiert, der die Sourceelektrode31 des ersten Halbleiterchips13 mit dem zweiten Träger22 verbindet. Der Clip15 kann aus einem Metall, beispielsweise Kupfer, Eisen oder Nickel, einer Metalllegierung oder irgendeinem anderen elektrisch leitfähigen Material hergestellt sein. - Die in
4 bis6 dargestellten Module400 bis600 sind vom drahtfreien Typ. Alternativ kann auch vorgesehen sein, dass die Module400 bis600 Pins enthalten, die aus dem Formmaterial19 heraus verlaufen, um als externe Kontaktelemente zu dienen. - In den
7A bis7F sind verschiedene Stadien der Herstellung des Moduls500 beispielhaft dargestellt. Zum Herstellen des Moduls500 werden zuerst die Träger10 und22 bereitgestellt (siehe7A ). Die Träger10 und22 können aus einem Metall wie etwa Kupfer, Eisen, Nickel oder Aluminium oder einer Metalllegierung oder einem anderen elektrisch leitenden Material hergestellt sein. Die Träger10 und22 können beispielsweise Teil eines Systemträgers sein. Die Leistungstransistoren13 und16 sind auf den Trägern10 bzw.22 montiert, wobei ihre Drainelektroden den Trägern10 und22 zugewandt sind (siehe7B ). Die Drainelektroden können elektrisch mit den Trägern10 und22 verbunden sein. - Die elektrische Verbindung zwischen den Drainelektroden der Leistungstransistoren
13 und16 und den Trägern10 und22 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten oder adhäsives Bonden unter Verwendung eines elektrisch leitfähigen Klebers hergestellt werden. - Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, ist es möglich, Lötmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen den Trägern
10 und22 und den Leistungstransistoren13 und16 wegen Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von AuSn-, AgSn-, CuSn-, AgIn-, AuIn- oder CuIn-Loten denkbar, beispielsweise für einen Träger aus Kupfer oder Eisen-Nickel. Wenn die Leistungstransistoren13 und16 adhäsiv an die Träger10 und22 gebondet werden, ist es möglich, leitende Kleber zu verwenden, die auf Epoxidharzen basieren können und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit herzustellen. - Eine elektrisch isolierende Folie
40 ist auf den Trägern10 und22 abgeschieden, um die Lücke zwischen ihnen zu überbrücken (siehe7C ). Die elektrisch isolierende Folie40 kann beispielsweise auf die Träger10 und22 laminiert sein und kann durch einen Stanzprozess, Laserabtragung oder irgendeinen anderen geeigneten Prozess, der dem Fachmann bekannt ist, strukturiert werden. Die elektrisch isolierende Folie40 kam aus einem Kunststoff oder synthetischen Material oder aus einem beliebigen anderen Material hergestellt sein. - Die elektrisch isolierende Folie
40 kann als eine Plattform für die Abscheidung weiterer Schichten wie etwa dem ersten Verbindungselement15 dienen (siehe7D ). Das erste Verbindungselement15 kann aus ei ner oder mehreren elektrisch leitenden Schichten bestehen. Diese Schichten können durch stromlose und/oder galvanische Plattierungsprozesse hergestellt werden. Alternativ können auch andere Abscheidungsverfahren wie etwa physikalische Abscheidung aus der Dampfphase, chemische Abscheidung aus der Dampfphase, Sputtern, Aufschleuderprozesse, Sprayabscheidung oder Tintenstrahldruck verwendet werden. Kupfer, Eisen, Nickel oder andere Metalle oder Metalllegierungen können als Material verwendet werden. Die Dicke des ersten Verbindungselements15 kann im Bereich von 10 μm bis 1 mm liegen, insbesondere im Bereich von 50 μm bis 150 μm. - Das Formmaterial
19 wird zum Kapseln des Moduls500 verwendet (siehe7E ). Das Formmaterial19 kann einen beliebigen Abschnitt des Bauelements500 kapseln, lässt aber die ersten Gebiete20 und21 der Verbindungselemente15 und18 sowie die zweiten Montageoberflächen12 und24 der Träger10 und22 unbedeckt. Weiterhin bilden, wie in7E dargestellt, Oberflächen der Verbindungselemente15 und18 und eine Oberfläche des Formmaterials19 eine Ebene auf der Oberseite des Moduls500 . Das gleiche gilt für die Unterseite des Moduls500 , wo Oberflächen der Träger10 und22 und eine Oberfläche des Formmaterials19 eine Ebene bilden. Das Formmaterial19 kann aus einem beliebigen angemessenen thermoplastischen oder wärmehärtenden Material bestehen, insbesondere kann es aus Material bestehen, das üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können verwendet werden, um die Komponenten des Bauelements500 mit dem Formmaterial19 zu bedecken, beispielsweise Formpressen oder Spritzgießen. - Nach der Kapselung des Moduls
500 mit dem Formmaterial19 wird die elektrisch isolierende Schicht41 auf der Oberseite des Moduls500 abgeschieden. Die elektrisch isolierende Schicht41 kann aus einem beliebigen elektrisch isolierenden Material bestehen, beispielsweise kann es aus Metalloxiden, insbesondere Aluminiumoxid, Silberoxid, Titanoxid, Kupferoxid, Chromoxid oder Zinkoxid, Siliziumoxid, diamantartigem Kohlenstoff, Imiden, organischen Materialien, keramischen Materialien, Gläsern oder Polymeren, wie etwa Parylen, hergestellt sein. Die Dicke der elektrisch isolierenden Schicht41 kann beispielsweise im Bereich zwischen 10 nm und 150 μm liegen, insbesondere kann sie im Bereich zwischen 1 μm und 20 μm liegen. Das Material und die Dicke der elektrisch isolierenden Schicht41 können entsprechend der Anwendung des Moduls500 gewählt werden, insbesondere die an die Verbindungselemente15 und18 angelegten Spannungen. Falls hohe Spannungen an die Verbindungselemente15 und18 angelegt werden, sollte dafür gesorgt werden, dass eine ausreichende elektrische Isolation erzielt wird. - Die oben beschriebenen Module
100 bis600 können beispielsweise als Halbbrücken verwendet werden. Eine zwischen zwei Knoten N1 und N2 angeordnete Grundschaltung einer Halbbrücke800 ist in8 dargestellt. Die Halbbrücke800 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Die Halbleiterchips13 und16 können als die beiden Schalter S1 und S2 implementiert sein. Im Vergleich zu dem in4 dargestellten Modul400 ist der Knoten N1 die Drainelektrode des ersten Halbleiterchips13 , der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 ist der zweite Träger22 und der Knoten N3 ist die Sourceelektrode des zweiten Halbleiterchips16 . - Die Halbbrücke
800 kann beispielsweise in Elektronikschaltungen zum Konvertieren von Gleichspannungen, Gleichstrom-Gleichstrom-Konvertern, implementiert sein. Gleichstrom-Gleichstrom-Konverter können dazu verwendet werden, eine von einer Batterie oder einem Akkumulator gelieferte Eingangsgleichspannung in eine Ausgangs gleichspannung umzuwandeln, die an die Anforderung von nachgeschalteten Elektronikschaltungen angepasst ist. Gleichstrom-Gleichstrom-Konverter können als Step-Down-Konverter verkörpert sein, bei denen die Ausgangsspannung kleiner ist als die Eingangsspannung, oder als Step-Up-Konverter, bei denen die Ausgangsspannung größer ist als die Eingangsspannung. - Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. In dem Ausmaß, dass die Ausdrücke „enthalten", „haben", „mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, sollen zudem solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" inklusiv sein. Die Ausdrücke „gekoppelt" und „verbunden" können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sind, um anzuzeigen, dass zwei Elmente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischen oder elektrischen Kontakt stehen, oder sie nicht in direkten Kontakt miteinander stehen. Weiterhin ist zu verstehen, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft" lediglich als ein Beispiel gedacht, anstatt das Beste oder Optimale. Es versteht sich außerdem, dass hierin gezeigte Merkmale und/oder Elemente der Einfachheit halber und zum leichten Verstehen mit bestimmten Abmessungen relativ zueinander dargestellt worden sind und dass tatsächliche Abmessun gen von denen hierin dargestellten substantiell differieren können.
- Wenngleich spezifische Ausführungsformen hierin dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptionen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
Claims (25)
- Modul, umfassend: einen ersten Träger mit einer ersten Montageoberfläche und einer zweiten Montageoberfläche; einen auf der ersten Montageoberfläche des ersten Trägers montierten ersten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche; ein mit der ersten Oberfläche des ersten Halbleiterchips verbundenes erstes Verbindungselement; einen zweiten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche; ein mit der ersten Oberfläche des zweiten Halbleiterchips verbundenes zweites Verbindungselement und ein das erste Verbindungselement und das zweite Verbindungselement nur teilweise bedeckendes Formmaterial.
- Modul nach Anspruch 1, wobei der zweite Halbleiterchip an einem zweiten Träger montiert ist.
- Modul nach Anspruch 1, wobei das erste Verbindungselement und/oder das zweite Verbindungselement Clips oder elektrisch leitende Schichten sind.
- Modul nach Anspruch 1, wobei das erste Verbindungselement mit dem zweiten Träger verbunden ist.
- Modul nach Anspruch 2, wobei das zweite Verbindungselement mit dem ersten Träger verbunden ist.
- Modul nach Anspruch 1, wobei das Formmaterial ein erstes Gebiet des ersten Verbindungselements unbedeckt lässt.
- Modul nach Anspruch 1, wobei das Formmaterial ein erstes Gebiet des zweiten Verbindungselements unbedeckt lässt.
- Modul nach Anspruch 7, wobei eine elektrisch isolierende Schicht über dem ersten Gebiet des ersten Verbindungselements und/oder dem ersten Gebiet des zweiten Verbindungselements angeordnet ist.
- Modul nach Anspruch 8, wobei die elektrisch isolierend Schicht wärmeleitend ist.
- Modul nach Anspruch 1, wobei das erste Verbindungselement und das zweite Verbindungselement elektrisch voneinander getrennt sind.
- Modul nach Anspruch 1, wobei der erste Halbleiterchip und/oder der zweite Halbleiterchip Leistungshalbleiter sind.
- Bauelement, umfassend: eine Leiterplatte; einen auf der Leiterplatte montierten ersten Träger mit einer ersten Montageoberfläche und einer zweiten, der Leiterplatte zugewandten Montageoberfläche; einen auf der ersten Montageoberfläche des ersten Trägers montierten ersten Halbleiterchip mit einer von dem ersten Träger weggewandten ersten Oberfläche; ein mit der ersten Oberfläche des ersten Halbleiterchips verbundenes erstes Verbindungselement; einen zweiten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche; ein mit der ersten Oberfläche des zweiten Halbleiterchips verbundenes zweites Verbindungselement; und ein das erste Verbindungselement und das zweite Verbindungselement nur teilweise bedeckendes Formmaterial.
- Bauelement nach Anspruch 12, weiterhin umfassend einen über dem ersten Verbindungselement und/oder dem zweiten Verbindungselement angeordneten Kühlkörper.
- Modul, umfassend: einen ersten Träger; einen auf dem ersten Träger montierten ersten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche; eine mit der ersten Oberfläche des ersten Halbleiterchips verbundene erste Verbindungsstruktur; einen zweiten Halbleiterchip mit einer von dem ersten Träger wegweisenden ersten Oberfläche; eine mit der ersten Oberfläche des zweiten Halbleiterchips verbundene zweite Verbindungsstruktur; und ein die erste Verbindungsstruktur und die zweite Verbindungsstruktur bedeckendes Formmaterial, wobei ein erstes Gebiet und ein zweites Gebiet der ersten Verbindungsstruktur und ein erstes Gebiet und ein zweites Gebiet der zweiten Verbindungsstruktur unbedeckt bleiben.
- Modul nach Anspruch 14, wobei die erste Verbindungsstruktur und die zweite Verbindungsstruktur elektrisch getrennt sind.
- Modul nach Anspruch 14, wobei der zweite Halbleiterchip auf einem zweiten Träger montiert ist.
- Modul nach Anspruch 16, wobei die erste Verbindungsstruktur ein erstes Verbindungselement und den zweiten Träger umfasst.
- Modul nach Anspruch 14, wobei die zweite Verbindungsstruktur ein zweites Verbindungselement und einen Pin umfasst.
- Modul nach Anspruch 18, wobei das erste Verbindungselement und/oder das zweite Verbindungselement Clips oder elektrisch leitfähige Schichten sind.
- Modul nach Anspruch 14, wobei eine elektrisch isolierende Schicht über den ersten Gebieten der ersten und zweiten Verbindungsstruktur angeordnet ist.
- Modul nach Anspruch 20, wobei die elektrisch isolierende Schicht wärmeleitend ist.
- Verfahren, umfassend: Montieren eines ersten Halbleiterchips auf einen ersten Träger; Montieren eines zweiten Halbleiterchips auf einen zweiten Träger; Verbinden des ersten Halbleiterchips und des zweiten Trägers mit einem ersten Verbindungselement; Platzieren eines zweiten Verbindungselements über dem zweiten Halbleiterchip; und Bedecken des ersten Verbindungselements und des zweiten Verbindungselements nur teilweise mit einem Formmaterial.
- Verfahren nach Anspruch 22, wobei eine erste elektrisch isolierende Schicht auf dem ersten und zweiten Träger unter Überbrückung einer Lücke zwischen ihnen abgeschieden wird.
- Verfahren nach Anspruch 23, wobei eine elektrisch leitende Schicht auf der ersten elektrisch isolierenden Schicht abgeschieden wird.
- Verfahren nach Anspruch 22, wobei eine zweite elektrisch isolierende Schicht auf dem ersten und zweiten Verbindungselement abgeschieden wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/768,972 US7851908B2 (en) | 2007-06-27 | 2007-06-27 | Semiconductor device |
US11/768,972 | 2007-06-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008027703A1 true DE102008027703A1 (de) | 2009-01-08 |
DE102008027703B4 DE102008027703B4 (de) | 2019-12-19 |
Family
ID=40092708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008027703.7A Expired - Fee Related DE102008027703B4 (de) | 2007-06-27 | 2008-06-11 | Bauelement, Module und Verfahren zu deren Herstellung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7851908B2 (de) |
DE (1) | DE102008027703B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9041170B2 (en) | 2013-04-02 | 2015-05-26 | Infineon Technologies Austria Ag | Multi-level semiconductor package |
US9054040B2 (en) | 2013-02-27 | 2015-06-09 | Infineon Technologies Austria Ag | Multi-die package with separate inter-die interconnects |
US9147637B2 (en) | 2011-12-23 | 2015-09-29 | Infineon Technologies Ag | Module including a discrete device mounted on a DCB substrate |
US9515060B2 (en) | 2013-03-20 | 2016-12-06 | Infineon Technologies Austria Ag | Multi-chip semiconductor power device |
US9754862B2 (en) | 2015-03-31 | 2017-09-05 | Infineon Technologies Austria Ag | Compound semiconductor device including a multilevel carrier |
DE102020131849A1 (de) | 2020-12-01 | 2022-06-02 | Infineon Technologies Ag | Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NO329369B1 (no) * | 2008-09-30 | 2010-10-04 | Advanced Hydrocarbon Mapping A | Undersjoisk, vertikal elektromagnetsignalmottaker for vertikal feltkomponent samt framgangsmate for anbringelse av signalmottakeren i en losmasse |
US7994615B2 (en) * | 2009-08-28 | 2011-08-09 | International Rectifier Corporation | Direct contact leadless package for high current devices |
CN102473653B (zh) * | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
US8304871B2 (en) * | 2011-04-05 | 2012-11-06 | Texas Instruments Incorporated | Exposed die package for direct surface mounting |
ITMI20111208A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema con dissipatore di calore stabilizzato |
ITMI20111218A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo di potenza ad elevata velocita? di commutazione |
ITMI20111213A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune |
ITMI20111214A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo di potenza a spessore ridotto |
ITMI20111217A1 (it) | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema contenitore/dissipatore per componente elettronico |
ITMI20111219A1 (it) * | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Sistema con dissipatore di calore condiviso |
ITMI20111216A1 (it) * | 2011-06-30 | 2012-12-31 | St Microelectronics Srl | Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita? |
US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
US20130264721A1 (en) * | 2012-04-05 | 2013-10-10 | Infineon Technologies Ag | Electronic Module |
US9230880B2 (en) * | 2014-01-28 | 2016-01-05 | Infineon Technolgies Ag | Electronic device and method for fabricating an electronic device |
US10438877B1 (en) * | 2018-03-13 | 2019-10-08 | Semiconductor Components Industries, Llc | Multi-chip packages with stabilized die pads |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2829188B2 (ja) * | 1992-04-27 | 1998-11-25 | 株式会社東芝 | 樹脂封止型半導体装置 |
US5637922A (en) | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
KR20000057810A (ko) | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US6306680B1 (en) | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
US6442033B1 (en) * | 1999-09-24 | 2002-08-27 | Virginia Tech Intellectual Properties, Inc. | Low-cost 3D flip-chip packaging technology for integrated power electronics modules |
TW552689B (en) | 2001-12-21 | 2003-09-11 | Siliconware Precision Industries Co Ltd | High electrical characteristic and high heat dissipating BGA package and its process |
JP3679786B2 (ja) * | 2002-06-25 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6777800B2 (en) | 2002-09-30 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor die package including drain clip |
US6867481B2 (en) | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
US6835580B1 (en) | 2003-06-26 | 2004-12-28 | Semiconductor Components Industries, L.L.C. | Direct chip attach structure and method |
JP3759131B2 (ja) | 2003-07-31 | 2006-03-22 | Necエレクトロニクス株式会社 | リードレスパッケージ型半導体装置とその製造方法 |
US20050127500A1 (en) | 2003-12-10 | 2005-06-16 | International Business Machines Corporation | Local reduction of compliant thermally conductive material layer thickness on chips |
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4676277B2 (ja) * | 2005-08-16 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100817075B1 (ko) * | 2006-11-09 | 2008-03-26 | 삼성전자주식회사 | 멀티스택 패키지 및 그 제조 방법 |
-
2007
- 2007-06-27 US US11/768,972 patent/US7851908B2/en not_active Expired - Fee Related
-
2008
- 2008-06-11 DE DE102008027703.7A patent/DE102008027703B4/de not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9147637B2 (en) | 2011-12-23 | 2015-09-29 | Infineon Technologies Ag | Module including a discrete device mounted on a DCB substrate |
US9054040B2 (en) | 2013-02-27 | 2015-06-09 | Infineon Technologies Austria Ag | Multi-die package with separate inter-die interconnects |
US9515060B2 (en) | 2013-03-20 | 2016-12-06 | Infineon Technologies Austria Ag | Multi-chip semiconductor power device |
DE102014103773B4 (de) | 2013-03-20 | 2020-07-16 | Infineon Technologies Austria Ag | Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung |
US9041170B2 (en) | 2013-04-02 | 2015-05-26 | Infineon Technologies Austria Ag | Multi-level semiconductor package |
US9754862B2 (en) | 2015-03-31 | 2017-09-05 | Infineon Technologies Austria Ag | Compound semiconductor device including a multilevel carrier |
DE102020131849A1 (de) | 2020-12-01 | 2022-06-02 | Infineon Technologies Ag | Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung |
Also Published As
Publication number | Publication date |
---|---|
US7851908B2 (en) | 2010-12-14 |
US20090001562A1 (en) | 2009-01-01 |
DE102008027703B4 (de) | 2019-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008027703B4 (de) | Bauelement, Module und Verfahren zu deren Herstellung | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102008025451B4 (de) | Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen | |
DE102009006152B4 (de) | Verfahren zur Herstellung eines Elektronikbauelements | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE102009013818B4 (de) | Elektronische Vorrichtung und ihre Herstellung | |
DE102008034164B4 (de) | Modul mit Leistung-Halbleiterchip und Verfahren | |
DE102008046728B4 (de) | Elektronikbauelement und Verfahren zur Herstellung | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102008062498A1 (de) | Elektronikbauelement und Verfahren | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102008035911B4 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
DE102009012524A1 (de) | Halbleitermodul | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102006031405A1 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |