DE102013113776A1 - Systeme und Verfahren für eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist - Google Patents
Systeme und Verfahren für eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist Download PDFInfo
- Publication number
- DE102013113776A1 DE102013113776A1 DE201310113776 DE102013113776A DE102013113776A1 DE 102013113776 A1 DE102013113776 A1 DE 102013113776A1 DE 201310113776 DE201310113776 DE 201310113776 DE 102013113776 A DE102013113776 A DE 102013113776A DE 102013113776 A1 DE102013113776 A1 DE 102013113776A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- layer
- semiconductor
- channel material
- device layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 175
- 238000000034 method Methods 0.000 title claims description 93
- 239000000463 material Substances 0.000 claims abstract description 89
- 239000012212 insulator Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 53
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 17
- 230000008021 deposition Effects 0.000 description 15
- 239000002184 metal Substances 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910004140 HfO Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 101100189378 Caenorhabditis elegans pat-3 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Es ist eine Halbleiterstruktur vorgesehen, die mehrere Halbleitervorrichtungsschichten aufweist. Die Halbleiterstruktur umfasst ein erstes vergrabenes Oxid und eine erste Halbleitervorrichtungsschicht, die über dem ersten vergrabenen Oxid hergestellt ist. Die erste Halbleitervorrichtungsschicht umfasst eine strukturierte obere Fläche. Eine Deckschicht, die Isolatormaterial umfasst, ist über der strukturierten Oberfläche hergestellt. Die Halbleiterstruktur umfasst weiter ein zweites vergrabenes Oxid, das mit der Deckschicht verbunden ist, und eine zweite Halbleitervorrichtungsschicht, die über dem zweiten vergrabenen Oxid hergestellt ist.
Description
- GEBIET
- Die Technologie, die in dieser Patentanmeldung beschrieben ist, betrifft im Allgemeinen Halbleitervorrichtungen und insbesondere eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist.
- HINTERGRUND
- Integrierte Schaltungen („ICs”) können eine oder mehrere Arten von Halbleitervorrichtungen umfassen, wie etwa n-Kanal-MOSFET-(„NMOS”)-Vorrichtungen, p-Kanal-MOSFET-(„PMOS”)-Vorrichtungen, Bipolartransistor-(„BJT”)-Vorrichtungen, Diodenvorrichtungen und Kondensatorvorrichtungen und andere. Verschiedene Arten von Vorrichtungen können unterschiedliche Designanforderungen an einen Halbleiterdesigner stellen. ICs können auch Schaltungen umfassen, die unterschiedliche Schaltungsfunktionen haben, so etwa, wenn ICs analoge Funktionen, logische Funktionen und Speicherfunktionen haben.
- ABRISS
- In Übereinstimmung mit den hier beschriebenen Lehren ist eine Halbleiterstruktur vorgesehen, die mehrere Halbleitervorrichtungsschichten aufweist. In einem Beispiel umfasst die Halbleiterstruktur ein erstes vergrabenes Oxid und eine erste Halbleitervorrichtungsschicht, die über dem ersten vergrabenen Oxid hergestellt wird. Die erste Halbleitervorrichtungsschicht umfasst eine strukturierte obere Fläche. Eine Deckschicht, die Isolatormaterial umfasst, wird über der strukturierten Oberfläche hergestellt. Die Halbleiterstruktur umfasst weiter ein zweites vergrabenes Oxid, das mit der Deckschicht verbunden ist, und eine zweite Halbleitervorrichtungsschicht, die über dem zweiten vergrabenen Oxid hergestellt wird.
- In einem anderen Beispiel ist ein Verfahren zur Herstellung einer Struktur mit mehreren Halbleitervorrichtungsschichten vorgesehen. Das Verfahren umfasst das Bereitstellen eines ersten Wafers, der erstes Kanalmaterial umfasst, das mit einer ersten vergrabenen Oxidschicht verbunden ist, und das Herstellen einer ersten Halbleitervorrichtungsschicht aus dem ersten Kanalmaterial. Die erste Halbleitervorrichtungsschicht umfasst eine strukturierte obere Fläche. Das Verfahren umfasst weiter das Herstellen einer Deckschicht, die Isolatormaterial umfasst, über der strukturierten Oberfläche, das Bereitstellen eines zweiten Wafers, der zweites Kanalmaterial umfasst, das mit einer zweiten vergrabenen Oxidschicht verbunden ist, das Verbinden des zweiten vergrabenen Oxids mit der Deckschicht, das Herstellen einer zweiten Halbleitervorrichtungsschicht aus dem zweiten Kanalmaterial und das Verbinden eines Merkmals der ersten Halbleitervorrichtungsschicht mit einem Merkmal der zweiten Halbleitervorrichtungsschicht.
- In noch einem anderen Beispiel ist ein Verfahren zur Herstellung einer Struktur mit mehreren Halbleitervorrichtungsschichten vorgesehen. Das Verfahren umfasst das Bereitstellen eines ersten SOI-Wafers, der erstes Kanalmaterial umfasst, das mit einer ersten vergrabenen Oxidschicht verbunden ist, und das Herstellen einer ersten Halbleitervorrichtungsschicht aus dem ersten Kanalmaterial. Die erste Halbleitervorrichtungsschicht umfasst eine strukturierte obere Fläche. Das Verfahren umfasst weiter das Herstellen einer Deckschicht, die Isolatormaterial umfasst, über der strukturierten Oberfläche, das Verbinden eines zweiten Wafers, der zweites Kanalmaterial und ein zweites vergrabenes Oxid umfasst, mit der Deckschicht und das Herstellen einer zweiten Halbleitervorrichtungsschicht aus dem zweiten Kanalmaterial.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Schnittansicht einer Beispiel-Halbleiterstruktur, die mehrere Transistorschichten aufweist. -
2 –5 sind Flussdiagramme, die beispielhafte Verfahren zur Herstellung einer Mehrschicht-Halbleitervorrichtungsstruktur zeigen. -
6 –22 sind Zeichnungen, die beispielhafte Zustände einer Halbleiterstruktur während der Herstellung einer Mehrschicht-Halbleiterstruktur zeigen. - DETAILLIERTE BESCHREIBUNG
- Die Verwendung von zwei oder mehr Halbleitervorrichtungsschichten in einer Halbleiterstruktur kann in manchen Implementierungen die Halbleiterherstellung vereinfachen, während sie es ermöglicht, dass ein bestimmtes Kanalmaterial bei der Herstellung mancher Halbleitervorrichtungen vorteilhaft verwendet wird und dass eine anderes Kanalmaterial bei der Herstellung von anderen Halbleitervorrichtungen verwendet wird.
1 ist eine Schnittansicht einer Beispiel-Halbleiterstruktur10 , die mehrere Transistorschichten aufweist. Die Halbleiterstruktur umfasst eine erste Transistorschicht, die auf einem Halbleiter-auf-Isolator („SOI”) hergestellt wird, und eine zweite Transistorschicht, die auf einer zweiten SOI-Struktur hergestellt wird. Insbesondere umfasst die Halbleiterstruktur10 ein Substrat12 , eine erste vergrabene Oxidschicht14 über dem Substrat12 , eine erste Transistorschicht16 über dem vergrabenen Oxid14 , eine Deckschicht18 über der ersten Transistorschicht16 , eine zweite vergrabene Oxidschicht20 über der Deckschicht18 , eine zweite Transistorschicht22 über dem zweiten vergrabenen Oxid20 und eine Back-End-of-Line-(„BEOL”)-Schicht über der zweiten Transistorschicht22 . Die erste Transistorschicht16 umfasst mehrere Komponenten, wie etwa Source-Bereiche, Drain-Bereiche und Gate-Bereiche von Transistoren, ILD0-Oxid, Nitrid-Spacer (Abstandhalter) und Metallmaterial. Die obere Fläche der ersten Transistorschicht16 weist eine Deckfläche18 auf, die ILD0-Oxid umfasst, das auf ihr abgelagert ist. - Das Ausbilden der Halbleiterstruktur umfasst das Verbinden einer zweiten vergrabenen Oxidschicht und Kanalmaterials mit der Deckfläche oben auf der ersten Transistorschicht. Um die Deckfläche auszubilden, wird ein abdeckendes Isolatormaterial (d. h. ein einziges Material; keine strukturierten Merkmale; keine Topographie), wie etwa ein oxidbasiertes Material, oben auf der ersten Transistorschicht abgelagert. Die Verbindungsfläche zwischen dem zweiten vergrabenen Oxid und der Deckfläche umfasst homogene Materialien (z. B. das zweite vergrabene Oxid und das ILD0-Oxid der Deckschicht) und kann eine stärkere und gleichförmigere Bindung als eine Verbindung zwischen einer nicht-homogenen Grenzfläche haben, wie etwa die zwischen dem zweiten vergrabenen Oxid und der strukturierten Oberfläche unter der Deckfläche.
- Die Verwendung einer Deckfläche kann es ermöglichen, dass ein erster Transistortyp auf der ersten Transistorebene hergestellt wird und ein zweiter Transistortyp auf einer zweiten Transistorebene hergestellt wird, aufgrund von vereinbarem elektrischem charakteristischem Verhalten, wie etwa Bulk-Leckstromkontrolle für sowohl den erste als auch den zweiten Transistor (z. B. ein SOI-NMOS-Transistor für die erste Schicht und ein SOI-PMOS-Transistor für die zweite Schicht). Die Dicke der Deckfläche, die auch als Haft-/Pufferschicht bezeichnet wird, kann durch die Verfahrensbeschränkungen des Ätzens und Füllens des tiefsten Kontaktlochs eingeschränkt sein. Eine erreichbare Tiefe für das Ätzen und Füllen des Kontaktlochs kann beispielsweise 50 nm–150 nm mit einem Durchmesser von etwa 15 nm–40 nm für einen N10–N32-(10 Nanometer bis 32 Nanometer)-Technologieknoten betragen. In diesem Beispiel ist das Seitenverhältnis, d. h. die Tiefe des Kontaktlochs geteilt durch den Öffnungsdurchmesser des Kontaktlochs, kleiner als etwa 10. Daher sollte die Dicke des vergrabenen Oxids und des Puffer-/Haftoxids angemessen designt und minimiert werden. In diesem Beispiel beträgt die Höhe des IMD1-Oxids etwa 40 nm; die Grathöhe des zweiten Transistors beträgt etwa 20 nm–35 nm; die Gate-Höhe über der Spitze des Grates beträgt etwa 35 nm–45 nm; die Höhe des vergrabenen Oxids beträgt etwa 10 nm–20 nm; und die Höhe des Puffer-/Haftoxids beträgt etwa 10 nm–20 nm.
-
2 ist ein Verfahrens-Flussdiagramm, das ein Beispielverfahren zur Herstellung einer Mehrschicht-Halbleiterstruktur zeigt, die zwei Halbleitervorrichtungs-(oder Transistor-)Schichten aufweist. Bei Vorgang100 wird ein erster Halbleiter-auf-Isolator-(„SOI”)-Wafer mit dem ersten Kanalmaterial für die erste Schicht bereitgestellt. Alternativ kann bei Vorgang100 ein Substrat mit vergrabenem Verbindungsoxid und dem ersten Kanalmaterial bereitgestellt werden. - Bei Vorgang
102 wird die erste Transistorschicht hergestellt. Die erste Transistorschicht kann mittels geeigneter Verfahren hergestellt werden, die Photolithographie, Ätzen, Reinigen, chemisch-mechanisches Polieren/Planarisieren („CMP”), Dünnfilm-Ablagerung, thermische Verfahren (z. B. Dotierung, Aktivierung/Oberflächenbehandlung, Passivierung/Materialkonsolidierung), Epitaxie und Füllen mit Material und Anderes umfassen. Das Photolithographieverfahren kann beispielsweise das Ausbilden einer Photoresistschicht (Resist), das Belichten des Resist mit einer Struktur, das Ausführen eines Brennverfahrens (engl. „bake process”) nach dem Belichten und das Entwickeln des Resist, um ein Maskenelement auszubilden, umfassen. Das Maskenelement kann dann in einem Ätzverfahren verwendet werden. Das Ätzen kann mittels reaktivem Ionenätzen („RIE”) und/oder anderen geeigneten Verfahren ausgeführt werden. Die Herstellung der ersten Transistorebene umfasst das Herstellen einer Pufferschicht oben auf der ersten Transistorebene. - Nachdem die Vorrichtungen auf der ersten Halbleiterschicht hergestellt wurden, wird ein zweites Halbleitersubstrat bereitgestellt und mit der oberen Fläche (d. h. der Pufferschicht) der ersten Halbleitervorrichtungsschicht verbunden (Vorgang
104 ). Das zweite Halbleitersubstrat umfasse ein Halbleiter-auf-Isolator-(„SOI”)-Substrat. Die untere Fläche des Isolators auf dem SOI-Substrat wird mit der oberen Fläche der ersten Halbleiterschicht verbunden. In manchen Ausführungsformen werden die Verbindungsfläche des Isolators und die obere Fläche der Pufferschicht so verarbeitet, dass sie gereinigt werden, überschüssige Partikel entfernt werden und die Oberflächen hydrophob oder hydrophil gemacht werden. Nachdem die Oberflächen verarbeitet wurden, werden der Wafer, der die erste Halbleiterschicht umfasst, und der Wafer, der das SOI-Substrat umfasst, ausgerichtet. Nach dem Ausrichten können die Schichten durch ein Touch-and-Press-Verfahren (Druckverbindung) verbunden werden. Die Van-der-Waals-Kraft bindet die Atome der Grenzfläche zwischen der Unterseite der zweiten Halbleiterschicht und der Oberseite der ersten Halbleiterschicht (dieser Vorgang kann Techniken im Plasma beinhalten). Ein thermisches Verfahren kann angewendet werden, um die Bindung der Atome an der Grenzfläche zu verbessern. Auf die sich ergebende Halbleiterstruktur kann ein Planarisierungsverfahren oder ein CMP-Verfahren angewendet werden, um die Dicke der zweiten Halbleiterschicht auf die erforderliche Dicke zu verringern. - Nach dem Verbinden wird eine zweite Halbleitervorrichtungsschicht auf dem zweiten Halbleitersubstrat hergestellt (Vorgang
106 ). Die zweite Halbleiterschicht kann mittels einer Anzahl von geeigneten Verfahren hergestellt werden, die Photolithographie, Ätzen, Reinigen, chemisch-mechanisches Polieren/Planarisieren („CMP”), Dünnfilm-Ablagerung, thermische Verfahren, Epitaxie und Füllen mit Materialien, unter anderen, umfassen. - Das zweite Halbleitersubstrat weist eine Halbleiter-auf-Isolator-(„SOI”)-Struktur auf, die ein vergrabenes Oxid und ein zweites Kanalmaterial umfasst. Das vergrabene Oxid wirkt als elektrischer Isolator unter dem Halbleiterkanalmaterial. Das vergrabene Oxid kann aus Materialien ausgebildet werden, wie etwa SiO2, HfO, Al2O3 oder anderen geeigneten Oxidmaterialien. Der elektrische Isolator wirkt so, dass das zweite Kanalmaterial in dem zweiten Halbleitersubstrat von den Vorrichtungen, die auf der ersten Halbleitervorrichtungsschicht ausgebildet sind, isoliert wird.
- Das zweite Kanalmaterial kann aus einem Material ausgebildet werden, wie etwa Si, SiGe, GaAs oder anderen. Das zweite Kanalmaterial kann das gleiche wie das Halbleiter-Kanalmaterial sein, das in der ersten Halbleitervorrichtungsschicht verwendet wird, oder sich von ihm unterscheiden. Dies kann es ermöglichen, dass bestimmte Halbleitervorrichtungen mit dem Kanalmaterial des ersten Halbleitersubstrats und andere Halbleitervorrichtungen mit dem Kanalmaterial des zweiten Halbleitersubstrats konstruiert werden. Das Kanalmaterial des ersten Halbleitersubstrats kann beispielsweise Ge sein und verwendet werden, um PMOS-Vorrichtungen herzustellen, und das Kanalmaterial des zweiten Halbleitersubstrats kann GaAs sein und verwendet werden, um NMOS-Vorrichtungen herzustellen, um die Leistungsfähigkeit der NMOS- und PMOS-Transistoren zu erhöhen.
- Nach der Herstellung der zweiten Halbleitervorrichtungsschicht kann die Halbleiterstruktur fertig gestellt werden (Vorgang
108 ). Das Fertigstellen umfasst Back-End-of-Line-(„BEOL”)-Vorgänge, wobei einzelne Vorrichtungen durch Verdrahtung auf der Mehrschicht-Halbleiterstruktur verbunden werden. BEOL kann die Herstellung von Kontakten, Isolierschichten (Dielektrika), Metallebenen und Bonding-Stellen für Chip-Gehäuse-Verbindungen umfassen. -
3 ist ein Verfahrens-Flussdiagramm, das ein anderes Beispielverfahren zur Herstellung einer Mehrschicht-Halbleiterstruktur zeigt, die zwei Halbleitervorrichtungsschichten aufweist. Dieses Beispielverfahren umfasst das Bereitstellen eines SOI-Wafers oder vergrabenen Verbindungsoxids und ersten Kanalmaterials auf einem Substrat (Vorgang100 ), das Herstellen der ersten Halbleiterschicht mit einer oberen Deckfläche auf einer Pufferschicht (Vorgang102 ), das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder vergrabenem Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht (Vorgang104 ), das Herstellen der zweiten Vorrichtungsschicht auf dem SOI-Substrat (Vorgang106 ) und das Fertigstellen der Halbleiterstruktur durch Verdrahtungs- und Metallisierungsschichten (Vorgang108 ). Das Beispielverfahren von3 ähnelt dem Beispielverfahren von2 , sieht aber spezifische Beispiele vor bezüglich dessen, wie die erste Halbleiterschicht hergestellt werden kann. - Insbesondere umfasst das Herstellen von Vorrichtungen in der ersten Halbleitervorrichtungsschicht in diesem Beispiel ein Oxidations-(„OD”)-Modul-Verfahren (Vorgang
110 ), ein Gate-Modul-Verfahren (Vorgang112 ), ein Source/Drain-Modul-Verfahren (Vorgang114 ), ein Modul-Verfahren zum Entfernen des Poly-Gates (Vorgang116 ), ein Middle-End-of-Line-(„MEOL”)-Modul-Verfahren (Vorgang118 ) und ein Verfahren zur Ablagerung einer Pufferschicht und eines CMP (Vorgang119 ). -
6 zeigt eine isometrische Ansicht eines Beispielabschnitts eines SOI-Wafers200 , der vorgesehen sein kann, um mit den Verfahren verwendet zu werden, die in3 beschrieben sind, um eine Mehrschicht-Halbleiterstruktur herzustellen. Der SOI-Wafer200 umfasst ein Siliziumsubstrat202 mit einer vergrabenen Oxidschicht204 und ein erstes Kanalmaterial206 über der vergrabenen Oxidschicht204 . Das erste Kanalmaterial kann Ge mit n-Wannen-Implantation umfassen. Die vergrabene Oxidschicht204 kann aus Materialien ausgebildet werden, wie etwa SiO2, HfO, Al2O3 oder einem anderen geeigneten Oxidmaterial. - Bezieht man sich wieder auf die
3 , so kann das OD-Modul-Verfahren (Vorgang110 ) eine Anzahl von Iterationen der Ablagerung von Isolieroxid und von Planarisier-, Photolithographie- und Ätzvorgängen (Vorgang120 ) und von Diffusions-/Ionenimplantationsvorgängen (Vorgang122 ), wie etwa p-Wannen- oder n-Wannen-Implantation, P+-Implantation und N+-Implantation, umfassen. -
7 zeigt eine isometrische Ansicht eines Abschnitts der Halbleiterstruktur nach dem Fertigstellen des OD-Modul-Verfahrens (Vorgang110 von3 ). Gezeigt sind OD-Grate208 für den NMOS-Transistor über der vergrabenen Oxidschicht204 , die ihrerseits über dem Substrat202 liegt. - Bezieht man sich wieder auf
3 , so umfasst das Gate-Modul-Verfahren (Vorgang112 ) Vorgänge, wie etwa das Ablagern von Isolieroxidmaterial (Vorgang124 ), Ablagern von Hilfs-Polysilizium (Vorgang126 ), Photolithographie/Ätzen des Hilfs-Polysiliziums (Vorgang128 ), Ätzen des Isolieroxidmaterials (Vorgang130 ) und Ausbilden von Nitrid-Spacern (Vorgang132 ). -
8A zeigt eine isometrische Ansicht eines Abschnitts der Halbleiterstruktur nach dem Fertigstellen des Gate-Modul-Verfahrens (Vorgang112 von3 ).8B zeigt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 von8A . Gezeigt sind Hilfs-Polysilizium210 , Nitrid-Spacer212 und Hilfs-Isolieroxid214 . Das Kanalmaterial, aus dem die OD-Grate208 bestehen, kann Ge mit n-Wannen-Implantation umfassen. - Bezieht man sich wieder auf
3 , so kann das Source/Drain-Modul-Verfahren (Vorgang114 ) Epitaxialwachstumsvorgänge von Source/Drain (Vorgang134 ), Implantationsvorgänge von Source/Drain (Vorgang136 ) und Ablagerung und Ätzen eines Zwischendielektrikums (Vorgang128 ) umfassen. -
9A zeigt eine isometrische Ansicht der Halbleiterstruktur nach den Epitaxialwachstumsvorgängen von Source/Drain (Vorgang134 von3 ) und Implantationsvorgängen von Source/Drain (Vorgang136 von3 ).9B stellt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 von9A bereit. Gezeigt ist das Source/Drain-Material216 nach der Epitaxie und der P+-Implantation. -
10A zeigt eine isometrische Ansicht eines Abschnitts der Halbleiterstruktur nach dem Ablagern und Ätzen des Zwischendielektrikums (Vorgang128 von3 ).10B stellt eine Schnittansicht der Halbleiterstruktur entlang Schnittlinie 1 von10A bereit. Gezeigt ist das abgelagerte Zwischendielektrikum-Material218 . - Bezieht man sich wieder auf
3 , so umfasst das Modul-Verfahren zum Entfernen des Poly-Gates (Vorgang116 ) das Entfernen des Hilfs-Polysiliziums/des Isolieroxids (Vorgang140 ) und das Ablagern von Isolieroxid/des High-K/des Metall-Gates und CMP (Vorgang142 ). Das MEOL-Modul-Verfahren (Vorgang122 kann M0-Photolithographie- und -Ätzvorgänge (Vorgang144 ), Salizidierung (Vorgang146 ) und M0-Ablagerung und CMP (Vorgang148 ) umfassen. -
11A zeigt eine isometrische Ansicht eines Abschnitts der Halbleiterstruktur nach dem MEOL-Modul-Verfahren (Vorgang122 von3 ).11B stellt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 von11A bereit. Diese Figuren zeigen das Hinzufügen von M0-Metallmaterial220 und Silizid222 über Source- und Drain-Bereichen und zeigen auch abgelagertes Metall-Gate-Material224 . Die obere Fläche226 der ersten Transistorschicht weist strukturierte Merkmale auf und besteht aus mehreren nicht-homogenen Materialien, wie etwa einem Metall-Gate, einem Nitrid-Spacer, einem M0-Metall und einem ILD0-Oxid. - Bezieht man sich wieder auf
3 , so führt das Pufferschicht-Ablagerungs- und -CMP-Verfahren (Vorgang119 ) dazu, dass eine Haft-/Pufferschicht auf der oberen Fläche der ersten Transistorschicht so abgelagert wird, dass eine gleichförmige, nicht-strukturierte, topographie-lose und homogene Oberfläche zur Wafer-Verbindung hergestellt wird. In diesem Beispiel liegt die erreichbare Dicke für diese Schicht bei etwa 10 nm–20 nm in Hinsicht auf die Tiefe des nachfolgenden Kontaktätzens und Füllens. -
12A zeigt eine isometrische Ansicht eines Abschnitts der Halbleiterstruktur nach dem Pufferschicht-Ablagerungs- und -CMP-Verfahren (Vorgang119 von3 ).11B stellt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 von11A bereit. Diese Figuren zeigen das vergrabene Oxid204 der ersten Transistorschicht228 und die Haft-/Pufferschicht230 . -
4 ist ein Verfahrens-Flussdiagramm, das ein anderes Beispielverfahren zur Herstellung einer Mehrschicht-Halbleiterstruktur zeigt, die zwei Halbleitervorrichtungsschichten aufweist. Dieses Beispielverfahren umfasst das Bereitstellen eines SOI-Wafers oder eines vergrabenen Verbindungsoxids und eines ersten Kanalmaterials auf einem Substrat (Vorgang100 ), das Herstellen der ersten Halbleiterschicht mit einer oberen Deckfläche auf einer Pufferschicht (Vorgang102 ), das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht (Vorgang104 ), das Herstellen der zweiten Vorrichtungsschicht auf dem SOI-Substrat (Vorgang106 ) und das Fertigstellen der Halbleiterstruktur durch Verdrahtungs- und Metallisierungsschichten (Vorgang108 ). Das Beispielverfahren von4 ähnelt dem Beispielverfahren von2 , sieht aber spezifische Beispiele vor bezüglich dessen, wie das zweite Halbleitersubstrat mit der Oberfläche der ersten Halbleitervorrichtung verbunden werden kann. - Insbesondere umfasst, mit Bezug auf
4 , das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht in diesem Beispiel das Bereitstellen eines getrennten Substrats (Vorgang150 ). Als Beispiel kann das Substrat GaAs mit einem aktivierten Be-Dotierungsmittel umfassen.13 zeigt eine isometrische Ansicht des getrennten Substrats232 . In diesem Beispiel umfasst das Substrat GaAs mit p-Wannen-Implantation. - Bezieht man sich wieder auf
4 , so umfasst das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht weiter das Ablagern einer fehlstellen-freien vergrabenen Oxidschicht auf dem Substrat (Vorgang152 ).14 zeigt eine isometrische Ansicht des Substrats232 mit dem abgelagerten vergrabenen Oxid234 . In diesem Beispiel umfasst das vergrabene Oxid Al2O3, HfO2, SiO2 oder ein anderes geeignetes Oxidmaterial. In diesem Beispiel liegt die Dicke dieser Schicht bei etwa 10 nm–20 nm. - Bezieht man sich wieder auf
4 , so umfasst das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht weiter eine H2/He-Implantation (Vorgang154 ).15 zeigt eine isometrische Ansicht des abgelagerten vergrabenen Oxids234 und des Substrats232 , das einer H2/He-Implantation so ausgesetzt wurde, dass das H2/He236 in das GaAs-Substrat232 auf eine Ebene238 eingebracht wird, so dass die Atombindungen der Grenzfläche geschwächt werden. - Bezieht man sich wieder auf
4 , so wird bei Vorgang156 das Verbinden der oberen Fläche der vergrabenen Oxidschicht mit der oberen Deckfläche der ersten Transistorebene ausgeführt.16 stellt eine Ansicht bereit, die einen Pfeil239 für das Verbinden der oberen Fläche240 der vergrabenen Oxidschicht234 mit der oberen Deckfläche242 der ersten Transistorebene verwendet. Die zwei Verbindungsflächen240 ,242 sollten planarisiert werden, um die Oberflächenrauheit zu minimieren und die Oberfläche zu reinigen, so dass Partikel vor dem Verbinden entfernt werden. - Bezieht man sich wieder auf
4 , so umfasst das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen strukturierten Oberfläche der ersten Halbleiterschicht weiter Ausheilvorgänge (engl. „annealing operations”), um die Verbindungs-Grenzfläche zu vereinheitlichen (Vorgang158 ).17 zeigt eine isometrische Ansicht der Halbleiterstruktur nach den Ausheilvorgängen. Gezeigt sind das Substrat232 , das vergrabene Oxid234 und die H2/He-Implantationsschicht-Ebene238 in dem verbundenen Wafer244 , die Verbindungsflächen240 ,242 und den Wafer der ersten Transistorschicht246 . - Bezieht man sich wieder auf
4 , so umfasst das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen strukturierten Oberfläche der ersten Halbleiterschicht weiter Wafer-Spaltung (Vorgang160 ) auf der H2/He-Implantationsschicht-Ebene.18 zeigt eine isometrische Ansicht der Halbleiterstruktur nach den Wafer-Spaltungsvorgängen. Das Substrat232 wurde an der H2/He-Implantationsschicht-Ebene238 gespalten. - Bezieht man sich wieder auf
4 , so umfasst das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen strukturierten Oberfläche der ersten Halbleiterschicht weiter GaAs-CMP (Vorgang162 ), um die Größe des GaAs-Substrats zu verringern.19 zeigt eine isometrische Ansicht der Halbleiterstruktur nach dem GaAs-CMP. Das CMP für das GaAs-Kanalmaterial wird ausgeführt, um das zweite Kanalmaterial auf eine angestrebte Dicke248 zu bringen. -
5 ist ein Verfahrens-Flussdiagramm, das ein anderes Beispielverfahren zur Herstellung einer Mehrschicht-Halbleiterstruktur zeigt, die zwei Halbleitervorrichtungsschichten aufweist. Dieses Beispielverfahren umfasst das Bereitstellen eines SOI-Wafers oder eines vergrabenen Verbindungsoxids und ersten Kanalmaterials auf einem Substrat (Vorgang100 ), das Herstellen der ersten Halbleiterschicht mit einer oberen Deckfläche auf einer Pufferschicht (Vorgang102 ), das Verbinden der unteren Isolatorfläche eines SOI-Substrats (oder eines vergrabenen Verbindungsoxids und Kanalmaterials) mit der oberen Deckfläche der ersten Halbleiterschicht (Vorgang104 ), das Herstellen der zweiten Vorrichtungsschicht auf dem SOI-Substrat (Vorgang106 ) und das Fertigstellen der Halbleiterstruktur durch Verdrahtungs- und Metallisierungsschichten (Vorgang108 ). Das Beispielverfahren von5 ähnelt dem Beispielverfahren von2 , sieht aber spezifische Beispiele vor bezüglich dessen, wie die erste Halbleiterschicht hergestellt werden kann. - Insbesondere umfasst das Herstellen von Vorrichtungen in der zweiten Halbleitervorrichtungsschicht in diesem Beispiel ein Oxidations-(„OD”)-Modul-Verfahren (Vorgang
164 ), ein Gate-Modul-Verfahren (Vorgang166 ), ein Source/Drain-Modul-Verfahren (Vorgang168 ), ein Modul-Verfahren zum Entfernen des Poly-Gates (Vorgang170 ) und ein Middle-End-of-Line-(„MEOL”)-Modul-Verfahren (Vorgang172 ). - Das OD-Modul-Verfahren (Vorgang
148 ) kann eine Anzahl von Iterationen der Ablagerung von Isolieroxid und Planarisier-, Photolithographie- und Ätzvorgängen (Vorgang174 ) und Diffusions-/Ionenimplantationsvorgängen (Vorgang176 ), wie etwa p-Wannen- oder n-Wannen-Implantation, P+-Implantation und N+-Implantation, umfassen. - Das Gate-Modul-Verfahren (Vorgang
150 ) umfasst Vorgänge, wie etwa das Ablagern von Isolieroxidmaterial (Vorgang178 ), das Ablagern von Hilfs-Polysilizium (Vorgang180 ), Photolithographie/Ätzen des Hilfs-Polysiliziums (Vorgang182 ), Ätzen des Isolieroxidmaterials (Vorgang184 ) und Ausbilden von Nitrid-Spacern (Vorgang186 ). - Das Source/Drain-Modul-Verfahren (Vorgang
152 ) kann Epitaxialwachstumsvorgänge von Source/Drain (Vorgang188 ), Implantationsvorgänge von Source/Drain (Vorgang190 ) und Ablagerung und Ätzen eines Zwischendielektrikums (Vorgang192 ) umfassen. - Das Modul-Verfahren zum Entfernen des Poly-Gates (Vorgang
170 ) umfasst das Entfernen des Hilfs-Polysiliziums/des Isolieroxids (Vorgang194 ) und das Ablagern von Isolieroxid/des High-K/des Metall-Gates und CMP (Vorgang196 ). - Das Middle-End-of-Line-(„MEOL”)-Modul-Verfahren (Vorgang
154 ) kann M0-Photolithographie- und -Ätzvorgänge (Vorgang197 ), Salizidierung (Vorgang198 ) und M0-Ablagerung und -CMP (Vorgang199 ) umfassen. -
20A zeigt eine isometrische Ansicht der Halbleiterstruktur nach der Herstellung von Vorrichtungen in der zweiten Halbleitervorrichtungsschicht.20B stellt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 von20A bereit. Diese Figuren zeigen das erste Substrat202 , die erste vergrabene Oxidschicht204 , die erste Halbleitervorrichtungs-(oder Transistor-)Schicht228 , die Deck-(d. h. Haft-/Verbindungs-)Schicht230 , die zweite vergrabene Oxidschicht234 und die zweite Halbleitervorrichtungs-(oder Transistor-)Schicht250 . Die zweite Transistorschicht250 umfasst N+-Source/Drain-Bereiche252 , Silizid254 , Nitrid-Spacer256 , M0-Metall258 , ein Metall-Gate260 und ein IL/HK262 . - Nachdem die zweite Halbleitervorrichtungsschicht hergestellt wurde, können BEOL-Vorgänge ausgeführt werden.
21A zeigt eine isometrische Ansicht der Halbleiterstruktur nachdem die BEOL-Vorgänge (z. B. Vorgang108 der5 ), einschließlich der Zufügung eines M1-Metalls264 , fertig gestellt wurden.21B stellt eine Schnittansicht der Halbleiterstruktur entlang der Schnittlinie 1 der21A bereit und zeigt auch das via0 (Kontaktloch)266 von dem M1-Metall264 zu dem M0-Metall258 der zweiten Transistorebene. -
22 zeigt die Tiefe eines Vias zwischen den Ebenen in einer Mehrschicht-Halbleiterstruktur. Die via0268 mit der größten Tiefe sind die Vias mit einer Verbindung zwischen den Ebenen von M1 zu dem ersten M0 und von M1 zu dem ersten Gate. Jede dieser Via-Arten muss durch die Tiefe des IMD1270 , die Tiefe des ILD0-Oxids des zweiten Transistors (die durch die Höhe des Gates über der Spitze des Grats des zweiten Transistors272 plus der Höhe des Grats des zweiten Transistors274 bestimmt ist), die Tiefe des vergrabenen Oxids276 , die Tiefe des Haft-/Pufferoxids278 und die Tiefe des ILD0 des ersten Transistors geätzt werden. In dem gezeigten Beispiel ist die Tiefe des Kontaktloch-Ätzens so designt, dass sie kleiner als 150 nm ist. In diesem Beispiel ist die Höhe des IMD1-Oxids etwa 40 nm; die Höhe des Grates des zweiten Transistors ist etwa 20 nm–35 nm; die Höhe des Gates über der Spitze des Grates ist etwa 35 nm–45 nm; die Höhe des vergrabenen Oxids ist etwa 10 nm–20 nm; und die Höhe des Puffer-/Haftoxids ist etwa 10 nm–20 nm. - Diese Beschreibung verwendet Beispiele, um die Erfindung zu offenbaren, einschließlich der besten Art, und ermöglicht es auch einem Fachmann, die Erfindung herzustellen und zu verwenden. Der patentierbare Schutzumfang der Erfindung kann andere Beispiele umfassen, die dem Fachmann einfallen. Eine Halbleiterstruktur könnte beispielsweise drei oder mehr Halbleitervorrichtungsebenen umfassen, wobei die erste Halbleitervorrichtungsebene ein SOI-Substrat umfasst und die zweite, dritte oder weitere Ebene ebenfalls ein SOI-Substrat umfasst. In einem anderen Beispiel könnte eine Halbleiterstruktur mit mehreren Halbleitervorrichtungsebenen eine Ebene umfassen, die PMOS-Vorrichtungen enthält, und eine andere Ebene umfassen, die NMOS-Vorrichtungen enthält.
- Ein Fachmann wird erkennen, dass die verschiedenen Ausführungsformen ohne ein oder mehrere spezifische Details oder mit anderen Ersetzungen und/oder zusätzlichen Verfahren, Materialien oder Komponenten ausgeführt werden können. Wohlbekannte Strukturen, Materialien oder Vorgänge müssen nicht im Detail gezeigt oder beschrieben sein, um zu vermeiden, dass Aspekte der verschiedenen Ausführungsformen der Erfindung verdunkelt werden. Verschiedene Ausführungsformen, die in den Figuren gezeigt sind, sind beschreibende Beispieldarstellungen und sind nicht notwendigerweise im Maßstab gezeichnet. Bestimmte Merkmale, Strukturen, Materialien oder Charakteristika können in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden. Verschiedene zusätzliche Schichten und/oder Strukturen können umfasst sein und/oder beschriebene Merkmale können in anderen Ausführungsformen fehlen. Verschiedene Vorgänge können als mehrere getrennte Vorgänge in einer Reihenfolge in einer Art beschrieben werden, die am hilfreichsten ist, um die Erfindung zu verstehen. Die Reihenfolge der Beschreibung sollte jedoch nicht so aufgefasst werden, dass sie impliziert, dass diese Vorgänge notwendigerweise abhängig von der Reihenfolge sind. Insbesondere müssen diese Vorgänge nicht in der angegebenen Reihenfolge ausgeführt werden. Vorgänge, die hier beschrieben sind, können in einer anderen Reihenfolge ausgeführt werden, nach einander oder parallel, verglichen mit der beschriebenen Ausführungsform. Verschiedene zusätzliche Vorgänge können ausgeführt und/oder beschrieben werden. Vorgänge können in zusätzlichen Ausführungsformen fehlen.
- Diese Beschreibung und die folgenden Ansprüche können Begriffe umfassen, wie etwa links, rechts, auf der Oberseite, auf der Unterseite, über, unter, oberer, unterer, erster, zweiter etc., die nur der Beschreibung dienen und nicht als einschränkend aufgefasst werden sollen. Begriffe, die beispielsweise eine relative vertikale Position bezeichnen, können sich beispielsweise auf eine Situation beziehen, in der eine Seite einer Vorrichtung (oder eine aktive Oberfläche) eines Substrats oder einer integrierten Schaltung die „obere” Fläche dieses Substrats ist; das Substrat kann sich in Wirklichkeit in jeder Orientierung befinden, so dass eine „obere” Seite eines Substrats niedriger als die „untere” Seite in einem Standard-Bezugsrahmen bezüglich der Erdoberfläche sein kann und immer noch unter die Bedeutung des Begriffs „obere” fallen kann. Der Begriff „auf”, wie er hier verwendet wird (einschließlich der Ansprüche), muss nicht anzeigen, dass eine erste Schicht „auf” einer zweiten Schicht direkt auf der zweiten Schicht und mit dieser unmittelbar in Kontakt ist, außer es ist ausdrücklich angegeben; es kann eine dritte Schicht oder andere Struktur zwischen der ersten Schicht und der zweiten Schicht auf der ersten Schicht vorhanden sein. Die Ausführungsformen einer Vorrichtung oder eines Elements, die hier beschrieben sind, können in einer Vielzahl von Positionen und Orientierungen hergestellt, verwendet oder versandt werden. Ein Fachmann wird verschiedene äquivalente Kombinationen und Ersetzungen für verschiedene Komponenten, die in den Figuren gezeigt sind, erkennen.
Claims (20)
- Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist, wobei die Halbleiterstruktur Folgendes umfasst: ein erstes vergrabenes Oxid; eine erste Halbleitervorrichtungsschicht, die über dem ersten vergrabenen Oxid hergestellt ist und die eine strukturierte obere Fläche umfasst; eine Deckschicht, die Isolatormaterial umfasst und die über der strukturierten Oberfläche hergestellt ist; ein zweites vergrabenes Oxid, das mit der Deckschicht verbunden ist; und eine zweite Halbleitervorrichtungsschicht, die über dem zweiten vergrabenen Oxid hergestellt ist.
- Halbleiterstruktur nach Anspruch 1, wobei die erste Halbleitervorrichtungsschicht aus einer ersten Art von Kanalmaterial hergestellt ist und die zweite Halbleitervorrichtungsschicht aus einer zweiten Art von Kanalmaterial hergestellt ist.
- Halbleiterstruktur nach Anspruch 2, wobei die erste Art von Kanalmaterial sich von der zweiten Art von Kanalmaterial unterscheidet.
- Halbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, wobei eine Art von Vorrichtung ausschließlich auf einer der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt ist und eine andere Art von Vorrichtung ausschließlich auf der anderen der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt ist.
- Halbleitervorrichtungsstruktur nach Anspruch 4, wobei die eine Art von Vorrichtung eine PMOS-Vorrichtung umfasst und die andere Art von Vorrichtung eine NMOS-Vorrichtung umfasst.
- Halbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, wobei das erste vergrabene Oxid und die erste Halbleitervorrichtungsschicht von einem Halbleiter-auf-Isolator-(„SOI”)-Substrat stammen.
- Halbleitervorrichtungsstruktur nach Anspruch 6, wobei das zweite vergrabene Oxid und die zweite Halbleitervorrichtungsschicht von einem Halbleiter-auf-Isolator-(„SOI”)-Substrat stammen.
- Verfahren zur Herstellung einer Mehrfach-Halbleitervorrichtungsschicht-Struktur, wobei das Verfahren Folgendes umfasst: Bereitstellen eines ersten Wafers, der ein erstes Kanalmaterial umfasst, das mit einer ersten vergrabenen Oxidschicht verbunden ist; Herstellen einer ersten Halbleitervorrichtungsschicht aus dem ersten Kanalmaterial, wobei die erste Halbleitervorrichtungsschicht eine strukturierte obere Fläche umfasst; Herstellen einer Deckschicht, die Isolatormaterial umfasst, über der strukturierten Oberfläche; Bereitstellen eines zweiten Wafers, der zweites Kanalmaterial umfasst, das mit einer zweiten vergrabenen Oxidschicht verbunden ist; Verbinden des zweiten vergrabenen Oxids mit der Deckschicht; Herstellen einer zweiten Halbleitervorrichtungsschicht aus dem zweiten Kanalmaterial; und Verbinden eines Merkmals der ersten Halbleitervorrichtungsschicht mit einem Merkmal der zweiten Halbleitervorrichtungsschicht.
- Verfahren nach Anspruch 8, wobei sich das erste Kanalmaterial und das zweite Kanalmaterial unterscheiden.
- Verfahren nach Anspruch 8, wobei das Bereitstellen eines ersten Wafers das Bereitstellen eines ersten Silizium-auf-Isolator-(„SOI”)-Wafers umfasst.
- Verfahren nach Anspruch 8 oder 9, wobei das Bereitstellen eines zweiten Wafers das Bereitstellen eines zweiten SOI-Wafers umfasst.
- Verfahren nach Anspruch 8, wobei eine Art von Vorrichtung ausschließlich auf einer der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt wird und eine andere Art von Vorrichtung ausschließlich auf der anderen der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt wird.
- Verfahren nach Anspruch 12, wobei die eine Art von Vorrichtung eine PMOS-Vorrichtung umfasst und die andere Art von Vorrichtung eine NMOS-Vorrichtung umfasst.
- Verfahren zur Herstellung einer Mehrschicht-Halbleitervorrichtungsschicht-Struktur, wobei das Verfahren Folgendes umfasst: Bereitstellen eines ersten SOI-Wafers, der ein erstes Kanalmaterial umfasst, das mit einer ersten vergrabenen Oxidschicht verbunden ist; Herstellen einer ersten Halbleitervorrichtungsschicht aus dem ersten Kanalmaterial, wobei die erste Halbleitervorrichtungsschicht eine strukturierte obere Fläche umfasst; Herstellen einer Deckschicht, die Isolatormaterial über der strukturierten Oberfläche umfasst; Verbinden eines zweiten Wafers, der ein zweites Kanalmaterial und ein zweites vergrabenes Oxid umfasst, mit der Deckschicht; und Herstellen einer zweiten Halbleitervorrichtungsschicht aus dem zweiten Kanalmaterial.
- Verfahren nach einem der vorangehenden Ansprüche 8 bis 11, wobei sich das erste Kanalmaterial und das zweite Kanalmaterial unterscheiden.
- Verfahren nach einem der vorangehenden Ansprüche 8 bis 12, wobei eine Art von Vorrichtung ausschließlich auf einer der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt wird und eine andere Art von Vorrichtung ausschließlich auf der anderen der ersten Halbleitervorrichtungsschicht und der zweiten Halbleitervorrichtungsschicht hergestellt wird.
- Verfahren nach Anspruch 13, wobei die eine Art von Vorrichtung eine PMOS-Vorrichtung umfasst und die andere Art von Vorrichtung eine NMOS-Vorrichtung umfasst.
- Verfahren nach Anspruch 11, wobei das Verbinden des zweiten Wafers weiter das Ablagern von Oxidmaterial auf das zweite Kanalmaterial umfasst.
- Verfahren nach Anspruch 11, wobei das Verbinden eines zweiten Wafers weiter das Planarisieren des zweiten Kanalmaterials umfasst.
- Verfahren nach einem der vorangehenden Ansprüche 11 bis 16, das weiter das Verbinden eines Merkmals auf der ersten Halbleitervorrichtungsschicht mit einem Merkmal auf der zweiten Halbleitervorrichtungsschicht umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/073,236 US9704880B2 (en) | 2013-11-06 | 2013-11-06 | Systems and methods for a semiconductor structure having multiple semiconductor-device layers |
US14/073,236 | 2013-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013113776A1 true DE102013113776A1 (de) | 2015-05-07 |
DE102013113776B4 DE102013113776B4 (de) | 2022-07-14 |
Family
ID=52829680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013113776.8A Active DE102013113776B4 (de) | 2013-11-06 | 2013-12-10 | Verfahren für eine Halbleiterstruktur, die mehrere Halbleitervorrichtungsschichten aufweist |
Country Status (4)
Country | Link |
---|---|
US (2) | US9704880B2 (de) |
KR (3) | KR20150052771A (de) |
CN (2) | CN111106133B (de) |
DE (1) | DE102013113776B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8485439B2 (en) | 2011-10-11 | 2013-07-16 | Solomon Systems, Inc. | System for providing identification and information, and for scheduling alerts |
US9425213B1 (en) | 2015-06-30 | 2016-08-23 | Stmicroelectronics, Inc. | Stacked short and long channel FinFETs |
US11011411B2 (en) | 2019-03-22 | 2021-05-18 | International Business Machines Corporation | Semiconductor wafer having integrated circuits with bottom local interconnects |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009033837A2 (en) * | 2007-09-11 | 2009-03-19 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
US8421126B2 (en) * | 2006-05-16 | 2013-04-16 | International Business Machines Corporation | Double-sided integrated circuit chips |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0257948A3 (de) * | 1986-08-25 | 1988-09-28 | AT&T Corp. | Durchgangsleitung für CMOS-Anordnungen |
US5280180A (en) * | 1992-08-19 | 1994-01-18 | Motorola, Inc. | Interconnect structure for coupling semiconductor regions and method for making |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
US6114766A (en) * | 1997-12-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Integrated circuit with metal features presenting a larger landing area for vias |
US6392253B1 (en) * | 1998-08-10 | 2002-05-21 | Arjun J. Saxena | Semiconductor device with single crystal films grown on arrayed nucleation sites on amorphous and/or non-single crystal surfaces |
US6355501B1 (en) * | 2000-09-21 | 2002-03-12 | International Business Machines Corporation | Three-dimensional chip stacking assembly |
US6759282B2 (en) | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
US7253091B2 (en) * | 2001-09-28 | 2007-08-07 | Hrl Laboratories, Llc | Process for assembling three-dimensional systems on a chip and structure thus obtained |
DE10200399B4 (de) * | 2002-01-08 | 2008-03-27 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung |
US7799675B2 (en) * | 2003-06-24 | 2010-09-21 | Sang-Yun Lee | Bonded semiconductor structure and method of fabricating the same |
US6909147B2 (en) * | 2003-05-05 | 2005-06-21 | International Business Machines Corporation | Multi-height FinFETS |
US6894326B2 (en) * | 2003-06-25 | 2005-05-17 | International Business Machines Corporation | High-density finFET integration scheme |
US6943405B2 (en) | 2003-07-01 | 2005-09-13 | International Business Machines Corporation | Integrated circuit having pairs of parallel complementary FinFETs |
US6821826B1 (en) | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
JP5011727B2 (ja) * | 2004-01-30 | 2012-08-29 | 日本電気株式会社 | 電界効果型トランジスタおよびその製造方法 |
KR100594282B1 (ko) * | 2004-06-28 | 2006-06-30 | 삼성전자주식회사 | FinFET을 포함하는 반도체 소자 및 그 제조방법 |
FR2876219B1 (fr) * | 2004-10-06 | 2006-11-24 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
KR20070008234A (ko) | 2005-07-13 | 2007-01-17 | 삼성전자주식회사 | 적층 트랜지스터 구조를 포함하는 반도체 소자 및 그 제조방법 |
US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
US7545008B2 (en) * | 2006-02-03 | 2009-06-09 | The Hong Kong University Of Science And Technology | Complementary metal-oxide-semiconductor transistor structure for high density and high performance integrated circuits |
US20080054359A1 (en) | 2006-08-31 | 2008-03-06 | International Business Machines Corporation | Three-dimensional semiconductor structure and method for fabrication thereof |
US7875952B1 (en) * | 2006-09-19 | 2011-01-25 | Hrl Laboratories, Llc | Method of transistor level heterogeneous integration and system |
US7723851B2 (en) * | 2007-09-11 | 2010-05-25 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
US8136071B2 (en) * | 2007-09-12 | 2012-03-13 | Neal Solomon | Three dimensional integrated circuits and methods of fabrication |
US7897428B2 (en) * | 2008-06-03 | 2011-03-01 | International Business Machines Corporation | Three-dimensional integrated circuits and techniques for fabrication thereof |
US9006801B2 (en) * | 2011-01-25 | 2015-04-14 | International Business Machines Corporation | Method for forming metal semiconductor alloys in contact holes and trenches |
US20130020640A1 (en) * | 2011-07-18 | 2013-01-24 | Chen John Y | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same |
US8796741B2 (en) * | 2011-10-04 | 2014-08-05 | Qualcomm Incorporated | Semiconductor device and methods of making semiconductor device using graphene |
DE112011106004B4 (de) * | 2011-12-23 | 2017-07-13 | Intel Corporation | Halbleiterstruktur und Verfahren zum Herstellen einer CMOS-Nanodraht-Halbleiterstruktur |
KR101675121B1 (ko) * | 2011-12-30 | 2016-11-10 | 인텔 코포레이션 | 랩어라운드 트렌치 콘택을 포함하는 장치, 구조물 및 제조 방법 |
-
2013
- 2013-11-06 US US14/073,236 patent/US9704880B2/en active Active
- 2013-12-10 DE DE102013113776.8A patent/DE102013113776B4/de active Active
-
2014
- 2014-07-31 CN CN201911377215.4A patent/CN111106133B/zh active Active
- 2014-07-31 CN CN201410371182.3A patent/CN104637951A/zh active Pending
- 2014-09-15 KR KR1020140122102A patent/KR20150052771A/ko not_active Application Discontinuation
-
2016
- 2016-12-28 KR KR1020160181511A patent/KR20170005780A/ko active Application Filing
-
2017
- 2017-07-07 US US15/643,544 patent/US20170309642A1/en not_active Abandoned
-
2018
- 2018-04-24 KR KR1020180047442A patent/KR102010179B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8421126B2 (en) * | 2006-05-16 | 2013-04-16 | International Business Machines Corporation | Double-sided integrated circuit chips |
WO2009033837A2 (en) * | 2007-09-11 | 2009-03-19 | International Business Machines Corporation | Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias |
Also Published As
Publication number | Publication date |
---|---|
DE102013113776B4 (de) | 2022-07-14 |
KR20170005780A (ko) | 2017-01-16 |
US20150123203A1 (en) | 2015-05-07 |
CN111106133A (zh) | 2020-05-05 |
US20170309642A1 (en) | 2017-10-26 |
KR102010179B1 (ko) | 2019-10-21 |
KR20150052771A (ko) | 2015-05-14 |
US9704880B2 (en) | 2017-07-11 |
KR20180045889A (ko) | 2018-05-04 |
CN104637951A (zh) | 2015-05-20 |
CN111106133B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013220852B4 (de) | Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden | |
DE102014203524B4 (de) | Verfahren zum Ausbilden von defektarmen Ersatzflossen für ein FinFET-Halbleiterbauelement sowie daraus resultierende Bauelemente | |
DE112005000854B4 (de) | Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall | |
DE102011090163B4 (de) | Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür | |
DE102013103470B4 (de) | Verfahren für einen Feldeffekttransistor | |
DE102019116730A1 (de) | Teilweise barrierefreie durchkontaktierungen für kobaltbasierte verbindungen und verfahren zu deren herstellung | |
DE102019126237A1 (de) | Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung | |
DE112008000110B4 (de) | Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte | |
DE102010029533B3 (de) | Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement | |
DE102020207521A1 (de) | Asymmetrische gate-schnittisolation für sram | |
DE112005002428T5 (de) | Doppelgate- und Trigate-Transistoren mit unabhängigem Zugriff in demselben Prozeßfluß | |
DE112005003123T5 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102017116343A1 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
DE10219107A1 (de) | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben | |
DE102020008064B4 (de) | Tiefe grabenisolationsstruktur und verfahren zu deren herstellung | |
DE102013114164B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur | |
DE102014019360A1 (de) | Halbleiterstruktur und ihr herstellungsverfahren | |
DE102009039522B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen | |
DE102019103422A1 (de) | Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen | |
DE102010029525B4 (de) | Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements | |
DE102010002411A1 (de) | Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement | |
DE10107012A1 (de) | Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten | |
DE102021100720A1 (de) | Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung | |
DE112007000964T5 (de) | Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027120000 Ipc: H01L0021840000 |
|
R020 | Patent grant now final |