JP2006269861A5 - - Google Patents

Claims (14)

1. 複数の配線により形成された配線パターンを有する下部基板と、
   前記下部基板の上方に位置し、前記配線と電気的に接続された半導体チップと、
   前記半導体チップを柱状、かつ実質的に封止する中間部材と、
   前記中間部材の上面の全てを実質的に覆う上部板とを備え、
   前記上部板の熱膨張率は、前記下部基板の熱膨張率とほぼ同じであることを特徴とする半導体装置。
2. 請求項１において、
   前記下部基板と前記上部板の材料は、同じであることを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記下部基板と前記上部板の厚さは、ほぼ同じであることを特徴とする半導体装置。
4. 請求項１ないし請求項３のいずれか一項において、
   前記半導体チップは、複数であることを特徴とする半導体装置。
5. 請求項１ないし請求項４のいずれか一項において、
   前記半導体チップは、前記配線にフリップチップ方式で電気的に接続されていることを特徴とする半導体装置。
6. 請求項１ないし請求項５のいずれか一項において、
   前記下部基板はシリコンからなり、前記中間部材は樹脂からなり、前記上部板は４２アロイまたはコバールからなることを特徴とする半導体装置。
7. 複数の配線により形成された配線パターンを有する下部基板の上方に半導体チップを搭載して該半導体チップを前記配線と電気的に接続する工程と、
   前記下部基板を第１の金型に搭載する工程と、
   第２の金型に、上部板を搭載する工程と、
   前記第１の金型と前記第２の金型とを組合せる工程と、
   組合せた前記第１の金型と前記第２の金型との内部に中間部材を注入する工程とを、
   備えることを特徴とする半導体装置の製造方法。
8. 複数の配線により形成された配線パターンを複数有する下部基板の上方に半導体チップを搭載して該半導体チップを前記配線パターンの配線と電気的に接続する工程と、
   前記下部基板を、第１の金型に搭載する工程と、
   第２の金型に、上部板を搭載する工程と、
   前記第１の金型と前記第２の金型とを組合せる工程と、
   組合せた前記第１の金型と前記第２の金型との内部に中間部材を注入する工程と、
   前記上部板と、前記中間部材と、前記下部基板とを前記配線パターンを一つ含むように切断することにより個片化する工程とを、
   備えることを特徴とする半導体装置の製造方法。
9. 請求項７または請求項８において、
   前記上部板の熱膨張率を、前記下部基板の熱膨張率とほぼ同じにすることを特徴とする半導体装置の製造方法。
10. 請求項７または請求項８において、
    前記下部基板と前記上部板の材料を、同じにすることを特徴とする半導体装置の製造方法。
11. 請求項７ないし請求項１０のいずれか一項において、
    前記下部基板と前記上部板の厚さを、ほぼ同じにすることを特徴とする半導体装置の製造方法。
12. 請求項７ないし請求項１１のいずれか一項において、
    前記半導体チップは、複数であることを特徴とする半導体装置の製造方法。
13. 請求項７ないし請求項１２のいずれか一項において、
    前記半導体チップは、前記配線にフリップチップ方式で電気的に接続されていることを特徴とする半導体装置の製造方法。
14. 請求項７ないし請求項１３のいずれか一項において、
    前記下部基板はシリコンを用い、前記中間部材は樹脂を用い、前記上部板は４２アロイまたはコバールを用いることを特徴とする半導体装置の製造方法。