JP2006005368A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006005368A
JP2006005368A JP2005193342A JP2005193342A JP2006005368A JP 2006005368 A JP2006005368 A JP 2006005368A JP 2005193342 A JP2005193342 A JP 2005193342A JP 2005193342 A JP2005193342 A JP 2005193342A JP 2006005368 A JP2006005368 A JP 2006005368A
Authority
JP
Japan
Prior art keywords
pressing
wafer
probe
inspection
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005193342A
Other languages
English (en)
Inventor
Ryuji Kono
竜治 河野
Tetsuo Kumazawa
鉄雄 熊沢
Makoto Kitano
誠 北野
Akihiko Ariga
昭彦 有賀
Yuji Wada
雄二 和田
Naoto Ban
直人 伴
Shuji Shibuya
修二 渋谷
Yasuhiro Motoyama
康博 本山
Kunio Matsumoto
邦夫 松本
Susumu Kasukabe
進 春日部
Terutaka Mori
照享 森
Hidetaka Shigi
英孝 志儀
Takayoshi Watabe
隆好 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005193342A priority Critical patent/JP2006005368A/ja
Publication of JP2006005368A publication Critical patent/JP2006005368A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 多数の集積回路あるいは大寸法の集積回路を同時にプローブ検査することにより信頼性、生産性をためた半導体装置およびその製造方法を提供する。
【解決手段】 プローブ検査工程および/またはバーンイン検査工程において、押圧部材を用いて薄膜に設けられた複数のプローブをウェーハに押圧する時には押圧部材のウェーハ側とは反対側の面の複数の箇所に押圧荷重を負荷させる。
【選択図】 図3

Description

本発明は、半導体装置及びその製造方法に係り、特に、検査工程の改善により半導体装置の歩留まり向上を図った半導体装置及びその製造方法に関する。
現在、一般的な半導体装置は次の工程により製造されている。
・ウェーハに多数の素子を形成する素子形成工程
・ウェーハに形成された多数の素子をプローブ検査(導通検査)するプローブ検査工程
・プローブ検査工程終了後、ウェーハをダイシング(集積回路ごとに切断)して複数のチップとするダイシング工程
・チップごとに半導体装置としてパッケージするパッケージ工程
・半導体装置をバーンイン検査(熱負荷検査)するバーンイン検査工程
上記工程のうち、プローブ検査工程とは、プローブ装置のプローブ形成面と、ウェーハの被検査面とを対向させ、プローブとウェーハの電極パッドとを接触させて電気信号の導通を検査するものである。プローブには、先端径数十μmのタングステン製ワイヤや、ポリイミド薄膜中にエッチングなどの手法を用いて形成した金属突起などが用いられる。各プローブは、ウェーハの電極パッドを通常1ないし20gf程度の荷重で押圧する。
プローブ群を円盤状多層配線ガラスエポキシ基板に設置した状態のものはプローブカードと呼ばれ、特にポリイミド薄膜中にエッチングなどの手法を用いて形成した金属突起を用いたプローブカードはメンブレンプローブカードと呼ばれる。
メンブレンプローブカードに関する従来技術の典型例として、以下のようなものがある。
〔日本アビオニクス(株)(Packard Hughes)カタログ〕
この従来公知技術(以下、従来技術1という)では、薄膜(Membrane)周囲を剛板(Stiffner)で固定し、プローブ群(Contacts)形成部分裏面に押圧板(Pressure Plate)を配置・固定し、押圧板上面中央に、ウェーハに相応の荷重を付与するためのスプリング(Spring)が配されている。スプリングと押圧板との間には押圧板中央部にセンターピボット(Center Pivot)が一カ所設けられている。
〔HOYA PROBE TECHNOROGY メンブレンプローブカードカタログ〕
この従来技術(以下、従来技術2という)では、メンブレンと押圧板の間にエラストマ(弾性体)を介在させ、プローブ(バンプ)高さの多少のばらつきを吸収させている。
また従来技術1と同様、押圧板およびメンブレンは押圧板中央の1つのピボットにより支えられており、たとえ押圧板とウェーハの被検査面との平行がずれた場合でも、プローブとウェーハが接触した瞬間にセンターピボットを支点として、押圧板が被検査面に追従して回転するよう配慮してある旨の記述がある。
日本アビオニクス(株)(Packard Hughes)カタログ HOYA PROBE TECHNOROGY メンブレンプローブカードカタログ
しかしながら、上記の半導体装置の製造方法には、信頼性、生産性の面で次のような問題がある。
〔プローブ検査工程〕
上記の従来技術1、2では、一枚のウェーハ上において一括検査が可能な素子数はこれまで1ないし4個に限られており、ウェーハ上の全素子を検査するために、多くの繰り返しの押圧動作を必要とした。一括検査素子数がこのように限られる理由を以下に述べる。
プローブ検査されるウェーハの電極パッドは、Si上に堆積形成された厚さ0.8ないし1μm程度と薄いAl薄膜であり、かつその表面には、大気放置により不導体である自然酸化膜が形成されている。プローブ検査を行う領域の全パッドに対して良好なプローブ接触を行わせるためには、個々のプローブと電極パッドとが接触したときの押圧荷重(もしくは押し付け量)を適正値にコントロールすることが重要である。この押圧荷重の適正値は、押圧面内すなわち押圧板の面積内において荷重最大のプローブがAl薄膜を貫通してAl薄膜よりも下層のたとえばSi基板に達してそれを傷つけることなく、かつ荷重最小のプローブが自然酸化膜を破壊してAl薄膜に達し、導通を得ることとして決定される。これらの荷重値は、プローブの先端形状(曲率)、Al薄膜硬度などに影響される。
以下、図1および表1を用いて従来技術における押圧荷重のばらつき(以下、ばらつきという)の要因とばらつき吸収機構を説明する。
図1は、従来の典型的なメンブレンプローブカードの構造概念と、押圧領域を拡大したときに問題となる荷重ばらつきの要因を示す、押圧機構とウェーハの断面図である。
プローブ1群は単層もしくは複数層配線の施されたポリイミドなどの薄膜2内に形成され、薄膜2はエラストマ3を介して1つの押圧板4に接合されている。押圧板4は通常その上部中央で一つのピボット5と点接触しており、ピボット5はスプリング6を介して固定端7に接続されている。薄膜2の周辺部は円盤状の多層配線ガラスエポキシ基板と電気的・機械的に接続される。また固定端7は同基板に機械的に接続される。
ばらつきの要因には(1)プローブ高さの個体差、(2)押圧面(プローブ形成面とウェーハ表面)の相対的勾配、(3)ウェーハ(もしくはプローブ形成面)の凹凸(反り)、(4)高さ方向の押圧量(位置決め)誤差がある。以下、順序に従って説明する。
(1)プローブ高さの個体差
薄膜プローブ製造上の誤差によって生じる各プローブごとの高さの違いであり、通常数ないし十数μm程度の値である。
(2)押圧面の相対的勾配
プローブカードを装置に組み込んだ際の傾き、ガラスエポキシ基板自体の反り、ウェーハチャック面の傾きなどにより生じる、押圧面と被検査面(ウェーハ表面)との相対的な勾配である。
(3)ウェーハ(もしくはプローブ形成面)の凹凸(反り)
Siインゴットからウェーハをスライスする際の応力解放や、ウェーハに素子の回路を形成する際の応力などにより生じたウェーハの面外変形量であり、量産プロセスでは例えば直径6in.のウェーハの場合で数百μmまで許容される。より大きな直径のウェーハではより大きな値となる。
一方、プローブ形成面の凹凸は主としてメンブレンシートを押圧板に貼り付ける工程において生じる。
(4)高さ方向の押圧量(位置決め)誤差
プローブと電極パッドとを接触させるためのウェーハチャックの高さ方向移動量の繰り返し精度であり、通常±数μm程度の値である。
また、プローブ検査は通常ウェーハを100ないし150℃に加熱した状態で行われる。このとき、プローブカードもその影響を受けて暖められ、その結果主としてガラスエポキシ基板が面外に反るといった現象が生じる場合があり、これも押圧量をばらつかせる大きな原因となる。
一方上記のような従来のメンブレンプローブカードには、これら個々のばらつき要因に対応したばらつき吸収機構が設けられている。各要因とばらつき吸収機構との対応、すなわち各ばらつき吸収機構の設置目的は表1に示したとおりである。
Figure 2006005368
エラストマは局所的な大曲率の弾性変形、ピボットはてこ、またスプリングは押圧板全体の高さ調整の各作用をもたらし、各ばらつき要因を吸収する。プローブ検査効率を向上させ、半導体装置の生産性を高めるためには、プローブカードの押圧領域を拡大して一括検査可能素子数を増加させることが有効である。
しかし、従来構造のままで、押圧板および薄膜の寸法を拡大することによって押圧領域の拡大を図ろうとすると、それに伴って表1に示したばらつきの主要因のうち特に2と3、すなわち押圧面の相対的勾配、および押圧面・ウェーハ面(もしくはプローブ形成面)の凹凸(反り)の影響が増加し、押圧加重のばらつきが大きくなる。また、必要な総押圧荷重値は検査領域の増大に比例して大きくなるので、その結果ピボットの摺動摩擦力が増大し、相対的勾配に対する追従性能が低下する。
さらに、勾配や凹凸の具合によって時間的に最も早くウェーハに接触したプローブには、全プローブに均等分配されるべき過大な荷重が過渡的・集中的に作用するため、ウェーハのSi基板の破損、過大な磨耗による寿命(耐用検査回数)の著しい低下を招く。
これらの現象は、プローブカードの寿命を低下させてリペアやメンテナンスに大きなコストを発生させるばかりでなく、プローブ検査被検査体であるウェーハ(素子)の損傷を招く原因にもなり、一括同時検査素子数増大の妨げとなっていた。従って、従来構造のままでより大領域の一括同時検査を行うことは実質困難であり、同時に一定値以上の大きさの素子はそれ一つを同時検査することそのものが不可能であった。
〔バーンイン検査工程の問題点〕
バーンイン検査工程は、パッケージングされた半導体装置に対して行っている。従って、ウェーハ状態で熱ストレスによる初期不良を内在しているチップもパッケージングされてしまうため、無駄なコストが発生している。
本発明の課題は、より大領域のプローブを一括して押圧しても荷重ばらつき量を許容値内におさえ、多数の集積回路、あるいは大寸法の集積回路を同時にプローブ検査/バーンイン検査することにより信頼性、生産性を高めた半導体装置およびその製造方法を提供することである。
また、本発明の他の課題は、ウェーハ状態で熱ストレスによる初期不良を内在しているチップをパッケージングすることなく、また、バーンイン検査の工程を省力することにより生産性を高めた半導体装置およびその製造方法を提供することである。
上記の課題は以下の構成により解決できる。
(1) 半導体装置の製造方法において、ウェーハに多数の素子を形成する素子形成工程と、前記多数の素子が形成されたウェーハをプローブ検査(導通検査)するプローブ検査工程と、前記多数の素子が形成されたウェーハをバーンイン検査(熱負荷検査)するバーンイン検査工程と、前記プローブ検査工程および前記バーンイン検査工程が終了した後、前記ウェーハをダイシングして複数のチップとするダイシング工程とを有すること。
この製造方法によれば、バーンイン検査がウェーハ状態で行えるため、樹脂封止型半導体装置の製造工程においては、従来の最終製品状態でのバーンイン検査に較べ、加熱炉が小型化でき、加熱量も少なくすることができるので半導体装置の生産性を高めることができる。
また、この製造方法によれば、バーンイン検査はウェーハ状態で熱ストレスによる初期不良を内在しているチップを除去することができるため、熱ストレスによる初期不良を内在しているチップをパッケージングすることがなく、無駄なコストの発生を防止することができる。
(2) (1)において、前記プローブ検査工程および前記バーンイン検査工程が終了した後、前記ウェーハの素子形成面に素子保護部材および/または外部接続端子を取付け、その後に前記ダイシング工程を行うこと。
この製造方法によれば、ウェーハ状態で外部接続端子が取付けられているので、ダイシング工程が終了した時点で半導体装置が完成するため、半導体装置の生産性を高めることができる。
(3) ウェーハに多数の素子を形成する素子形成工程と、前記多数の素子が形成されたウェーハをプローブ検査(導通検査)するプローブ検査工程と、前記多数の素子が形成されたウェーハをバーンイン検査(熱負荷検査)するバーンイン検査工程とを備えた半導体装置の製造方法において、前記プローブ検査工程および/または前記バーンイン検査工程には、押圧部材を用いて薄膜に設けられた複数のプローブを前記ウェーハに押圧する押圧工程を有し、前記複数のプローブを押圧する時には前記押圧部材の前記ウェーハ側とは反対側の面の複数の箇所に押圧荷重を負荷させること。
(4) (1)または(2)において、前記プローブ検査工程および/または前記バーンイン検査工程には、押圧部材を用いて薄膜に設けられた複数のプローブを前記ウェーハに押圧する押圧工程を有し、前記複数のプローブを押圧する時には前記押圧部材の前記ウェーハ側とは反対側の面の複数の箇所に押圧荷重を負荷させること。
これらの製造方法によれば、ウェーハに凹凸が存在していても、押圧によるウェーハへの荷重ばらつきを許容値内に制御することができるため、一回の検査工程で確実に多数の素子を検査することができ、半導体装置の信頼性、生産性を高めることができる。
なお、ここで押圧部材とは、薄膜に設けられた複数のプローブを前記ウェーハに押圧する部材のことであり、押圧部材を薄膜に取り付けるための材料(エラストマ等)は含まない。
(5) (3)または(4)において、前記押圧部材は複数個あること。
(6) (3)または(4)において、前記押圧部材は複数個あり、前記複数のプローブを押圧する時には前記複数個の押圧部材の各々の前記ウェーハ側とは反対側の面に押圧荷重を負荷させること。
これらの製造方法によれば、押圧部材が複数個であることから、凹凸吸収能力を高めることができ信頼性、生産性を高めた半導体装置を製造することができる。また、過渡的な荷重集中によるウェーハの破損、プローブの寿命低下といった不都合を回避することができる。これは、たとえ一時的に一部のプローブのみに重量体の自重(押圧荷重)が作用したとしても、一重量体により付与される総荷重は同重量体の自重(押圧荷重)の範囲内であるからである。
(7) (3)または(4)において、前記押圧荷重を負荷させるために一つの重量体を用い、前記押圧部材の前記ウェーハ側とは反対側の面と前記重量体とを複数の弾性体で接続したこと。
(8) (3)または(4)において、前記押圧部材は複数個あり、前記押圧荷重を負荷させるために一つの重量体を用い、前記複数個の押圧部材の各々の前記ウェーハ側とは反対側の面と前記重量体とを弾性体で接続したこと。
これらの製造方法によれば、重量体が一つであることから構造の単純化が図られるほか、ウェーハ面方向の重量体の寸法を押圧板の大きさに対応させる必然性がなくなるため、より大きな(重量の大なる)重量体を設けることが可能になる。また、ウェーハ面の凹凸によりフレキシブルに対応するため、重量体として可撓性のある材質を用いれば、弾性体で吸収できないようなウェーハ面の凹凸に対しても有効に作用する。
(9) (1)乃至(8)のいずれかの製造方法で製造した半導体装置。
上記によれば、信頼性、生産性を高めた半導体装置を提供することができる。
本発明によれば、より大領域のプローブを一括して押圧しても荷重ばらつき量を許容値内におさめることができ、多数の集積回路、あるいは大寸法の集積回路を同時にプローブ検査することにより信頼性、生産性をためた半導体装置およびその製造方法を提供することができる。
また、本発明によれば、ウェーハ状態で熱ストレスによる初期不良を内在しているチップをパッケージングすることなく、また、バーンイン検査の工程を省力することにより生産性をためた半導体装置およびその製造方法を提供することができる。
以下、本発明の一実施形態を図面を参照して説明する。
本実施形態の半導体装置は次の工程により製造される。
・ウェーハに多数の素子を形成する素子形成工程
・多数の素子が形成されたウェーハをプローブ検査(導通検査)するプローブ検査工程
・多数の素子が形成されたウェーハをバーンイン検査(熱負荷検査)するバーンイン検査工程
・プローブ検査工程およびバーンイン検査工程が終了した後、ウェーハをダイシング(集積回路ごとに切断)して複数のチップとするダイシング工程
以下、各工程ごとにその詳細を説明する。
〔素子形成工程〕
素子形成は単結晶Siインゴットを薄くスライスして表面を鏡面研磨したウェーハに対して、製造する素子の仕様ごとに多数の単位工程を経て行われる。その詳細を述べることは割愛するが、たとえば一般的なC-MOS(Complrementary Metal Oxide Semiconductor)の場合、大きく分けて、ウェーハ基板のP型、N型形成工程、素子分離工程、ゲート形成工程、ソース/ドレイン形成工程、配線工程、保護膜形成工程などを経て形成される。
P型、N型形成工程はウェーハ表面にBやPのイオン打ち込みを行い、後に拡散により表面上で引き延ばすものである。
素子分離工程は上記の表面にSi酸化膜を形成し、領域選択のための窒化膜パターニングを施し、パターニングされない部分の酸化膜を選択的に成長させることにより、個々の微細素子に分離するものである。
ゲート形成工程は上記の各素子間に厚さ数nmのゲート酸化膜を形成し、その上部にポリSiをCVD(Chemical Vapor Deposition)法により堆積した後所定寸法に加工し、電極を形成するものである。
ソース/ドレイン形成工程は、ゲート電極形成後にPやBなどの不純物をイオン打ち込みし、活性化アニールによってソース/ドレイン拡散層を形成するものである。
配線工程はAl配線や層間絶縁膜などを積み重ねることにより、上記で分離した各素子を電気的につなぎ合わせる工程である。
保護膜形成工程は上記のようにして形成された微細素子への外部からの不純物や水分の進入を阻止したり、後に回路をパッケージングする際の機械的ストレスからLSIを守るために行う工程であり、回路表面に保護膜を形成するものである。
一枚のウェーハは厚さ数百μm、直径4インチないし8インチ程度の大きさであり、上記の工程を経てこの表面に例えばDRAM(Dynamic Ramdom Access Memory)の場合で200ないし400個の回路が形成される。一つの回路の大きさは一辺数ないし十数mmであり、また一回路中には数十ないし数百の電極パッドが設けられる。各電極パッド表面は一辺数十μmの四辺形をなしている。
〔プローブ検査工程〕
素子形成工程で形成した各素子の電気信号の導通を検査する工程であり、通常、プローブ装置を用いて各プローブを回路中の電極パッドに一つずつ接触させることにより行う。
図2、図3は、本実施形態で用いる本実施形態によるプローブ装置の断面構造図およびそれによる検査方法を示す図である。簡単のため、プローブ数、上部の押圧機構数などは実際よりも少なくしてある。
図2に示すように本実施形態で用いるプローブ装置は、被検査体であるウェーハ8を載置するウェーハチャック9と、プローブ系10とから構成されている。プローブ系10は、概略的にいうと、ウェーハ8の電極パッド(図示せず)に接触する複数のプローブ1を備えた薄膜2と、薄膜2の上方に位置してプローブ1を押圧する複数の押圧板4aと、薄膜2と押圧板4aとの間に介在するエラストマ3と、多層配線(図示せず)を備え薄膜2の周辺部と電気的に接続された円盤状ガラスエポキシ基板(以下、単に基板と記す)12と、各押圧板4aの上方に位置して自らの自重によってプローブに押圧のための荷重を付与する重量体13と、重量体13の安定する静止位置を特定するためのテーパ状座繰り加工14zを施した本体14とを有するプローブカード15を、信号伝達部16に固定してなっている。
一方ウェーハチャック9は、ウェーハ8を一時的に固定するための真空吸着機構(図示せず)と、ウェーハ8をプローブに接触させるための高さ方向移動機構11を備えている。高さ方向移動機構11によってウェーハチャック9をプローブ系10に対して接近させ、プローブ1群をウェーハ8の電極パッドに接触させて電気的特性を検査するようになっている。
薄膜2は、例えばポリイミドフィルムなどで構成され、公知の方法(例えばエッチング)によりプローブ1群が形成されている。またプローブ1群と基板12間で電気信号を伝達するためのプリント配線(図示せず)が施されている。プリント配線は、配線数・配線密度に応じて複数層設けられる場合もある。
各押圧板4aは、それぞれ数百μm程度の間隔を空けてウェーハ8の面内方向に一次元もしくは二次元配置され、薄膜2に接合されている。各押圧板4aの直上部は、座繰り加工14z部に合わせて形状加工して本体14の上部より挿入された、重量体13の下部と接続されている。各押圧板4aの寸法および平面形状は、それによって押圧される各プローブ1の押圧荷重ばらつきが許容値内に収まることとして決定される。すなわち、表1で述べた押圧加重ばらつきの主要因のうち、プローブ高さの個体差および押圧面・ウェーハ面の凹凸(反り)が所定値以下となる領域よりも小さな領域に設定される。
本体14は、複数の重量体13を設置して相応の重量が作用しても変形することのない十分な剛性および硬度を備えており、押圧によって各重量体13が繰り返し変位しても、それらを初期位置に精度よく復元・安定させるためのテーパ状の座繰り加工14z部を設け、各座繰り14z部にはそれぞれ一つの重量体13が挿入されている。
各重量体13の持つべき自重は、プローブ1の先端形状(曲率)に大きく左右される。プローブ当たりの必要押圧荷重、当該重量体13に接続される押圧板4a内のプローブ数、および押圧面積などにより適正値が決定される。各重量体13は、体積を最小限にして必要荷重を満足するために、比重が7程度以上と大きな材質により形成される。各重量体13のウェーハに押し上げられたときの高さ方向移動量(ストローク)の最大値は、寸法Sにより決定される。
基板12は、ガラス・エポキシを基材とする多層構造体であり、中央部に本体14、薄膜2の形状・寸法により定められた仕様の貫通孔14aが設けられている。本体14は、基板12の上面に機械的に接続されている。その結果、本体14内の押圧機構の欠落を防ぐことができる。
このプローブ装置によって任意の傾きおよび反りを有したウェーハをプローブ検査したときの、押圧機構についての作用形態を図3を用いて説明する。図3は、任意の傾きおよび反りを有したウェーハ8表面がプローブ1群にコンタクトし、各プローブに押圧荷重が作用した状態の測断面図である。
図3において、各重量体13はウェーハ8に押し上げられることによって本体14から上方に離脱している。また各押圧板4aは、押圧面4aaの向きがそれぞれの直下部のウェーハ8の向きに平行に倣った状態で安定している。
この状態において、全てのプローブは常に荷重ばらつき許容値内に制御される。それは、以下の理由によって表1に示した全ての加重ばらつきが低減もしくは排除されるためである。
〔(1)プローブ高さの個体差および(3)ウェーハの凹凸(反り)〕
上記したように設定された1つの押圧板13の領域内の全プローブ1の加重ばらつきは、常に上記した許容値内に収められている。
〔(2)押圧面の相対的勾配〕
各押圧面4aaは、ウェーハ8の個々対向する領域の相対的勾配に対して平行に倣うので、ばらつき要因とはならなくなる。
〔(4)高さ方向の位置決め誤差〕
ウェーハ8のコンタクトに伴う押圧板4aおよび重量体13の高さ方向移動量は、押圧加重と無関係なので、ばらつき要因とはならなくなる。
さらに、各押圧板4aごとの押圧荷重は、各押圧板4aに接続する重量体13の重量制御によって等しく保たれている。
また、このプローブ装置本実施形態によれば従来技術の項で述べた過渡的な荷重集中によるウェーハの破損、プローブの寿命低下といった不都合を回避することができる。それは、たとえ一時的に一部のプローブのみに重量体の自重が作用したとしても、一重量体により付与される総荷重は同重量体の自重の範囲内であり、同自重は複数の重量体を設けたことによって低減されているためである。
次に、この本実施形態のプローブ装置の薄膜平面形状と各押圧板の配置形態を、図4および図5を用いて説明する。
図4は、量産体制におけるウェーハ内の素子および素子内の電極パッド配置の一例を示すウェーハ平面図である。
図4において、ウェーハ8は直径6in.、8in.、などといった大きさの円形をなしている。その中に平面配置された個々の長方形が素子8aであり、一辺長が数ないし十数mm程度である。各素子8a表面には電極パッド8aa群が配置されている。各電極パッド8aaの配置ピッチは100μm程度のオーダである(ここでは明瞭に図示するために素子8aに対して拡大して示している)。
図5は、図4のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。各プローブ1は、個々の電極パッドの配置に合致した位置に設けられている。網掛けで囲まれた長方形領域2aが一つの押圧板の押圧面形状に対応している。したがってこの例では、一押圧板当たりの押圧領域2aを一素子の寸法に合わせてあり、32個の素子の電極パッドを同時に検査することができる。押圧荷重ばらつきを許容値内に収めることのできる押圧板の形状・寸法は、本来素子の形状とは無関係であるが、このように例えば一素子程度の領域であれば十分な性能を得られることが多く、かつプローブの位置を移動させて繰り返しの押圧を行うのに好都合であるため押圧面形状として有効である。
薄膜2は、破線2dで囲まれた領域内はある程度の平坦性が保証された方がよく、そのために後に述べるような別の実施形態が採られる場合もある。破線2dと破線2eで囲まれた領域2fは、図2、図3からわかるように初期的にたるみを持たせて設置する。
薄膜2は、中央部(破線2dで囲まれた領域)から四方に向けて延長されており、四方の周辺部には基板との電気的接続を行うための電極2b群が形成されている。各プローブ1と電極2bとはプリント配線2cによって個別に電気的接続がなされている。これらによって素子の電極パッドと外部との電気的信号の授受がなされる。ここで、中央部から四方に延長された薄膜の面積は、プローブ1の数に依存するプリント配線3の配線数および配線密度により決定されてよく、したがって例えば配線密度が大きい場合は延長される薄膜の方向が八方などであってもよく、逆に二方、一方しかなくてもよい。また、薄膜2中央部の面積が大きく、薄膜2製造プロセスの制限から周囲に薄膜を延長することができない場合には、薄膜2と基板との間に更なる間接的電気導通手段を設けてもよい。
ここでは一例として32個の素子の同時検査が可能なプローブおよび薄膜の形態を示したが、本発明は上記した作用から、同時検査領域を大きくすることによる不都合は特に生じないので、プローブ形成領域および押圧板の数を増加させることでさらに多く、例えばウェーハ内の全素子を一括同時検査することも可能である。
また、ここでは各押圧板の押圧面形状は単純な長方形をなしている例を記したが、例えば押圧板と薄膜2との接合に際し、プローブの存在しない部分の薄膜2が隆起や不都合な面外変形を生じることのないよう、例えば押圧面形状の内部に座繰り加工などを施して接着剤や薄膜2の逃げを形成してもよい。
このプローブ検査は、上記した以外にもその主旨を逸脱しない範囲で応用が可能である。これを以下説明する。
〔A〕押圧板形状および配置を変形した例
〔A1〕隣接する押圧板同士の距離を拡げた例
図6に押圧板形状2aを網掛けで示したように、図5に対して例えば押圧板同士の間に1つの集積回路分の間隔を設けたものである。図4に示したような、集積回路の輪郭に沿う格好で電極パッドが配されている場合、隣り合う集積回路同士の電極パッド間隔が小さくなるので、ウェーハの凹凸の具合によって押圧板同士が干渉する、あるいは押圧板の周辺部(エッジ部)でエラストマや薄膜の変形モードに特異性が生じるなどの不具合が生じる可能性がある。このときには本例のように同時に検査する集積回路の数を犠牲にしてそれらを回避することが必要になる。
〔A2〕複数の集積回路を1つの押圧板でカバーした例
図7に押圧板形状2aを網掛けで示したように、図5に対して例えば一押圧板の押圧面形状を4つの集積回路をカバーできる程度に拡張したものである。上記したように、本発明において許容される押圧面形状は、個々の集積回路の寸法・形状とは無関係であるので、ウェーハの凹凸、プローブ個体高さばらつき、個々の集積回路寸法などが小さい場合は、このように個々の押圧板形状を大きくして個数を減少させ、構造の簡略化を図るのがよい。
〔A3〕集積回路の形状、集積回路の配置によらない押圧面形状、配置の例
図8に押圧板形状2aを網掛けで示したように、図5に対して例えば一押圧板の押圧面形状を円形にし、平坦性が必要な中央領域(破線2d内)をマクロ的に均一に押圧すべく複数配置したものである。薄膜2が相応の剛性を有し、押圧板により直接押圧されない領域であっても、その周囲を押圧することにより連続的に加重付与が可能な場合に本例を適用する。本例は押圧板の個数を減少させ、構造を簡略化させるのに好適である。
〔A4〕特殊に配置された電極パッドを有する集積回路の検査に対応する例
ウェーハ8内に、図9に示したように中央一列に電極パッド8aa群が配列されている集積回路8aが形成されている場合に対応するよう、図10に示したように隣接する2個の集積回路の電極パッド群を包含するように押圧領域2aを配置したものである。図9のような集積回路8aを同時検査する場合には、電極パッド8aaのない領域の押圧を行わないことによって、十分な押圧板間隔を得ることができるので、連続的に押圧板を配することができ、連続的に隣接する集積回路8aの一括同時検査を行うことができる。
〔A5〕各押圧板側面を樹脂接合した例
図11に示したように各押圧板4aの側面同士を例えば熱硬化性樹脂4abで接合したものである。これにより、押圧板のない部分の薄膜の剛性を上げることができるので、反りの生じたウェーハとのコンタクトによって各押圧板4aの高さ方向変位および向きが独立に変化しても、押圧板4a間の薄膜2のひずみ集中を軽減することができるので、薄膜2の塑性変形やそれに伴う位置ずれを防止することができる。また本例は、応用例〔A3〕を実施するための補助的手段、すなわち押圧板4aの存在しない部分の薄膜2の剛性を増すための手段としても用いられる。
〔A6〕押圧板を一体成形し、溝加工を施した例
図12に示したように必要な押圧領域内の押圧板4aを一体成形し、上面側に溝4acを設けたものである。図12では紙面に垂直な方向の溝4acのみが図示されているが、紙面に平行な方向にも同様の加工が施される。本例によれば、押圧板4a数は1であってもその溝4aa部は剛性が低く、変形できるので、溝4aaにより区画された各押圧領域はウェーハの凹凸に対応して向きを変化させることができ、したがって図2、図3と同様の効果を得ることができる。
〔A7〕押圧板を低剛性部材で一体成形した例
図13に示したように必要な押圧領域内の押圧板4aを低剛性部材で一体成形したものである。本例によれば、これまでの例と比べてより連続的に、すなわちウェーハの凹凸に対してより忠実に押圧板を変形させることができるので、加重ばらつき低減に対してより有効である。
〔A8〕薄膜の剛性を向上させる例
図14に示したように薄膜2の上面に例えばCu製薄膜17などを接合し、薄膜2のマクロ的な剛性を向上させたものである。応用例〔A3〕を実現するための補助的手段となる。Cu製薄膜17は、薄膜の高周波特性向上のためのグランドプレーンを兼ねてもよく、またその配置位置を薄膜中央部のみに限定する必要はない。図14では押圧板4aとCu製薄膜17の間のみにエラストマ3が介在しているが、薄膜2とCu製薄膜17との間に設けてもよく、その両者に設ける場合もある。さらに、ここで示したCu製薄膜17は材質をCuのみに限定するものではなく、例えば、高周波特性向上のためのグランドプレーンを兼ねる必要がなければ樹脂などの不導体であってもよい。
これら各部材の界面は通常接着剤により接着されるが、性能を逸脱することがなければこれらは必ずしも接着されている必要はない。また、図15に示したように、エラストマが必ずしも存在していなくてもよい。さらに、上記したような手段によって薄膜全体としての剛性が適正値に制御された場合は、面として薄膜を押圧するための押圧板が必ずしも存在していなくてもよく、例えば図16に示したように、薄膜を間接的もしくは直接的に複数の重量体13によって点で押圧してもよい。
〔B〕押圧領域の平坦性を向上させた例
図17に示したように押圧領域の外周に剛性の高い枠部材18を接合して、押圧領域内の薄膜2のたるみや反りを防止したものである。本例は、本発明の全ての実施例および応用例と併合させて実施することができる。なお、ここで枠部材18は本体14に接合して安定性を高めてもよい。
〔C〕補助加重付与体を付加した例
図18に示したように各重量体13の上部に補助加重付与体としてスプリング6を設け、さらにその上部に本体14に接合された固定端7を設けたものである。1つの押圧板の押圧面積に比して押圧すべき電極パッドの数が多く、重量体13のみでは十分な加重を全プローブ1に付与することができない場合に適している。スプリング6は通常圧縮コイルバネを用い、初期状態において十分に圧縮されていることが望ましい。ただしスプリング6は圧縮コイルバネのみに限定するものではなく、変形によって相応の加重を発生する各種の弾性体を適用することができる。
固定端7を配したことで各重量体13などの位置が精度よく特定される場合には、例えば図2などで示した本体14の座繰り加工14z部は廃してもよい。また、表1に示した各加重ばらつきの量が小さいと判断される場合は、本例において重量体13を廃し、スプリング6と押圧板4aとを機械的に接合してもよい。本例は、応用例〔B〕と同様に本発明の全ての実施例および応用例と併合させて実施することができる。
〔D〕大きな集積回路のプロービング検査に対応する例
図21に示したように、一つの集積回路の一辺長が15mm程度以上と大きく、集積回路当たりの電極パッド8aa数が数百程度以上と多い集積回路が形成されたウェーハをプロービング検査するための例であり、図22のように集積回路の寸法に対して複数の押圧板を配したものである。本例は、一つの集積回路寸法が、許容される押圧板の押圧形状を上回る場合に適用される。本例によれば、一つの集積回路寸法が非常に大きくても、押圧板形状、配置およびその個数を適正化することにより、一括してプロービング検査を行うことが可能である。
(E)単一の重量体に複数の荷重作用点を設けた例
図21に示したように、各押圧板4を、スプリング6によってその上部の重量体13と機械的に接続した実施形態である。重量体13は通常の状態においてその静止位置および姿勢が安定するよう、本体14の座ぐり部に接している。この構造でプロービングを行うと、各押圧板の変位に対応して各スプリング6はそれぞれ独立に変形し、変形のエネルギが重量体13の自重以上に達したとき、重量体が上方に移動する。
本構造を用いることにより、構造自体の単純化が図られるほか、ウェーハ面方向の重量体13の寸法を押圧板の大きさに対応させる必然性がなくなるため、より大きな(重量の大なる)重量体を設けることが可能になる。また、ウェーハ面の凹凸によりフレキシブルに対応するため、重量体13として可撓性のある材質を用いれば、スプリング6で吸収できないようなウェーハ面の凹凸に対しても有効に作用する。
図22は、図21に対して、重量体13の上方に更にスプリング6を設け、スプリング6の上端を本体14に対して機械的に固定した例を示す。本例によれば、装置構成上の寸法的な制約などから重量体13の重量が必要値に満たない場合でも、その上方のスプリング6によって十分な荷重値を発することができる。
〔バーンイン検査工程〕
この工程もプローブ検査工程と同様の手法によって電極パッドに各プローブを接触させるのでその装置構造に関する詳細説明は省略する。
このバーンイン検査はウェーハ状態で熱ストレスによる初期不良を内在しているチップを除去することができるため、熱ストレスによる初期不良を内在しているチップをパッケージングすることがなく、無駄なコストの発生を防止することができる。
また、このバーンイン検査はウェーハ状態で検査できるため、従来のパッケージされた半導体装置の外部端子にソケットを取り付けて加熱するタイプに較べて、小さな加熱炉、少ない加熱量で検査できる。
〔ダイシング工程〕
バーンイン検査工程で検査を終了したウェーハを切断して、複数のチップとする。
なお、プローブ検査工程およびバーンイン検査工程が終了した時点でウェーハの集積回路形成面に素子保護部材および/または外部接続端子が取り付けてあれば、このダイシング工程により最終的な半導体装置とすることができる。
また、この工程はダイシング後も各チップが離散しないようにウェーハの回路形成面とは反対側の面に粘着テープ等の離散防止手段を取り付ければ、プローブ検査工程およびバーンイン検査工程の前に行うことができる。この方法によれば、ウェーハ上の回路同士がシリコン基板を通じて短絡してしまうという問題を解消することができ、歩留まりをさらに向上させることができる。なお、この方法によればウェーハの回路形成面とは反対側の面に粘着テープ等の離散防止手段を取り付ける必要があり、また、ダイシングによりウェーハの平坦度が損なわれるという問題があるが、本実施例のプローブ検査工程およびバーンイン検査工程によれば、ダイシングされた各々の回路に対して確実にプローブが押圧されるため、支障なく検査することができる。
上記の工程でダイシングされた多数のチップから不良品を除去し、良品の各々のチップに対して外部接続端子等をとりつけて半導体装置の最終形状とする。
なお、プローブ検査工程およびバーンイン検査工程が終了した時点でウェーハの素子形成面に素子保護部材および/または外部端子取付用部材を設け、外部接続端子を取り付けてあれば、この工程は不要である。
以上の実施例はプローブ検査工程およびバーンイン検査工程が終了した後にダイシング工程を行う場合について記載したが、従来の製造方法においても、本実施例のプローブ検査工程および/またはバーンイン検査工程を実施すれば、本実施例と同じ効果が得られる。
従来技術におけるプローブカードの構造概念と押圧加重ばらつきの要因を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の断面構造図である。 図2のプローブ装置が任意の勾配および凹凸を有するウェーハを押圧した状態の構造断面図である。 ウェーハ内の集積回路および集積回路内の電極パッド配置の一例を示すウェーハ平面図である。 本発明の一実施例に係る図4のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 本発明の一実施例に係る図4のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 本発明の一実施例に係る図4のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 本発明の一実施例に係る図4のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 ウェーハ内の集積回路および集積回路内の電極パッド配置の一例を示すウェーハ平面図である。 本発明の一実施例に係る図9のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 ウェーハ内の集積回路および集積回路内の電極パッド配置の一例を示すウェーハ平面図である。 本発明の一実施例に係る図19のウェーハを押圧するためのプローブ装置用薄膜の一例を示す平面図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。 本発明の一実施例に係る半導体装置の製造工程で用いるプローブ装置の一応用例を示す断面構造図である。
符号の説明
1…プローブ、2…薄膜、3…エラストマ、4…押圧板、5…ピボット、6…スプリング、7…固定端、8…ウェーハ、9…ウェーハチャック、10…プローブ系、11…高さ方向移動機構、12…基板、13…重量体、14…本体、15…プローブカード、16…信号伝達部、17…Cu薄膜、18…枠体。

Claims (5)

  1. ウェーハに多数の素子を形成する素子形成工程と、前記多数の素子が形成されたウェーハをプローブ検査(導通検査)するプローブ検査工程と、前記多数の素子が形成されたウェーハをバーンイン検査(熱負荷検査)するバーンイン検査工程とを備えた半導体装置の製造方法において、前記プローブ検査工程および/または前記バーンイン検査工程には、押圧部材を用いて薄膜に設けられた複数のプローブを前記ウェーハに押圧する押圧工程を有し、前記複数のプローブを押圧する時には前記押圧部材の前記ウェーハ側とは反対側の面の複数の箇所に押圧荷重を負荷させることを特徴とする半導体装置の製造方法。
  2. 請求項1において、前記押圧部材は複数個あることを特徴とする半導体装置の製造方法。
  3. 請求項1において、前記押圧部材は複数個あり、前記複数のプローブを押圧する時には前記複数個の押圧部材の各々の前記ウェーハ側とは反対側の面に押圧荷重を負荷させることを特徴とする半導体装置の製造方法。
  4. 請求項1において、前記押圧荷重を負荷させるために一つの重量体を用い、前記押圧部材の前記ウェーハ側とは反対側の面と前記重量体とを複数の弾性体で接続したことを特徴とする半導体装置の製造方法。
  5. 請求項1において、前記押圧部材は複数個あり、前記押圧荷重を負荷させるために一つの重量体を用い、前記複数個の押圧部材の各々の前記ウェーハ側とは反対側の面と前記重量体とを弾性体で接続したことを特徴とする半導体装置の製造方法。
JP2005193342A 2005-07-01 2005-07-01 半導体装置の製造方法 Pending JP2006005368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193342A JP2006005368A (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193342A JP2006005368A (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9253006A Division JPH1197494A (ja) 1997-09-18 1997-09-18 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006005368A true JP2006005368A (ja) 2006-01-05

Family

ID=35773417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193342A Pending JP2006005368A (ja) 2005-07-01 2005-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006005368A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071916A (ja) * 2006-09-14 2008-03-27 Fuji Electric Device Technology Co Ltd 半導体装置の試験方法
JP2010122201A (ja) * 2008-02-15 2010-06-03 Sharp Corp 半導体機能試験電気接続装置
CN107505485A (zh) * 2016-06-14 2017-12-22 富士电机株式会社 接触探针、半导体元件试验装置及半导体元件试验方法
KR101869304B1 (ko) * 2016-10-21 2018-06-20 주식회사 네오펙트 컴퓨터를 이용한 수화어 인식시스템, 방법 및 인식프로그램
CN109786341A (zh) * 2017-11-14 2019-05-21 赛米控电子股份有限公司 具有开关装置的功率半导体模块及其配置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071916A (ja) * 2006-09-14 2008-03-27 Fuji Electric Device Technology Co Ltd 半導体装置の試験方法
JP2010122201A (ja) * 2008-02-15 2010-06-03 Sharp Corp 半導体機能試験電気接続装置
CN107505485A (zh) * 2016-06-14 2017-12-22 富士电机株式会社 接触探针、半导体元件试验装置及半导体元件试验方法
KR101869304B1 (ko) * 2016-10-21 2018-06-20 주식회사 네오펙트 컴퓨터를 이용한 수화어 인식시스템, 방법 및 인식프로그램
CN109786341A (zh) * 2017-11-14 2019-05-21 赛米控电子股份有限公司 具有开关装置的功率半导体模块及其配置
CN109786341B (zh) * 2017-11-14 2024-02-27 赛米控电子股份有限公司 具有开关装置的功率半导体模块及其配置

Similar Documents

Publication Publication Date Title
KR100344490B1 (ko) 반도체장치 및 그 제조방법
EP1045438B1 (en) Probe card for testing semiconductor device, and semiconductor device test method
KR20020096874A (ko) 웨이퍼 레벨 번인 스크리닝에 적용 가능한 프로브 장치
KR102122459B1 (ko) 웨이퍼 테스트 장치
JP2006005368A (ja) 半導体装置の製造方法
US8508031B2 (en) Electronic device and method of producing the same
TW495922B (en) Manufacture method of semiconductor device
JP4006081B2 (ja) 半導体装置の製造方法
TW202117335A (zh) 探針卡裝置
TW201742192A (zh) 多層佈線基板及使用該多層佈線基板之探針卡
JP4940269B2 (ja) 半導体ウェハのテスト装置、半導体ウェハのテスト方法及び半導体ウェハ用プローブカード
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JP3559725B2 (ja) 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法
KR100632234B1 (ko) 열방출 공간을 갖는 프로브 스테이션
JP5707222B2 (ja) 半導体集積回路装置の製造方法
TWI711824B (zh) 可調式探針承載裝置
KR102435062B1 (ko) 본딩 헤드 및 이를 포함하는 본딩 장치
JP2001004699A (ja) 半導体装置の製造方法及び検査用治具
JP2013142554A (ja) 電子デバイスの製造方法、コンタクトピン及びicソケット
KR20110006947U (ko) 기판 가열 장치
JP2012058103A (ja) 半導体集積回路装置の製造方法およびプローブカード
JP2011179963A (ja) 半導体検査用プローブカードおよびその製造方法
JPH0786467A (ja) バーンインソケット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721