JP3559725B2 - 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 - Google Patents
半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 Download PDFInfo
- Publication number
- JP3559725B2 JP3559725B2 JP18213999A JP18213999A JP3559725B2 JP 3559725 B2 JP3559725 B2 JP 3559725B2 JP 18213999 A JP18213999 A JP 18213999A JP 18213999 A JP18213999 A JP 18213999A JP 3559725 B2 JP3559725 B2 JP 3559725B2
- Authority
- JP
- Japan
- Prior art keywords
- tape circuit
- semiconductor element
- socket
- inspection
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Connecting Device With Holders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、素子の下面及び周囲にエリアアレイ状に電極を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に係わり、特に電極間のピッチが０．５ｍｍ以下のファインピッチのＢＧＡ型半導体装置の検査に適した半導体素子検査用ソケットと、半導体装置の検査方法と、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＩＣパッケージの小型化を図るため、外部接続電極として半田バンプ等の突起電極を用いた構造のＩＣ（例えば、ＢＧＡ）が提供されるようになってきている。また、更なる小型化を図るため、この突起電極を有する半導体装置についても高密度化、高速化が要求されており、これに伴い電極間ピッチは更に小さくなる傾向にある。
【０００３】
一方、製造されたＩＣに対しては、所定の特性を奏するか否かを試験するバーンイン試験等の特性試験が実施されるが、この試験時においてＩＣはＩＣ検査用ソケットに装着された状態で試験が実施される。従って、ＩＣ検査用ソケットもＩＣの高密度、微細化に対応させる必要がある。また、突起電極単体の強度は高密度、微細化に伴い極端に減少してきているため、ＩＣ検査用ソケットに設けられたコンタクトピンを接触させても突起電極にダメージを与えないような構成にする必要がある。
【０００４】
このようなＩＣ検査用ソケットのニーズに対応して、例えば特開平９−２８９０２８号公報に記載されている発明においては、有機材料から成るフローティング部材によって支持された金属製の弓型コンタクトピンを用いている。このコンタクトピンを用いることにより、コンタクトピンの弓型形状部分がフローティング部材とのストッパーとなって、はんだボール端子が耐熱試験等において軟化した場合でも、コンタクトピンの押し込み量を制御することではんだボールの変形を押える構造となっている。
【０００５】
また、特開平１０−６９９５５号公報に記載されている発明においては、弾性部材によって支持された金属製の複数のコンタクトピンの径寸法を半田バンプに突き刺し可能な径寸法とし、その端部が半田バンプに突き刺されることにより電気的に接続することで半田バンプの変形を抑え、かつ良好なコンタクトが得られる構造となっている。
【０００６】
【発明が解決しようとする課題】
ところで、ＩＣパッケージの小型化への急速な進展に伴い、近い将来、ＩＣ検査用ソケットの電極ピッチは０．５ｍｍ以下に対応できるようにする必要がある。しかしながら、上述したＩＣ検査用ソケットにあっては、金属製のコンタクトピンを用いることが前提であるため、ＩＣのファインピッチ化に対してさらに微細なコンタクトピンを形成、設置する必要があり、コスト的にも技術的にも限界がある。
【０００７】
さらに、コンタクトピンを用いたソケット構造の場合、コンタクトピンが狭ピッチで配置されていると、直接検査用のベース基板へ取り付けることが困難であるため、一旦、中間基板で配線の再引き回しをした上で、さらにベース基板との接続用のピンを形成する必要があり、さらなるコスト増加の要因となる。
【０００８】
これに対して、図７に示すように、金属製のコンタクトピンを廃して、ＩＣの外部電極配置に対応した電極パッドを有するテープ回路２と、テープ回路２及びマザーソケット４との間にエラストマシート１を配置したシートコンタクト方式のＩＣ検査用ソケット構造が考案されており、その実用化に向けた検討が進められている。
【０００９】
ＩＣ検査用ソケット構造の概略を図７を用いて説明すると、ＩＣソケット本体８とマザーソケット４との間にＩＣの外部電極配置に対応した電極パッドを有するテープ回路２と、テープ回路２とマザーソケット４との間のＩＣ搭載部分にエラストマシート１を配置した構成になっている。このエラストマシート１は、マザーソケット４の中央部に形成された凹部に収容される構造となっている。
【００１０】
検査対象となるＩＣ５は、ＩＣソケット本体８のガイドにしたがって挿入され、機械的な押し圧機構により、テープ回路２に形成された電極パッドにＩＣ５の外部電極を押し当てることによって検査を行う。テープ回路２を用いたソケット構造の場合、電極パッドの狭ピッチ化、微細化が比較的容易である点、金属製のコンタクトピンに比べてコスト的にかなり安価である点、テープ回路２の部分以外の共通化が図れる点で、ファインピッチタイプＩＣの検査用ソケット構造として有効である。
【００１１】
金属製のコンタクトピンを用いたソケット構造においては、各ピン位置が検査対象であるＩＣの外部突起電極（例えば、半田バンプ）からの押し圧に対して独立に上下方向に変形できるため、ＩＣの隣接する外部突起電極間の高さばらつきを吸収しやすい。
【００１２】
これに対して、テープ回路２を用いたシートコンタクト方式のソケット構造においては、検査対象であるＩＣ５の外部突起電極からの押し圧に対してテープ回路面が連続的に変形するため、ＩＣ５の隣接する外部突起電極間の高さばらつきを吸収しにくい。
【００１３】
そこで、テープ回路２のＩＣ５搭載（挿入）部分に対応する部分にエラストマシート１を凹部に収容して配置し、ＩＣ５の外部突起電極からの押し圧によって生じたエラストマシート１の局所的な変形が、外部突起電極の高さが低く、押し圧を受けていないテープ回路２上の電極パッド領域へ逃げることで高さばらつきを吸収できるようにしている。
【００１４】
しかしながら、テープ回路２に比べてエラストマシート１の剛性が低いために、押し圧によって生じたエラストマシート１の変形がほとんど面外方向に逃げてしまい、かつ押し圧を受けていない領域についてもテープ回路２の張力によってつられてエラストマシート１も、外部突起電極に対して凹状に変形し、結果として検査対象であるＩＣの外部突起電極間の高さばらつきをあまり吸収できないという問題がある。
【００１５】
このような問題に対して、特開平７−２６３５０４号公報に記載されている発明においては、テープ回路上に形成された電極（接触）パッド面に、検査対象であるＩＣの外部電極の高さバラツキに対して均一にコンタクトできるように、検査装置全体を外界の気圧に対して減圧された雰囲気にし、大気圧によってテープ回路面を均一に押し圧できる方法を提供している。
【００１６】
しかしながら、外気圧に対して減圧された雰囲気を維持するには大規模な新規設備が必要となり、検査コストが上昇するという問題がある。
【００１７】
また、特開平９−１５３５２８号公報に記載されている発明にあっては、ウエハレベルでテスティングを行うプローブカードデバイスにおいて、メンブレンタイプといわれる膜部材のプローブカード裏面に配置されたエラストマシートに切り込みを形成することにより区画された接触バンプ群に対応する独立した押し圧エリアに構成しても、エラストマシートの上面に配置されたプローブカードは連続体として変形するため、その独立変形効果は小さい。このため、本発明の課題であるはんだバンプのような３０μｍを超える高さバラツキを吸収する観点からその効果は十分ではない。
【００１８】
したがって、ＩＣの外部電極のファインピッチ化に対して検査コストを安く抑えるためには、上記した従来の機械的な押し圧機構を採用したシートコンタクト方式のソケット構造において、ＩＣの外部電極の高さバラツキを十分に吸収できる方法（構造）を開発する必要がある。
【００１９】
なお、特開昭６１−２５９４７０号公報には、半導体チップの電気的テストを行うための電気ソケットが開示されている。この公報に記載されたものは、マザーソケットに対応する剛性基板と半導体チップとの間に可撓性のリード台及び弾性変形層が配置されているが、この弾性変形層は、平面状の剛性基板に単に配置されている。このため、上述した検査用ソケット構造のように、凹部にエラストマシートが収容される構造とはなっておらず、上述のような課題は生じないものである。
【００２０】
本発明の目的は、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケット、この検査用ソケットを用いた半導体装置の検査方法及び製造方法を実現することである。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、上記半導体素子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子の検査を行う半導体素子検査用ソケットにおいて、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２２】
（２）好ましくは、上記（２）において、上記第２の距離は、上記第１の距離より、上記半導体素子の検査状態での押圧力に対するテープ回路面の平均的な沈み込み量の相当量分大である。
【００２３】
（３）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、半導体素子が押圧され検査状態にある上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２４】
（４）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、かつ上記エラストマシートに穴または溝が形成され、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２５】
（５）好ましくは、上記（４）において、エラストマシートに形成された穴は、テープ回路上に形成された電極パッド位置に対向して形成されている。
【００２６】
（６）また、好ましくは、上記（４）において、エラストマシートには同一ピッチで格子状に溝が形成されており、上記格子状に形成された溝の交点位置が上記テープ回路上に形成された各々の電極パッド領域の範囲内にある。
【００２７】
（７）半導体装置の検査方法において、半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路が圧縮ひずみ方向に変形する半導体検査用ソケットを用い、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行う。
【００２８】
（８）半導体装置の製造方法において、半導体素子本体の下面側に形成された複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを有し、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する半導体検査用ソケットを用いて、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体素子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行うバーイン検査工程を備える。
【００２９】
つまり、本発明では、金属製のコンタクトピンを廃して、ＩＣの外部突起電極配置に対応した電極（接触）パッドを有するテープ回路と、テープ回路とマザーソケットとの間にエラストマシートを配置したＩＣ検査用ソケット構造において、 ▲１▼半導体側からの機械的な押し圧機構により検査を行う場合に、テープ回路がマザーソケットに固定されている面より、テープ回路がエラストマシートと接触している面を高くする。
【００３０】
▲２▼上記▲１▼との組み合わせにおいて、エラストマシート上に穴（孔）または格子状の溝を形成し、テープ回路上に形成された電極（接触）パッド位置と穴（孔）位置を対応させる。または格子状に形成された溝の交点位置を、各々の電極（接触）パッド領域の範囲内に対応させる。
【００３１】
エラストマシートとの接触面を、テープ回路が支持されている面より０．１ｍｍ程度高くし、半導体素子側から押し圧をかけると、一旦テープ回路が弛む（圧縮ひずみ）方向に変形して、ある荷重範囲まで弛んだ状態が維持される。
【００３２】
したがって、上述した▲１▼によれば、テープ回路の張力を増加させることなく荷重を加えていくことが可能となるため、テープ回路上に形成された電極（接触）パッドの局所的な変形を許容でき、半導体素子の外部突起電極間の高さばらつきを吸収するのに有効である。
【００３３】
さらに、上述した▲２▼によれば、エラストマシートの、テープ回路上に形成された電極（接触）パッドに対応する位置に穴（孔）を形成、又は、格子状の溝を形成してその交点位置を上記パッドと対応させることにより、各電極（接触）パッド位置における局所的な剛性が大幅に低下するため、上記▲１▼と組み合わせることにより、テープ回路上の電極（接触）パッド部分の局所的な変形がより低荷重で許容され、従来よりも低荷重で高さバラツキ吸収量の改善が可能となる。
【００３４】
ただし、テープ回路の沈み込みによってテープ回路の張力が増加し、電極（接触）パッド部分の局所的な変形が許容されにくくなると、エラストマシートの形状効果がでにくくなるため、▲１▼と組み合わせて行うことが必要である。この際、エラストマシートに形成する穴（孔）は、その目的から必然ではあるが、テープ回路上に形成された各々の電極（接触）パッドと同位置に形成する。あるいは、エラストマシートに形成する溝は、少なくともテープ回路上に形成された電極（接触）パッドピッチと同一ピッチで格子状に形成され、その各々の交点位置がテープ回路上の各々の電極（接触）パッド形成領域の範囲内に収まるよう、テープ回路とエラストマシートの位置関係を設定する。
【００３５】
【発明の実施の形態】
図１は本発明の第１の実施形態に関わる半導体素子検査用ソケットを示す図であり、図１の（Ａ）はＩＣ挿入部の概略断面図であり、図１の（Ｂ）はテープ回路２の平面図である。なお、この第１の実施形態において、図示していない他の構成部分は、図７に示した例と同様であるため、図示及び詳細な説明は省略する。
【００３６】
図１において、テープ回路２は、検査対象であるＩＣ５の外部電極であるはんだバンプ６（半導体素子本体の下面側に複数の外部突起電極）の配置位置に対応した位置に電極（接触）パッド７が形成される。テープ回路２は耐熱性に優れたポリイミド系の材料を基材とし、テープ上に形成された電極（接触）パッド７の表面には、検査対象であるＩＣ５の外部電極である半田バンプ６との接触抵抗を安定に保つため、種々の凹凸形状がめっき等により形成され、酸化膜を擦り取る役割を果たしている。
【００３７】
テープ回路２上の電極（接触）パッド７を含む配線パターンはエッチングプロセスかメッキプロセスを用いて形成され、配線材料には電解銅箔か圧延銅箔が用いられる。図１中のテープ回路２は周辺２列配置のはんだバンプ構成のＩＣを想定したテープ回路を示しており、外周側の電極パッドは表層から引き出され、内周側の電極（接触）パッドはスルーホール１２を介してテープ回路裏面から引き出された２層配線構造である。
【００３８】
１層配線構造の場合、電極（接触）パッド間に配線が引き回されるため、狭ピッチ構造ではパッド／配線間でのショートが懸念される。テープ回路２の電極（接触）パッド７が形成されたＩＣ搭載（挿入）部分には、マザーソケット部４に形成された凹部にエラストマシート１が収容され、配置される。エラストマシート１の材質としては、バーンイン試験を想定して、耐熱性に優れたシリコンゴムをベースとした絶縁性の材料であることが望ましい。
【００３９】
また、エラストマシート１の厚さは、被検査対象であるＩＣ５のはんだバンプ６の搭載領域のマクロな反りを吸収できる厚さが必要であるが、逆に厚すぎてＩＣ押し付け時の、マクロな沈み込み量が多くなると、テープ回路２とエラストマシート１の干渉によって高さバラツキ吸収量に位置依存性がでてしまう。そのため、その両方のバランスを考慮すると、０．３ｍ程度の厚さにするのが望ましいといえる。
【００４０】
配置されたエラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高く、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が、マザーソケット部４の上面位置より高く、テープ回路２とエラストマシート１との接触面以外のその周囲の部分より高くなる構成にする。つまり、テープ回路２とエラストマシート１との接触面の位置と半導体素子本体の下面との第１の距離が、テープ回路２とマザーソケット４との接触面の位置と半導体素子本体の下面との第２の距離より小である。
【００４１】
または、上記第２の距離は、上記第１の距離より、上記半導体素子の検査状態での押圧力に対するテープ回路面の平均的な沈み込み量の相当量分大となるように構成される。
【００４２】
上記周囲に対する高さの設定値は、テープ回路２の下面に配置するエラストマシート１の厚さや硬さ、および検査対象であるＩＣ５の外部電極数により異なってくるが、例えば２００〜３００ピン程度のＩＣを検査する場合には、０．１〜０．１５ｍｍ程度高くするのがよい。
【００４３】
外部電極（ここでは半田バンプ６）を有するＩＣ５は、テープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド部３に沿って挿入され、ＩＣ５側から押し圧（荷重）を受けることによって検査が実施される。なお、本発明の実施の形態においては一個のＩＣ５に対して一個のソケットという構成となっているが、テープ回路２をマトリックス上に形成することにより、一個のソケットに対し十数個のＩＣ５を一括で検査することも可能である。
【００４４】
図２は、本発明と従来技術とを比較するための図であり、図２の（Ａ）は、検査により荷重を受けたとき、テープ回路２とエラストマシート１との接触面がマザーソケット部４の上面位置より低くなる場合の例の断面図である。また、図２の（Ｂ）は、テープ回路２上に形成された電極（接触）パッド位置のテープ回路裏面に歪みゲージを添付し、半導体素子をテープ回路２に押し付けた時の荷重とテープ回路２の歪み（張力）変化を測定した結果の一例の図である。
【００４５】
図２に示すように、荷重を受けていない状態で、テープ回路２がマザーソケット部４に固定されている面と、テープ回路２がエラストマシート１と接触している面とが同一高さである場合、搭載された半導体素子側から押し圧をかけると、テープ回路２の部分が沈み込み、荷重が高くなるほどテープ回路２の歪み（張力）が増加するのがわかる。
【００４６】
これに対して、本発明の実施形態のように、テープ回路２とエラストマシート１との接触面を、テープ回路２が支持されている面より０．１ｍｍ程度高くし、半導体素子側から押し圧をかけると、一旦、テープ回路２が弛む（圧縮ひずみ）方向に変形して、ある荷重範囲まで弛んだ状態が維持されるのがわかる。
【００４７】
したがって、図１に示した本発明の一実施形態によれば、テープ回路２の張力を増加させることなく荷重を加えていくことが可能となるため、テープ回路２上に形成された電極（接触）パッド７の局所的な変形を許容でき、半導体素子の外部突起電極６間の高さばらつきを吸収するのに有効である。
【００４８】
図３は、外部電極が２００ピンクラスのＩＣを用いて、エラストマシート１の各仕様における、テープ回路２上のパッド面の荷重に対する沈み込み量を測定した結果を示すグラフである。高温におけるバーンイン試験では、外部電極であるはんだバンプ６の軟化による潰れの問題があるため、１バンプ当たり２０ｇ以下に荷重を抑える必要がある。
【００４９】
その際の電極（接触）パッド面の沈み込み量はエラストマシート１の仕様によって若干異なるものの、おおよそ０．１〜０．１５ｍｍの範囲内にあることがわかる。テープ回路２上の電極（接触）パッド面が押し付け荷重によって周囲の高さとほぼ面一になるか若干高い位置にあるように設計してやれば、テープ回路２の張力増加を抑えることができるため、エラストマシート１の初期の高さを０．１〜０．１５ｍｍにするのが適当である。
【００５０】
したがって、基本的な設計思想としては、所定の押し付け荷重に対するマクロ（平均的）な沈み込み量の相当量分だけテープ回路２が支持されている面より、テープ回路２とエラストマシート１との接触面位置を高くすればよい。
【００５１】
以上のように、本発明の第１の実施形態によれば、エラストマシート１の上面が、テープ回路２が支持されるマザーソケット４の上面より高く、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面がマザーソケット部４の上面位置より高く、テープ回路２とエラストマシート１との接触面の周囲の部分より高くなるように構成されているので、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを実現することができるとともに、この検査用ソケットを用いた半導体装置の検査方法を実現することができる。
【００５２】
図４は、本発明の第２の実施形態に関わる半導体素子検査用ソケットを示す図であり、図４の（Ａ）はＩＣ挿入部の要部断面を示し、図４の（Ｂ）はエラストマシート１の概略構成を示す。この第２の実施形態の基本的な構成は、上述した第１の実施形態と同様であり、エラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高くして、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が周囲に対して高くなる構成にする。この第２の実施形態においては、エラストマシート１の高さについても、第１の実施形態に準ずるものとする。
【００５３】
エラストマシート１にはテープ回路１に形成された電極（接触）パッド７に対応する位置に穴（孔）９が形成され、テープ回路２に形成された電極（接触）パッド７の直下にエラストマシート１に形成された穴（孔）９が対応するようにエラストマシート１を配置する。
【００５４】
テープ回路２に接触する部分の穴（孔）９の大きさは、テープ回路２に形成された電極（接触）パッド７の直径より若干小さくするのが望ましい。穴（孔）径が電極（接触）パッド７より大きいと、電極（接触）パッド７から引き出された配線部が穴（孔）９との境界となるため、テープ回路２に検査用ＩＣ５を押し付けた際のテープ回路２の局所的な変形で配線部を断線させる可能性があるからである。
【００５５】
エラストマシート１の穴（孔）９は、レーザ（炭酸ガスレーザ）加工により各種ＩＣの外部電極配置に対応したエラストマシート１を容易に形成することができる。外形ガイド３には、テープ回路２上の電極（接触）パッド７領域の初期の平坦度を確保するため、エラストマシート１の端部に外形ガイド３の逃げ部分１０を形成し、エラストマシート１の端部における外径ガイド３によるテープ回路２の拘束を防止する。
【００５６】
外部電極（ここでは半田バンプ６）を有するＩＣ５はテープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド３に沿って挿入され、ＩＣ５側から押し圧を受けることによって検査が実施される。
【００５７】
この第２の実施形態においても、上述した第１の実施形態と同様な効果を得ることができる。
【００５８】
図５は、本発明の第３の実施形態に関わる半導体素子検査用ソケットを示す図であり、図５の（Ａ）はＩＣ挿入部の要部断面を示し、図５の（Ｂ）はエラストマシート１の概略構成を示す。この第３の実施形態の基本的な構成は、上述した第１の実施形態と同様であり、エラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高くして、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が周囲に対して高くなる構成にする。この第３の実施形態においても、エラストマシート１の高さについても、第１の実施形態に準ずるものとする。
【００５９】
エラストマシート１にはテープ回路２に形成された電極（接触）パッド７のピッチと少なくとも同一ピッチで格子状に溝１１が形成され、テープ回路２に形成された電極（接触）パッド７の領域内の直下にエラストマシート１に形成された格子状の溝１１の交点が対応するようにエラストマシート１を配置する。
【００６０】
エラストマシート１上に形成された溝１１は、テープ回路２と接触する側に形成するものとし、溝１１の幅は、先に示したテープ回路２上の電極（接触）パッド７面のマクロな沈み込み量が０．１〜０．１５ｍｍであることと、エラストマシート１のポアソン比が０．５に近いことを勘案して、エラストマシート１の分割された各々の部分が変形によって干渉しないためには最低でも０．０５ｍｍ程度は必要である。
【００６１】
エラストマシート１の溝１１も、レーザ（炭酸ガスレーザ）加工により行うのが望ましい。外形ガイド８には、テープ回路２上の電極（接触）パッド７の領域の初期の平坦度を確保するため、エラストマシート１の端部に外径ガイド３の逃げ部分１０を形成し、エラストマシート１の端部におけるテープ回路２の拘束を防止する。
【００６２】
外部電極（ここでは半田バンプ６）を有したＩＣ５はテープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド８に沿って挿入され、ＩＣ５側から押し圧を受けることによって検査が実施される。
【００６３】
この第３の実施形態においても、上述した第１の実施形態と同様な効果を得ることができる。
【００６４】
なお、本発明の第３の実施形態においては、格子状に形成した溝１１の交点位置を、テープ回路２上の電極（接触）パッド７の領域内に対応させることとしたが、その交点位置が電極（接触）パッド７の領域内から外れた構成であっても、その効果が減少するだけであって本発明の形態に含まれるものである。
【００６５】
さらに、上述した第２及び第３の実施形態において、テープ回路２上の電極（接触）パッド７の部分の局所的な剛性低下を目的として、穴（孔）または格子状の溝を形成することとしたが、その目的が電極（接触）パッド７の部分の局所的な剛性を低下させる目的において同等であるならば、その形状が如何であっても本発明の形態に含まれるものである。
【００６６】
本発明の第３の実施形態においては、その量産性、加工性およびコストを勘案して、穴（孔）あるいは溝形状を採用している。
【００６７】
図６は、本発明によるＩＣ検査用ソケットを用いて検査され、出荷される半導体装置の製造方法を示すフローチャートである。
図６において、前工程において製造された製品ウエハはＰ検（Ｐｅｌｌｅｔ検査）により初期の不良選別工程１００が行われる。
【００６８】
この不良選別工程１００に続いて、ウエハのダイシング工程１０１を行い、良品チップのみをＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等、外部電極にはんだボールを二次元配置したパッケージング構造に製造する製造工程１０２が行われる。あるいは、工程１００に続いてウエハ上で一括で配線パターンや保護膜の形成、はんだボール付けまでを行う工程１０３を実行し、最後にダイシング工程１０４により分割されたパージ構造に製造される。
【００６９】
個々に分割された最終形状の製品は、本発明によるＩＣ検査用ソケットによりバーンイン検査にかけられ最終選別がなされる工程１０５が行われる。ＩＣ検査用ソケットは、マザーソケット部分がメインボードに複数個取り付けられる。これが一単位の検査用ボードとなり、個々のＩＣ検査用ソケットのガイドに沿って検査対象であるＩＣが一括で複数個挿入される。弾性バネを内蔵した押し圧部により、ＩＣの外部電極（はんだバンプ等）がテープ回路上の接触パッドに押し付けられ、１２５℃〜１５０℃の環境下でバーンイン検査（高温動作試験）が実施される。
【００７０】
本発明の第１〜第３の実施形態に関わるＩＣ検査用ソケットによれば、１ピン当たりの押し付け荷重が０．２Ｎ以下であっても３０μｍ以上の外部電極（はんだバンプ等）の高さバラツキ吸収が可能である。したがって、狭ピッチ化に対応した例えば直径０．３ｍｍ以下の微小なはんだバンプにおいても、バーンイン検査環境下ではんだバンプの潰れを小さく抑えることができる。
【００７１】
さらに、検査対象であるＩＣの設計において、はんだバンプの高さバラツキの要因となるはんだボール自体の直径許容差やはんだが濡れる部分のパッド径の許容差を緩和することができ、検査対象であるＩＣの低コスト化にも寄与できる。１〜３の実施の形態に関わるＩＣ検査用ソケットにより行われたバーンイン検査により、動作特性がＮＧとなったものが選別され、良品として残ったものが製品として出荷される。
【００７２】
最終選別された製品の外部電極がはんだバンプである場合、金属製のコンタクトピンによるバンプ下面の差込痕や側面の削れ等は発生せず、テープ回路上の電極パッドに形成された接触端子による０．０１ｍｍ以下の接触端子形状にならった圧痕が残るだけである。
【００７３】
以上のように、本発明によれば、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを用いた半導体装置の製造方法を実現することができる。
【００７４】
【発明の効果】
以上説明したように、本発明に係るＩＣ検査用ソケットによれば、テープ回路を用いた低コストなソケット構造において、ＩＣの隣接する外部突起電極の高さばらつき吸収に優れ、それに伴い更なる低荷重での検査が可能となり、今後のＩＣの更なる微細化、高密度化に対応しうる検査技術を確立できる。
【００７５】
つまり、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを実現することができる。
【００７６】
また、上記検査用ソケットを用いた半導体装置の検査方法及び製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に関わる半導体素子検査用ソケットの断面図である。
【図２】本発明と従来技術とを比較するための図である。
【図３】エラストマシートの各仕様におけるテープ回路上のパッド面の荷重に対する沈み込み量を測定した結果を示すグラフである。
【図４】本発明の第２の実施形態に関わる半導体素子検査用ソケットを示す図である。
【図５】本発明の第３の実施形態に関わる半導体素子検査用ソケットを示す図である。
【図６】本発明によるＩＣ検査用ソケットを用いて検査され、出荷される半導体装置の製造方法を示すフローチャートである。
【図７】シートコンタクト方式のＩＣ検査用ソケット構造の分解斜視図である。
【符号の説明】
１ エラストマシート
２ テープ回路
３ 外形ガイド部
４ マザーソケット
５ ＩＣ
６ 半田バンプ
７ 電極パッド
８ ＩＣソケット本体
９ 穴（孔）
１０ 外形ガイド逃げ部
１１ 溝
１２ スルーホール
【発明の属する技術分野】
本発明は、素子の下面及び周囲にエリアアレイ状に電極を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に係わり、特に電極間のピッチが０．５ｍｍ以下のファインピッチのＢＧＡ型半導体装置の検査に適した半導体素子検査用ソケットと、半導体装置の検査方法と、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＩＣパッケージの小型化を図るため、外部接続電極として半田バンプ等の突起電極を用いた構造のＩＣ（例えば、ＢＧＡ）が提供されるようになってきている。また、更なる小型化を図るため、この突起電極を有する半導体装置についても高密度化、高速化が要求されており、これに伴い電極間ピッチは更に小さくなる傾向にある。
【０００３】
一方、製造されたＩＣに対しては、所定の特性を奏するか否かを試験するバーンイン試験等の特性試験が実施されるが、この試験時においてＩＣはＩＣ検査用ソケットに装着された状態で試験が実施される。従って、ＩＣ検査用ソケットもＩＣの高密度、微細化に対応させる必要がある。また、突起電極単体の強度は高密度、微細化に伴い極端に減少してきているため、ＩＣ検査用ソケットに設けられたコンタクトピンを接触させても突起電極にダメージを与えないような構成にする必要がある。
【０００４】
このようなＩＣ検査用ソケットのニーズに対応して、例えば特開平９−２８９０２８号公報に記載されている発明においては、有機材料から成るフローティング部材によって支持された金属製の弓型コンタクトピンを用いている。このコンタクトピンを用いることにより、コンタクトピンの弓型形状部分がフローティング部材とのストッパーとなって、はんだボール端子が耐熱試験等において軟化した場合でも、コンタクトピンの押し込み量を制御することではんだボールの変形を押える構造となっている。
【０００５】
また、特開平１０−６９９５５号公報に記載されている発明においては、弾性部材によって支持された金属製の複数のコンタクトピンの径寸法を半田バンプに突き刺し可能な径寸法とし、その端部が半田バンプに突き刺されることにより電気的に接続することで半田バンプの変形を抑え、かつ良好なコンタクトが得られる構造となっている。
【０００６】
【発明が解決しようとする課題】
ところで、ＩＣパッケージの小型化への急速な進展に伴い、近い将来、ＩＣ検査用ソケットの電極ピッチは０．５ｍｍ以下に対応できるようにする必要がある。しかしながら、上述したＩＣ検査用ソケットにあっては、金属製のコンタクトピンを用いることが前提であるため、ＩＣのファインピッチ化に対してさらに微細なコンタクトピンを形成、設置する必要があり、コスト的にも技術的にも限界がある。
【０００７】
さらに、コンタクトピンを用いたソケット構造の場合、コンタクトピンが狭ピッチで配置されていると、直接検査用のベース基板へ取り付けることが困難であるため、一旦、中間基板で配線の再引き回しをした上で、さらにベース基板との接続用のピンを形成する必要があり、さらなるコスト増加の要因となる。
【０００８】
これに対して、図７に示すように、金属製のコンタクトピンを廃して、ＩＣの外部電極配置に対応した電極パッドを有するテープ回路２と、テープ回路２及びマザーソケット４との間にエラストマシート１を配置したシートコンタクト方式のＩＣ検査用ソケット構造が考案されており、その実用化に向けた検討が進められている。
【０００９】
ＩＣ検査用ソケット構造の概略を図７を用いて説明すると、ＩＣソケット本体８とマザーソケット４との間にＩＣの外部電極配置に対応した電極パッドを有するテープ回路２と、テープ回路２とマザーソケット４との間のＩＣ搭載部分にエラストマシート１を配置した構成になっている。このエラストマシート１は、マザーソケット４の中央部に形成された凹部に収容される構造となっている。
【００１０】
検査対象となるＩＣ５は、ＩＣソケット本体８のガイドにしたがって挿入され、機械的な押し圧機構により、テープ回路２に形成された電極パッドにＩＣ５の外部電極を押し当てることによって検査を行う。テープ回路２を用いたソケット構造の場合、電極パッドの狭ピッチ化、微細化が比較的容易である点、金属製のコンタクトピンに比べてコスト的にかなり安価である点、テープ回路２の部分以外の共通化が図れる点で、ファインピッチタイプＩＣの検査用ソケット構造として有効である。
【００１１】
金属製のコンタクトピンを用いたソケット構造においては、各ピン位置が検査対象であるＩＣの外部突起電極（例えば、半田バンプ）からの押し圧に対して独立に上下方向に変形できるため、ＩＣの隣接する外部突起電極間の高さばらつきを吸収しやすい。
【００１２】
これに対して、テープ回路２を用いたシートコンタクト方式のソケット構造においては、検査対象であるＩＣ５の外部突起電極からの押し圧に対してテープ回路面が連続的に変形するため、ＩＣ５の隣接する外部突起電極間の高さばらつきを吸収しにくい。
【００１３】
そこで、テープ回路２のＩＣ５搭載（挿入）部分に対応する部分にエラストマシート１を凹部に収容して配置し、ＩＣ５の外部突起電極からの押し圧によって生じたエラストマシート１の局所的な変形が、外部突起電極の高さが低く、押し圧を受けていないテープ回路２上の電極パッド領域へ逃げることで高さばらつきを吸収できるようにしている。
【００１４】
しかしながら、テープ回路２に比べてエラストマシート１の剛性が低いために、押し圧によって生じたエラストマシート１の変形がほとんど面外方向に逃げてしまい、かつ押し圧を受けていない領域についてもテープ回路２の張力によってつられてエラストマシート１も、外部突起電極に対して凹状に変形し、結果として検査対象であるＩＣの外部突起電極間の高さばらつきをあまり吸収できないという問題がある。
【００１５】
このような問題に対して、特開平７−２６３５０４号公報に記載されている発明においては、テープ回路上に形成された電極（接触）パッド面に、検査対象であるＩＣの外部電極の高さバラツキに対して均一にコンタクトできるように、検査装置全体を外界の気圧に対して減圧された雰囲気にし、大気圧によってテープ回路面を均一に押し圧できる方法を提供している。
【００１６】
しかしながら、外気圧に対して減圧された雰囲気を維持するには大規模な新規設備が必要となり、検査コストが上昇するという問題がある。
【００１７】
また、特開平９−１５３５２８号公報に記載されている発明にあっては、ウエハレベルでテスティングを行うプローブカードデバイスにおいて、メンブレンタイプといわれる膜部材のプローブカード裏面に配置されたエラストマシートに切り込みを形成することにより区画された接触バンプ群に対応する独立した押し圧エリアに構成しても、エラストマシートの上面に配置されたプローブカードは連続体として変形するため、その独立変形効果は小さい。このため、本発明の課題であるはんだバンプのような３０μｍを超える高さバラツキを吸収する観点からその効果は十分ではない。
【００１８】
したがって、ＩＣの外部電極のファインピッチ化に対して検査コストを安く抑えるためには、上記した従来の機械的な押し圧機構を採用したシートコンタクト方式のソケット構造において、ＩＣの外部電極の高さバラツキを十分に吸収できる方法（構造）を開発する必要がある。
【００１９】
なお、特開昭６１−２５９４７０号公報には、半導体チップの電気的テストを行うための電気ソケットが開示されている。この公報に記載されたものは、マザーソケットに対応する剛性基板と半導体チップとの間に可撓性のリード台及び弾性変形層が配置されているが、この弾性変形層は、平面状の剛性基板に単に配置されている。このため、上述した検査用ソケット構造のように、凹部にエラストマシートが収容される構造とはなっておらず、上述のような課題は生じないものである。
【００２０】
本発明の目的は、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケット、この検査用ソケットを用いた半導体装置の検査方法及び製造方法を実現することである。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のように構成される。
（１）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、上記半導体素子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子の検査を行う半導体素子検査用ソケットにおいて、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２２】
（２）好ましくは、上記（２）において、上記第２の距離は、上記第１の距離より、上記半導体素子の検査状態での押圧力に対するテープ回路面の平均的な沈み込み量の相当量分大である。
【００２３】
（３）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、半導体素子が押圧され検査状態にある上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２４】
（４）半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、かつ上記エラストマシートに穴または溝が形成され、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する。
【００２５】
（５）好ましくは、上記（４）において、エラストマシートに形成された穴は、テープ回路上に形成された電極パッド位置に対向して形成されている。
【００２６】
（６）また、好ましくは、上記（４）において、エラストマシートには同一ピッチで格子状に溝が形成されており、上記格子状に形成された溝の交点位置が上記テープ回路上に形成された各々の電極パッド領域の範囲内にある。
【００２７】
（７）半導体装置の検査方法において、半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路が圧縮ひずみ方向に変形する半導体検査用ソケットを用い、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行う。
【００２８】
（８）半導体装置の製造方法において、半導体素子本体の下面側に形成された複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを有し、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する半導体検査用ソケットを用いて、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体素子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行うバーイン検査工程を備える。
【００２９】
つまり、本発明では、金属製のコンタクトピンを廃して、ＩＣの外部突起電極配置に対応した電極（接触）パッドを有するテープ回路と、テープ回路とマザーソケットとの間にエラストマシートを配置したＩＣ検査用ソケット構造において、 ▲１▼半導体側からの機械的な押し圧機構により検査を行う場合に、テープ回路がマザーソケットに固定されている面より、テープ回路がエラストマシートと接触している面を高くする。
【００３０】
▲２▼上記▲１▼との組み合わせにおいて、エラストマシート上に穴（孔）または格子状の溝を形成し、テープ回路上に形成された電極（接触）パッド位置と穴（孔）位置を対応させる。または格子状に形成された溝の交点位置を、各々の電極（接触）パッド領域の範囲内に対応させる。
【００３１】
エラストマシートとの接触面を、テープ回路が支持されている面より０．１ｍｍ程度高くし、半導体素子側から押し圧をかけると、一旦テープ回路が弛む（圧縮ひずみ）方向に変形して、ある荷重範囲まで弛んだ状態が維持される。
【００３２】
したがって、上述した▲１▼によれば、テープ回路の張力を増加させることなく荷重を加えていくことが可能となるため、テープ回路上に形成された電極（接触）パッドの局所的な変形を許容でき、半導体素子の外部突起電極間の高さばらつきを吸収するのに有効である。
【００３３】
さらに、上述した▲２▼によれば、エラストマシートの、テープ回路上に形成された電極（接触）パッドに対応する位置に穴（孔）を形成、又は、格子状の溝を形成してその交点位置を上記パッドと対応させることにより、各電極（接触）パッド位置における局所的な剛性が大幅に低下するため、上記▲１▼と組み合わせることにより、テープ回路上の電極（接触）パッド部分の局所的な変形がより低荷重で許容され、従来よりも低荷重で高さバラツキ吸収量の改善が可能となる。
【００３４】
ただし、テープ回路の沈み込みによってテープ回路の張力が増加し、電極（接触）パッド部分の局所的な変形が許容されにくくなると、エラストマシートの形状効果がでにくくなるため、▲１▼と組み合わせて行うことが必要である。この際、エラストマシートに形成する穴（孔）は、その目的から必然ではあるが、テープ回路上に形成された各々の電極（接触）パッドと同位置に形成する。あるいは、エラストマシートに形成する溝は、少なくともテープ回路上に形成された電極（接触）パッドピッチと同一ピッチで格子状に形成され、その各々の交点位置がテープ回路上の各々の電極（接触）パッド形成領域の範囲内に収まるよう、テープ回路とエラストマシートの位置関係を設定する。
【００３５】
【発明の実施の形態】
図１は本発明の第１の実施形態に関わる半導体素子検査用ソケットを示す図であり、図１の（Ａ）はＩＣ挿入部の概略断面図であり、図１の（Ｂ）はテープ回路２の平面図である。なお、この第１の実施形態において、図示していない他の構成部分は、図７に示した例と同様であるため、図示及び詳細な説明は省略する。
【００３６】
図１において、テープ回路２は、検査対象であるＩＣ５の外部電極であるはんだバンプ６（半導体素子本体の下面側に複数の外部突起電極）の配置位置に対応した位置に電極（接触）パッド７が形成される。テープ回路２は耐熱性に優れたポリイミド系の材料を基材とし、テープ上に形成された電極（接触）パッド７の表面には、検査対象であるＩＣ５の外部電極である半田バンプ６との接触抵抗を安定に保つため、種々の凹凸形状がめっき等により形成され、酸化膜を擦り取る役割を果たしている。
【００３７】
テープ回路２上の電極（接触）パッド７を含む配線パターンはエッチングプロセスかメッキプロセスを用いて形成され、配線材料には電解銅箔か圧延銅箔が用いられる。図１中のテープ回路２は周辺２列配置のはんだバンプ構成のＩＣを想定したテープ回路を示しており、外周側の電極パッドは表層から引き出され、内周側の電極（接触）パッドはスルーホール１２を介してテープ回路裏面から引き出された２層配線構造である。
【００３８】
１層配線構造の場合、電極（接触）パッド間に配線が引き回されるため、狭ピッチ構造ではパッド／配線間でのショートが懸念される。テープ回路２の電極（接触）パッド７が形成されたＩＣ搭載（挿入）部分には、マザーソケット部４に形成された凹部にエラストマシート１が収容され、配置される。エラストマシート１の材質としては、バーンイン試験を想定して、耐熱性に優れたシリコンゴムをベースとした絶縁性の材料であることが望ましい。
【００３９】
また、エラストマシート１の厚さは、被検査対象であるＩＣ５のはんだバンプ６の搭載領域のマクロな反りを吸収できる厚さが必要であるが、逆に厚すぎてＩＣ押し付け時の、マクロな沈み込み量が多くなると、テープ回路２とエラストマシート１の干渉によって高さバラツキ吸収量に位置依存性がでてしまう。そのため、その両方のバランスを考慮すると、０．３ｍ程度の厚さにするのが望ましいといえる。
【００４０】
配置されたエラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高く、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が、マザーソケット部４の上面位置より高く、テープ回路２とエラストマシート１との接触面以外のその周囲の部分より高くなる構成にする。つまり、テープ回路２とエラストマシート１との接触面の位置と半導体素子本体の下面との第１の距離が、テープ回路２とマザーソケット４との接触面の位置と半導体素子本体の下面との第２の距離より小である。
【００４１】
または、上記第２の距離は、上記第１の距離より、上記半導体素子の検査状態での押圧力に対するテープ回路面の平均的な沈み込み量の相当量分大となるように構成される。
【００４２】
上記周囲に対する高さの設定値は、テープ回路２の下面に配置するエラストマシート１の厚さや硬さ、および検査対象であるＩＣ５の外部電極数により異なってくるが、例えば２００〜３００ピン程度のＩＣを検査する場合には、０．１〜０．１５ｍｍ程度高くするのがよい。
【００４３】
外部電極（ここでは半田バンプ６）を有するＩＣ５は、テープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド部３に沿って挿入され、ＩＣ５側から押し圧（荷重）を受けることによって検査が実施される。なお、本発明の実施の形態においては一個のＩＣ５に対して一個のソケットという構成となっているが、テープ回路２をマトリックス上に形成することにより、一個のソケットに対し十数個のＩＣ５を一括で検査することも可能である。
【００４４】
図２は、本発明と従来技術とを比較するための図であり、図２の（Ａ）は、検査により荷重を受けたとき、テープ回路２とエラストマシート１との接触面がマザーソケット部４の上面位置より低くなる場合の例の断面図である。また、図２の（Ｂ）は、テープ回路２上に形成された電極（接触）パッド位置のテープ回路裏面に歪みゲージを添付し、半導体素子をテープ回路２に押し付けた時の荷重とテープ回路２の歪み（張力）変化を測定した結果の一例の図である。
【００４５】
図２に示すように、荷重を受けていない状態で、テープ回路２がマザーソケット部４に固定されている面と、テープ回路２がエラストマシート１と接触している面とが同一高さである場合、搭載された半導体素子側から押し圧をかけると、テープ回路２の部分が沈み込み、荷重が高くなるほどテープ回路２の歪み（張力）が増加するのがわかる。
【００４６】
これに対して、本発明の実施形態のように、テープ回路２とエラストマシート１との接触面を、テープ回路２が支持されている面より０．１ｍｍ程度高くし、半導体素子側から押し圧をかけると、一旦、テープ回路２が弛む（圧縮ひずみ）方向に変形して、ある荷重範囲まで弛んだ状態が維持されるのがわかる。
【００４７】
したがって、図１に示した本発明の一実施形態によれば、テープ回路２の張力を増加させることなく荷重を加えていくことが可能となるため、テープ回路２上に形成された電極（接触）パッド７の局所的な変形を許容でき、半導体素子の外部突起電極６間の高さばらつきを吸収するのに有効である。
【００４８】
図３は、外部電極が２００ピンクラスのＩＣを用いて、エラストマシート１の各仕様における、テープ回路２上のパッド面の荷重に対する沈み込み量を測定した結果を示すグラフである。高温におけるバーンイン試験では、外部電極であるはんだバンプ６の軟化による潰れの問題があるため、１バンプ当たり２０ｇ以下に荷重を抑える必要がある。
【００４９】
その際の電極（接触）パッド面の沈み込み量はエラストマシート１の仕様によって若干異なるものの、おおよそ０．１〜０．１５ｍｍの範囲内にあることがわかる。テープ回路２上の電極（接触）パッド面が押し付け荷重によって周囲の高さとほぼ面一になるか若干高い位置にあるように設計してやれば、テープ回路２の張力増加を抑えることができるため、エラストマシート１の初期の高さを０．１〜０．１５ｍｍにするのが適当である。
【００５０】
したがって、基本的な設計思想としては、所定の押し付け荷重に対するマクロ（平均的）な沈み込み量の相当量分だけテープ回路２が支持されている面より、テープ回路２とエラストマシート１との接触面位置を高くすればよい。
【００５１】
以上のように、本発明の第１の実施形態によれば、エラストマシート１の上面が、テープ回路２が支持されるマザーソケット４の上面より高く、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面がマザーソケット部４の上面位置より高く、テープ回路２とエラストマシート１との接触面の周囲の部分より高くなるように構成されているので、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを実現することができるとともに、この検査用ソケットを用いた半導体装置の検査方法を実現することができる。
【００５２】
図４は、本発明の第２の実施形態に関わる半導体素子検査用ソケットを示す図であり、図４の（Ａ）はＩＣ挿入部の要部断面を示し、図４の（Ｂ）はエラストマシート１の概略構成を示す。この第２の実施形態の基本的な構成は、上述した第１の実施形態と同様であり、エラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高くして、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が周囲に対して高くなる構成にする。この第２の実施形態においては、エラストマシート１の高さについても、第１の実施形態に準ずるものとする。
【００５３】
エラストマシート１にはテープ回路１に形成された電極（接触）パッド７に対応する位置に穴（孔）９が形成され、テープ回路２に形成された電極（接触）パッド７の直下にエラストマシート１に形成された穴（孔）９が対応するようにエラストマシート１を配置する。
【００５４】
テープ回路２に接触する部分の穴（孔）９の大きさは、テープ回路２に形成された電極（接触）パッド７の直径より若干小さくするのが望ましい。穴（孔）径が電極（接触）パッド７より大きいと、電極（接触）パッド７から引き出された配線部が穴（孔）９との境界となるため、テープ回路２に検査用ＩＣ５を押し付けた際のテープ回路２の局所的な変形で配線部を断線させる可能性があるからである。
【００５５】
エラストマシート１の穴（孔）９は、レーザ（炭酸ガスレーザ）加工により各種ＩＣの外部電極配置に対応したエラストマシート１を容易に形成することができる。外形ガイド３には、テープ回路２上の電極（接触）パッド７領域の初期の平坦度を確保するため、エラストマシート１の端部に外形ガイド３の逃げ部分１０を形成し、エラストマシート１の端部における外径ガイド３によるテープ回路２の拘束を防止する。
【００５６】
外部電極（ここでは半田バンプ６）を有するＩＣ５はテープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド３に沿って挿入され、ＩＣ５側から押し圧を受けることによって検査が実施される。
【００５７】
この第２の実施形態においても、上述した第１の実施形態と同様な効果を得ることができる。
【００５８】
図５は、本発明の第３の実施形態に関わる半導体素子検査用ソケットを示す図であり、図５の（Ａ）はＩＣ挿入部の要部断面を示し、図５の（Ｂ）はエラストマシート１の概略構成を示す。この第３の実施形態の基本的な構成は、上述した第１の実施形態と同様であり、エラストマシート１の上面は、テープ回路２が支持されるマザーソケット４の上面より高くして、テープ回路２を取り付けた際、テープ回路２とエラストマシート１との接触面が周囲に対して高くなる構成にする。この第３の実施形態においても、エラストマシート１の高さについても、第１の実施形態に準ずるものとする。
【００５９】
エラストマシート１にはテープ回路２に形成された電極（接触）パッド７のピッチと少なくとも同一ピッチで格子状に溝１１が形成され、テープ回路２に形成された電極（接触）パッド７の領域内の直下にエラストマシート１に形成された格子状の溝１１の交点が対応するようにエラストマシート１を配置する。
【００６０】
エラストマシート１上に形成された溝１１は、テープ回路２と接触する側に形成するものとし、溝１１の幅は、先に示したテープ回路２上の電極（接触）パッド７面のマクロな沈み込み量が０．１〜０．１５ｍｍであることと、エラストマシート１のポアソン比が０．５に近いことを勘案して、エラストマシート１の分割された各々の部分が変形によって干渉しないためには最低でも０．０５ｍｍ程度は必要である。
【００６１】
エラストマシート１の溝１１も、レーザ（炭酸ガスレーザ）加工により行うのが望ましい。外形ガイド８には、テープ回路２上の電極（接触）パッド７の領域の初期の平坦度を確保するため、エラストマシート１の端部に外径ガイド３の逃げ部分１０を形成し、エラストマシート１の端部におけるテープ回路２の拘束を防止する。
【００６２】
外部電極（ここでは半田バンプ６）を有したＩＣ５はテープ回路２上に形成された電極（接触）パッド７の位置に外形ガイド８に沿って挿入され、ＩＣ５側から押し圧を受けることによって検査が実施される。
【００６３】
この第３の実施形態においても、上述した第１の実施形態と同様な効果を得ることができる。
【００６４】
なお、本発明の第３の実施形態においては、格子状に形成した溝１１の交点位置を、テープ回路２上の電極（接触）パッド７の領域内に対応させることとしたが、その交点位置が電極（接触）パッド７の領域内から外れた構成であっても、その効果が減少するだけであって本発明の形態に含まれるものである。
【００６５】
さらに、上述した第２及び第３の実施形態において、テープ回路２上の電極（接触）パッド７の部分の局所的な剛性低下を目的として、穴（孔）または格子状の溝を形成することとしたが、その目的が電極（接触）パッド７の部分の局所的な剛性を低下させる目的において同等であるならば、その形状が如何であっても本発明の形態に含まれるものである。
【００６６】
本発明の第３の実施形態においては、その量産性、加工性およびコストを勘案して、穴（孔）あるいは溝形状を採用している。
【００６７】
図６は、本発明によるＩＣ検査用ソケットを用いて検査され、出荷される半導体装置の製造方法を示すフローチャートである。
図６において、前工程において製造された製品ウエハはＰ検（Ｐｅｌｌｅｔ検査）により初期の不良選別工程１００が行われる。
【００６８】
この不良選別工程１００に続いて、ウエハのダイシング工程１０１を行い、良品チップのみをＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等、外部電極にはんだボールを二次元配置したパッケージング構造に製造する製造工程１０２が行われる。あるいは、工程１００に続いてウエハ上で一括で配線パターンや保護膜の形成、はんだボール付けまでを行う工程１０３を実行し、最後にダイシング工程１０４により分割されたパージ構造に製造される。
【００６９】
個々に分割された最終形状の製品は、本発明によるＩＣ検査用ソケットによりバーンイン検査にかけられ最終選別がなされる工程１０５が行われる。ＩＣ検査用ソケットは、マザーソケット部分がメインボードに複数個取り付けられる。これが一単位の検査用ボードとなり、個々のＩＣ検査用ソケットのガイドに沿って検査対象であるＩＣが一括で複数個挿入される。弾性バネを内蔵した押し圧部により、ＩＣの外部電極（はんだバンプ等）がテープ回路上の接触パッドに押し付けられ、１２５℃〜１５０℃の環境下でバーンイン検査（高温動作試験）が実施される。
【００７０】
本発明の第１〜第３の実施形態に関わるＩＣ検査用ソケットによれば、１ピン当たりの押し付け荷重が０．２Ｎ以下であっても３０μｍ以上の外部電極（はんだバンプ等）の高さバラツキ吸収が可能である。したがって、狭ピッチ化に対応した例えば直径０．３ｍｍ以下の微小なはんだバンプにおいても、バーンイン検査環境下ではんだバンプの潰れを小さく抑えることができる。
【００７１】
さらに、検査対象であるＩＣの設計において、はんだバンプの高さバラツキの要因となるはんだボール自体の直径許容差やはんだが濡れる部分のパッド径の許容差を緩和することができ、検査対象であるＩＣの低コスト化にも寄与できる。１〜３の実施の形態に関わるＩＣ検査用ソケットにより行われたバーンイン検査により、動作特性がＮＧとなったものが選別され、良品として残ったものが製品として出荷される。
【００７２】
最終選別された製品の外部電極がはんだバンプである場合、金属製のコンタクトピンによるバンプ下面の差込痕や側面の削れ等は発生せず、テープ回路上の電極パッドに形成された接触端子による０．０１ｍｍ以下の接触端子形状にならった圧痕が残るだけである。
【００７３】
以上のように、本発明によれば、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを用いた半導体装置の製造方法を実現することができる。
【００７４】
【発明の効果】
以上説明したように、本発明に係るＩＣ検査用ソケットによれば、テープ回路を用いた低コストなソケット構造において、ＩＣの隣接する外部突起電極の高さばらつき吸収に優れ、それに伴い更なる低荷重での検査が可能となり、今後のＩＣの更なる微細化、高密度化に対応しうる検査技術を確立できる。
【００７５】
つまり、複数の外部突起電極の高さバラツキを適切に吸収できる半導体素子検査用ソケットを実現することができる。
【００７６】
また、上記検査用ソケットを用いた半導体装置の検査方法及び製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に関わる半導体素子検査用ソケットの断面図である。
【図２】本発明と従来技術とを比較するための図である。
【図３】エラストマシートの各仕様におけるテープ回路上のパッド面の荷重に対する沈み込み量を測定した結果を示すグラフである。
【図４】本発明の第２の実施形態に関わる半導体素子検査用ソケットを示す図である。
【図５】本発明の第３の実施形態に関わる半導体素子検査用ソケットを示す図である。
【図６】本発明によるＩＣ検査用ソケットを用いて検査され、出荷される半導体装置の製造方法を示すフローチャートである。
【図７】シートコンタクト方式のＩＣ検査用ソケット構造の分解斜視図である。
【符号の説明】
１ エラストマシート
２ テープ回路
３ 外形ガイド部
４ マザーソケット
５ ＩＣ
６ 半田バンプ
７ 電極パッド
８ ＩＣソケット本体
９ 穴（孔）
１０ 外形ガイド逃げ部
１１ 溝
１２ スルーホール
Claims (8)
- 半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、上記半導体素子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子の検査を行う半導体素子検査用ソケットにおいて、
上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形することを特徴とする半導体素子検査用ソケット。 - 請求項１記載の半導体素子検査用ソケットにおいて、上記第２の距離は、上記第１の距離より、上記半導体素子の検査状態での押圧力に対するテープ回路面の平均的な沈み込み量の相当量分大であることを特徴とする半導体検査用ソケット。
- 半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、
半導体素子が押圧され検査状態にある上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形することを特徴とする半導体素子検査用ソケット。 - 半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体子をテープ回路方向に押圧することによって、上記半導体素子の検査を行う半導体素子検査用ソケットにおいて、
上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、かつ上記エラストマシートに穴または溝が形成され、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形することを特徴とする半導体素子検査用ソケット。 - 請求項４記載の半導体素子検査用ソケットにおいて、エラストマシートに形成された穴は、テープ回路上に形成された電極パッド位置に対向して形成されていることを特徴とする半導体素子検査用ソケット。
- 請求項４記戴の半導体素子検査用ソケットにおいて、エラストマシートには同一ピッチで格子状に溝が形成されており、上記格子状に形成された溝の交点位置が上記テープ回路上に形成された各々の電極パッド領域の範囲内にあることを特徴とする半導体素子検査用ソケット。
- 半導体装置の検査方法において、
半導体素子本体の下面側に複数の外部突起電極を有する半導体素子の検査に用いられ、上記複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを備え、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する半導体検査用ソケットを用い、
上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体素子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行うことを特徴とする半導体装置の検査方法。 - 半導体装置の製造方法において、
半導体素子本体の下面側に形成された複数の外部突起電極に接触する複数の電極パッドを有するテープ回路と、このテープ回路を支持し、その上面に凹部を有するマザーソケットと、このマザーソケットの凹部に収容され、上記テープ回路と上記マザーソケットとの間に配置されるエラストマシートとを有し、上記テープ回路と上記エラストマシートとの接触面の位置と上記半導体素子本体の下面との第１の距離が、上記テープ回路と上記マザーソケットとの接触面の位置と上記半導体素子本体の下面との第２の距離より小であり、上記半導体素子をテープ回路方向に押圧することによって上記テープ回路の半導体素子と対向する面が圧縮ひずみ方向に変形する半導体検査用ソケットを用いて、上記テープ回路上の電極パッドと上記外部突起電極とが対向するように半導体素子を上記テープ回路に搭載し、半導体素子をテープ回路方向に押圧することによって、上記テープ回路上の電極パッドと上記外部突起電極とを接触させて、上記半導体素子のバーイン検査を行うバーイン検査工程を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18213999A JP3559725B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18213999A JP3559725B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013207A JP2001013207A (ja) | 2001-01-19 |
| JP3559725B2 true JP3559725B2 (ja) | 2004-09-02 |
Family
ID=16113040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18213999A Expired - Fee Related JP3559725B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3559725B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003059602A (ja) | 2001-08-08 | 2003-02-28 | Yamaichi Electronics Co Ltd | 半導体装置用ソケット |
| US6910898B2 (en) * | 2002-07-09 | 2005-06-28 | Yamaichi Electronics Co., Ltd. | Socket for semiconductor device |
| EP1557908B1 (en) | 2004-01-05 | 2007-08-15 | Sumitomo Wiring Systems, Ltd. | A connector |
| JP4312685B2 (ja) | 2004-08-31 | 2009-08-12 | 山一電機株式会社 | 半導体装置の着脱方法、それが用いられる半導体装置の着脱装置、および半導体装置用ソケット |
| JP4068610B2 (ja) | 2004-10-01 | 2008-03-26 | 山一電機株式会社 | 半導体装置用キャリアユニットおよびそれを備える半導体装置用ソケット |
| KR101567956B1 (ko) * | 2014-06-05 | 2015-11-10 | 주식회사 아이에스시 | 컨택 시트 및 소켓 구조체 |
-
1999
- 1999-06-28 JP JP18213999A patent/JP3559725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013207A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100344490B1 (ko) | 반도체장치 및 그 제조방법 | |
| US9182443B2 (en) | Testing device and testing method thereof | |
| JP5851878B2 (ja) | 半導体モジュールの製造方法 | |
| JPH04321250A (ja) | 電気的相互接続装置 | |
| US7638881B2 (en) | Chip package | |
| KR20020001486A (ko) | 컨택터 및 컨택터를 사용한 시험 방법 | |
| JP2006162617A (ja) | 半導体パッケージテスト用コネクタ | |
| US6942493B2 (en) | Connector structure for connecting electronic parts | |
| US7683485B2 (en) | Semiconductor device | |
| US11199578B2 (en) | Testing apparatus and testing method | |
| JP3559725B2 (ja) | 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法 | |
| JP3453526B2 (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
| JP5266699B2 (ja) | コンタクト支持体及び半導体装置の実装構造 | |
| JP2006005368A (ja) | 半導体装置の製造方法 | |
| JP2010118472A (ja) | 電子装置の接続状態検査方法 | |
| JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
| JP2005249448A (ja) | 半導体部品検査装置 | |
| JP3891728B2 (ja) | 半導体装置の製造方法 | |
| JP3318891B2 (ja) | メンブレン型プローブ装置 | |
| JPH10150130A (ja) | 半導体装置用ソケット | |
| JP2005127961A (ja) | テスト用基板及びそれを使用したテスト装置 | |
| KR101329813B1 (ko) | 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법 | |
| JP3519923B2 (ja) | パッケージ基板検査装置 | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| KR100808579B1 (ko) | 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |