JP2004327853A - 半導体製造装置用コレット - Google Patents

半導体製造装置用コレット Download PDF

Info

Publication number
JP2004327853A
JP2004327853A JP2003122590A JP2003122590A JP2004327853A JP 2004327853 A JP2004327853 A JP 2004327853A JP 2003122590 A JP2003122590 A JP 2003122590A JP 2003122590 A JP2003122590 A JP 2003122590A JP 2004327853 A JP2004327853 A JP 2004327853A
Authority
JP
Japan
Prior art keywords
chip
collet
outer frame
semiconductor
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003122590A
Other languages
English (en)
Inventor
Nobuyuki Mori
伸之 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Semiconductors Kyushu Ltd
Original Assignee
NEC Semiconductors Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Semiconductors Kyushu Ltd filed Critical NEC Semiconductors Kyushu Ltd
Priority to JP2003122590A priority Critical patent/JP2004327853A/ja
Publication of JP2004327853A publication Critical patent/JP2004327853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manipulator (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】チップ搭載時のペースト飛散を防止し、良好な搭載を実現すること。
【解決手段】チップ4を吸着するために本体底部の中央に設けたチップ吸着部3と、このチップ吸着部3の外側の周囲にチップ吸着部3と一体に形成され、半導体チップ4全体を覆う外枠部2とを有し、外枠部2は、チップ4の側面と一定距離を空けて配置される。しかも、外枠部2の高さは、チップ4を吸着部3で吸着したとき、吸着部3の高さとチップ4の高さよりわずかに低く形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造治具に関し、特に半導体チップを基板などに搭載するための半導体製造装置用コレットに関する。
【0002】
【従来の技術】
従来、ダイボンディング装置などの半導体製造装置においては、半導体素子(チップ)を吸着するために、コレットと呼ばれる治具を用いている。このコレットは、操作性や位置決めのために、その半導体素子を吸着する底面に各種の工夫を施している。
【0003】
例えば、半導体素子の吸着と位置決めを容易にするために、底面にL字型の突き当て部を設けたもの(特許文献1参照)、外枠を設けたもの(特許文献2参照)など様々である。
【0004】
図3はこのような従来の一例を説明するためのダイボンディングコレットの主要部の斜視図である。図3に示すように、このダイボンディングコレット11は、底面(端面)12の1つの隅にL字型突き当て部13が設けられ、またほぼ中央に半導体素子4を吸着したり、エアーを排出したりする吸着(排気)口14を形成している。通常、半導体素子4は、後述するピックアップステージ上に複数個が配置され、またL字型突き当て部13は第1および第2の突き当て面13a,13bで構成されるとともに、半導体素子4の高さ(b cm)は、L字型突き当て部13の高さ(a cm)よりも高く設定されている。
【0005】
かかるコレット11は、吸着口14で半導体素子4をステージ上より吸着し、L字型突き当て部13で位置決めしたことにより、基板やリードフレームのアイランドなどの被搭載物上に移動させてボンディングする。
【0006】
なお、コレット11の動作については、省略した特許文献1の図2を参照すれば明らかである。
【0007】
図4(a)〜(c)はそれぞれ従来のまた別の例を説明するための工程順に示したダイボンディングコレットとステージや基板の正面図である。図4(a)〜(c)に示すように、かかるコレット11は、前述した特許文献1の図3,図4におけるL字型突き当て部13にも吸着面を形成したものである。すなわち、この例では、前述した図3の場合とは逆に、半導体素子4の高さ(b cm)が、L字型突き当て部13の高さ(a cm)よりも低く設定されている場合である。
【0008】
まず、図4(a)に示すように、コレット11のL字型突き当て部13をピックアップステージ15上に配置された半導体素子(チップ)4に突き当て、所定位置へ移動させる。
【0009】
ついで、図4(b)に示すように、L字型突き当て部13の吸着口(詳細については、特許文献1の図3参照)により半導体素子4を吸着し、ダイボンディングペースト17をポッティングした基板16上で位置合わせを行う。
【0010】
しかる後、図4(c)に示すように、コレット11が降下し、半導体素子4を所定の位置に搭載する。このとき、コレット底面の吸着口からはエアーなどの気体が噴出されるとともに、コレット11は左右にスクラブ動作する。
【0011】
図5(a),(b)はそれぞれ従来のさらに別の例を説明するための工程順に示したクランプ治具の断面図である。図5(a),(b)に示すように、この例は、外枠を設けたものであり、前述した特許文献2における図2(a),(b)を表わしている。
【0012】
まず、図5(a)に示すように、窓22の周囲に絶縁性接着剤23を塗布したチップ支持板21をクランプ治具20で挟み込み、UVテープ18の上に接着されている位置補正済みのチップ4の上に移動させる。なお、19はテープ18のチップ4とは反対の側に配置され、チップ4を突上げるためのピンである。
【0013】
ついで、図5(a)に示すように、突上げピン19でUVテープ18をつき通してチップ4を持ち上げ、チップ支持板21に接着する。
【0014】
以下、図示省略しているが、突上げピン19の上に乗ったチップ4およびチップ支持板21をクランプ治具20から外し、代りにコレットでチップ支持板21を吸着することにより、ダイステージに搭載ようにしている。
【0015】
【特許文献1】
特開2000−124233号公報(第4乃至7頁、図1,図4)
【特許文献2】
特開平7−7026号公報(第3頁、第2図)
【0016】
【発明が解決しようとする課題】
上述した従来の半導体製造装置用コレット(図3,図4)は、底面に外枠を設けているが、その外枠はL字型であるため、2辺のみに設置されているに過ぎない。すなわち、この外枠は、半導体素子(チップ)の2辺に接触する構造である。したがって、半導体素子(チップ)を吸着した状態でダイボンディングペーストを備えた基板などに搭載しようとすると、ダイボンディングペーストの飛散を防止できないという欠点がある。しかも、このようなコレットは、外枠部が半導体素子に接触する構造になっており、そのつ外枠の高さは半導体素子厚より低い為、リードフレームに搭載した際、銀ペースの飛散りを防止できないという欠点がある。
【0017】
また、上述した従来の半導体製造装置用クランプ(図5)は、コレットに先立って用いるクランプに外枠を設けている。しかし、その外枠は、半導体素子を支持するチップ支持板に接触する構造になっている。しかも、その外枠の厚さは半導体素子の厚さを越えるため、半導体素子をリードフレームのアイランドなどに搭載する際には、外枠自体がリードフレームに当たってしまい、搭載できないという欠点がある。しかも、このクランプは、外枠の高さが半導体素子より高い為リードフレームに搭載した際、外枠がリードフレームに当り良好な搭載を実現できないという欠点がある。
【0018】
本発明の目的は、このような半導体素子(チップ)搭載時のペーストの飛散を確実に防止するとともに、良好な搭載を実現することのできる半導体製造装置用コレットを提供することにある。
【0019】
【課題を解決するための手段】
本発明の半導体製造装置用コレットは、半導体チップを吸着するために底部の中央に設けた半導体チップ吸着部と、前記半導体チップ吸着部の外側の周囲に形成されるとともに、前記半導体チップ吸着部と一体に形成され、前記半導体チップ全体を覆う外枠部とを有し、前記外枠部は、前記半導体チップの4つの側面と一定距離を空けて配置されることを特徴としている。
【0020】
また、このコレットにおける外枠部は、その高さが前記半導体チップを前記チップ吸着部で吸着したとき、前記チップ吸着部の高さおよび前記半導体チップの高さよりわずかに低く形成することを特徴としたり、正方形もしくは長方形の四辺形に形成することを特徴としている。
【0021】
さらに、このコレットにおけるチップ吸着部は、正方形もしくは長方形の四辺形に形成し、前記半導体チップを吸着する底面の吸着口を、線状もしくはスポット状に形成したり、あるいは飛々に形成し、前記半導体チップを吸着する底面の吸着口を、線状もしくはスポット状に形成することを特徴としている。
【0022】
また、このコレットにおけるチップ吸着部で前記半導体素子を吸着し、銀ペーストを塗布したリードフレームのアイランド部に、100g程度の軽荷重で搭載するとき、前記外枠部の先端は、前記リードフレームの前記アイランド部に接触しない程度までの距離に降りてくることを特徴としている。
【0023】
【発明の実施の形態】
本発明の半導体製造装置用コレットは、コレット本体の底部の中央に半導体チップ吸着部を設けること、その半導体チップ吸着部の外側にはコレット本体と一体に形成され且つチップ全体を覆う外枠を設けること、その外枠はチップの4つの側面と一定距離を空けて配置されること、またその外枠の高さはチップをチップ吸着部で吸着した際、チップ吸着部の高さおよび半導体チップの高さよりわずかに低くなることなどを特徴としている。以下、本発明の実施の形態について図面を参照して説明する。
【0024】
図1は本発明の一実施の形態を示す半導体製造装置用コレット本体の断面図である。まず、図1に示すように、本実施の形態におけるコレット本体1は、底部の中央に半導体素子4を吸着するためのチップ吸着部3を設け、そのチップ吸着部3の外側にはコレット本体1と一体に形成され、しかもチップ4の全体を覆う外枠部2を設けている。このチップ吸着部3は、正方形もしくは長方形の四辺形に形成してもよく、あるいは飛々に形成してあってもよい。また、このチップ吸着部3の底面には、図示省略しているが、半導体素子4を吸着するための吸着口を、線状もしくはスポット状に形成している。
【0025】
さらに、外枠部2はチップ4の4つの側面と所定の距離を空けて配置され、後述する銀ペーストの外部への飛散を確実にするために、正方形もしくは長方形の四辺形に形成されている。また、この外枠部2は、その高さを、銀ペーストの外部への飛散を確実にするとともに、チップ4をリードフレームの銀ペースト6を塗布したアイランド部5に対して良好に搭載できるようにするために、チップ4をチップ吸着部3で吸着した際、チップ吸着部3の高さおよび半導体チップ4の高さよりわずかに低くなるようにしている。この結果、半導体素子4をリードフレームのアイランド5に当てた(水平に搭載した)際、外枠部2がアイランド5に接触しないで済む。
【0026】
図2は図1におけるコレット本体底部の平面図である。図2に示すように、外枠部2を設けたコレット本体1のチップ吸着部3で半導体素子4を吸着し、銀ペースト6を塗布したリードフレームのアイランド部5に、100g程度の荷重で搭載する。その際、外枠部2の先端は、リードフレームのアイランド部5に接触しない程度までの距離に降りてくる。
【0027】
このように、コレット本体1の外枠部2が半導体素子4の全体を覆い且つ半導体素子4と一定距離だけ離れ、外枠部2の先端がリードフレームのアイランド部5に接触しない程度まで降りてくることにより、半導体素子4を搭載する際に銀ペースト6が外へ押し出され、一部が飛散してリードフレーム全体に付着してしまうのを阻止することになる。
【0028】
【発明の効果】
以上説明したように、本発明の半導体製造装置用コレットは、外枠を半導体素子に対し一定の距離だけ離れた個所に設けており、その外枠部の高さをリードフレームのアイランド部に接触しない程度にしてあるため、銀ペーストの飛散りを防止できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体製造装置用コレット本体の断面図である。
【図2】図1におけるコレット本体底部の平面図である。
【図3】従来の一例を説明するためのダイボンディングコレットの主要部の斜視図である。
【図4】従来の他の例を説明するための工程順に示したダイボンディングコレット,ステージ,基板の正面図である。
【図5】従来のさらに別の例を説明するための工程順に示したクランプ治具の断面図である。
【符号の説明】
1 コレット本体
2 外枠部
3 チップ吸着部
4 半導体素子(チップ)
5 リードフレームのアイランド部
6 銀ペースト

Claims (6)

  1. 半導体チップを吸着するために底部の中央に設けた半導体チップ吸着部と、前記半導体チップ吸着部の外側の周囲に形成されるとともに、前記半導体チップ吸着部と一体に形成され、前記半導体チップ全体を覆う外枠部とを有し、前記外枠部は、前記半導体チップの4つの側面と一定距離を空けて配置されることを特徴とする半導体製造装置用コレット。
  2. 前記外枠部は、その高さが前記半導体チップを前記チップ吸着部で吸着したとき、前記チップ吸着部の高さおよび前記半導体チップの高さよりわずかに低く形成したことを特徴とする請求項1記載の半導体製造装置用コレット。
  3. 前記外枠部は、正方形もしくは長方形の四辺形に形成されることを特徴とする請求項1記載の半導体製造装置用コレット。
  4. 前記チップ吸着部は、正方形もしくは長方形の四辺形に形成し、前記半導体チップを吸着する底面の吸着口を、線状もしくはスポット状に形成したことを特徴とする請求項1記載の半導体製造装置用コレット。
  5. 前記チップ吸着部は、飛々に形成し、前記半導体チップを吸着する底面の吸着口を、線状もしくはスポット状に形成したことを特徴とする請求項1記載の半導体製造装置用コレット。
  6. 前記チップ吸着部で前記半導体素子を吸着し、銀ペーストを塗布したリードフレームのアイランド部に、100g程度の軽荷重で搭載するとき、前記外枠部の先端は、前記リードフレームの前記アイランド部に接触しない程度までの距離に降りてくることを特徴とする請求項1記載の半導体製造装置用コレット。
JP2003122590A 2003-04-25 2003-04-25 半導体製造装置用コレット Pending JP2004327853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003122590A JP2004327853A (ja) 2003-04-25 2003-04-25 半導体製造装置用コレット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003122590A JP2004327853A (ja) 2003-04-25 2003-04-25 半導体製造装置用コレット

Publications (1)

Publication Number Publication Date
JP2004327853A true JP2004327853A (ja) 2004-11-18

Family

ID=33500766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003122590A Pending JP2004327853A (ja) 2003-04-25 2003-04-25 半導体製造装置用コレット

Country Status (1)

Country Link
JP (1) JP2004327853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744147B1 (ko) 2006-08-22 2007-08-01 삼성전자주식회사 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744147B1 (ko) 2006-08-22 2007-08-01 삼성전자주식회사 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법

Similar Documents

Publication Publication Date Title
WO2017164294A1 (ja) 剥離装置
JP2007201259A5 (ja)
JP4408097B2 (ja) 半導体部品のピックアップ方法
JP5775956B2 (ja) Ledチップ用蛍光フィルムピックアップ装置
KR100817068B1 (ko) 박형의 반도체 칩 픽업 장치 및 방법
JP2004327853A (ja) 半導体製造装置用コレット
JP2003229637A (ja) レーザダイオード装置及びその実装装置
JP5422176B2 (ja) 保持テーブルおよび切削装置
JP4459844B2 (ja) 半導体チップの実装装置
JP2003340787A (ja) 基板の固定装置及び固定方法
JP5662744B2 (ja) 保持装置
KR102007400B1 (ko) 콜릿
KR20010093521A (ko) 반도체 칩 픽업 장치 및 방법
JP2004273529A (ja) ダイピックアップ装置
JP2002043353A (ja) Bga素子用吸着器具及び吸着方法
JP2008153487A (ja) 半導体装置の製造装置と製造方法
JPH05286568A (ja) ウエハ吸着装置とこれを用いた半導体装置製造方法
JPH07176551A (ja) 半導体部品用コレット
JPH06216168A (ja) 半導体装置の製造装置
JP3031084B2 (ja) チップの位置ずれ補正装置
KR20200039170A (ko) 칩 이송 장치
JP3789360B2 (ja) プリント基板の実装部品マスキング装置および方法
JP2014165301A (ja) 半導体チップのピックアップ装置
JP2023058214A (ja) 部品圧着装置および部品圧着方法
JP2012142549A (ja) 薄型基板用支持体脱着設備及びその脱着方法