KR20200039170A - 칩 이송 장치 - Google Patents

칩 이송 장치 Download PDF

Info

Publication number
KR20200039170A
KR20200039170A KR1020180118739A KR20180118739A KR20200039170A KR 20200039170 A KR20200039170 A KR 20200039170A KR 1020180118739 A KR1020180118739 A KR 1020180118739A KR 20180118739 A KR20180118739 A KR 20180118739A KR 20200039170 A KR20200039170 A KR 20200039170A
Authority
KR
South Korea
Prior art keywords
adsorption
adsorption member
partition wall
wall portion
chip
Prior art date
Application number
KR1020180118739A
Other languages
English (en)
Inventor
도래형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180118739A priority Critical patent/KR20200039170A/ko
Publication of KR20200039170A publication Critical patent/KR20200039170A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 실시예에 따른 칩 이송 장치는 진공라인에 연결된 이송부 본체 및 상기 이송부 본체에 결합되며 칩의 흡착을 위한 흡착홈이 형성된 흡착부재를 포함하며, 상기 흡착홈의 외곽에 배치되는 격벽부는 상기 흡착부재의 일측에서의 두께와 타측에서의 두께가 서로 다를 수 있다.

Description

칩 이송 장치{Apparatus for transfer chip}
본 발명은 칩 이송 장치에 관한 것이다.
일반적으로 다이 본딩 공정의 수행시 반도체 칩을 이송하기 위한 칩 이송 장치가 사용된다. 그리고, 반도체 칩은 칩 이송 장치의 흡착부재에 흡착된 상태에서 기판으로 이송되고, 기판으로 이송된 반도체 칩이 흡착부재로부터 분리되면서 기판에 실장된다.
그런데, 반도체 칩의 흡착 시 흡착부재의 가장자리에 변형이 발생되어 불량이 발생되는 문제가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 칩을 부착 시 발생되는 불량을 억제할 수 있는 칩 이송 장치를 제공하는 것이다.
예시적인 실시예에 따른 칩 이송 장치는 진공라인에 연결된 이송부 본체 및 상기 이송부 본체에 결합되며 칩의 흡착을 위한 흡착홈이 형성된 흡착부재를 포함하며, 상기 흡착홈의 외곽에 배치되는 격벽부는 상기 흡착부재의 일측에서의 두께와 타측에서의 두께가 서로 다를 수 있다.
칩을 부착 시 발생되는 불량을 억제할 수 있는 칩 이송 장치를 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 내지 도 4는 예시적인 실시예에 따른 칩 이송 장치를 이용한 다이본딩 방법을 설명하기 위한 설명도이다.
도 5는 칩 이송 장치의 흡착부재를 나타내는 저면 사시도이다.
도 6은 도 5의 I-I'선을 따른 단면도이다.
도 7은 흡착부재의 제1 변형 실시예를 나타내는 단면도이다.
도 8은 흡착부재의 제2 변형 실시예를 나타내는 단면도이다.
도 9는 흡착부재의 제3 변형 실시예를 나타내는 단면도이다.
먼저, 도 1 내지 도 4를 참조하여 다이본딩 방법에 대하여 간략하게 살펴보기로 한다.
도 1 내지 도 4는 예시적인 실시예에 따른 칩 이송 장치를 이용한 다이본딩 방법을 설명하기 위한 설명도이다.
먼저, 도 1을 참조하면, 반도체 칩(10)은 다이싱 공정에 의해 절단된 상태로 하면이 다이싱 테이프(20)의 접착제층에 접착된 상태로 제공된다. 한편, 다이싱 테이프(20)는 일예로서 흡착 스테이지(미도시) 등에 의해 고정되어 있다.
그리고, 다이싱 테이프(20)가 찢어지지 않을 정도로 압력 핀(22)을 통해 반도체 칩(10)의 하측을 밀어 올린다. 이 박리 공정에 의해 반도체 칩(10)과 다이싱 테이프(20)와의 접촉 면적이 줄어 든다. 이에 따라, 다이싱 테이프(20)에서 용이하게 반도체 칩(10)이 박리되게 된다. 이 상태의 반도체 칩(10)의 상부에 흡착부재(140)가 배치된다. 이 때, 흡착부재(140)의 흡착홈(142)이 반도체 칩(10)의 가장자리에 대향되도록 흡착부재(140)가 반도체 칩(10)에 근접된다.
이후, 도 2에 도시된 바와 같이, 흡착부재(140)의 흡착홈(142)에 진공원(미도시)을 통해 기체를 흡입함으로써, 흡착홈(142)에 반도체 칩(10)을 흡착한다. 그리고, 흡착부재(140)의 격벽부(144)의 저면과 반도체 칩(10)의 상면을 틈새 없이 밀착시킴으로써, 흡착부재(140)에 반도체 칩(10)을 흡착시키는 흡착 공정을 수행한다.
이후, 도 3에 도시된 바와 같이, 반도체 칩(10)의 본딩 공정을 수행한다. 먼저, 흡착부재(140)을 조작하여 반도체 칩(10)이 실장되는 기판(30)의 다이 본드 페이스트(32)의 상부에 반도체 칩(10)이 위치하도록 한다. 이후, 반도체 칩(10)의 하면을 다이 본드 페이스트(32)에 접촉시켜 반도체 칩(10)을 흡착부재(140)로부터 분리시킨다.
이때, 흡착홈(142) 측으로부터 공기가 유입되면서 반도체 칩(10)을 가압하여 반도체 칩(10)이 흡착부재(140)로부터 분리될 수 있는 것이다.
이후, 도 4에 도시된 바와 같이, 기판(30)의 단자(31)와 반도체 칩(10)의 상면 단자를 전기적으로 연결한다.
상기한 공정에 의해 반도체 칩(10)의 다이본딩이 완료된다.
도 5는 칩 이송 장치의 흡착부재를 나타내는 저면 사시도이고, 도 6은 도 5의 I-I'선을 따른 단면도이다.
도 1 내지 3 및 도 5 내지 6을 참조하면, 칩 이송 장치는 칩 이송부(100)를 구비하며, 칩 이송부(100)는 이송부 본체(120) 및 흡착부재(140)를 포함한다.
이송부 본체(120)는 대략 사각뿔대의 형상을 가질 수 있으며, 외부의 진공원(미도시)에 연결된다. 그리고, 이송부 본체(120)에는 기체가 유동되는 기체 유동로(122)가 형성된다. 기체 유동로(122)는 관 형상을 가질 수 있으며, 흡착부재(140)에 연결된다. 일예로서, 기체 유동로(122)의 일측은 이송부 본체(120)의 저면으로 노출되며, 후술할 흡착부재(140)의 연결홀(146)에 연결된다.
일예로서, 이송부 본체(120)는 스테인레스와 같은 금속 재질로 이루어질 수 있으며, 흡착부재(140)를 지지하는 동시에 기체의 유동 경로를 제공하는 역할을 수행한다.
한편, 흡착부재(140)는 이송부 본체(120)의 저면에 결합된다. 그리고, 흡착부재(140)는 탄성을 가진 재질, 예를 들어 고무 재질로 이루어질 수 있다. 또한, 흡착부재(140)에는 상기한 이송부 본체(120)의 기체 유동로(122)에 연결되는 연결홀(146)이 형성된다. 연결홀(146)은 일예로서, 흡착부재(140)의 네 측면에 인접 배치될 수 있다. 그리고, 흡착부재(140)에는 연결홀(146)에 연결되는 흡착홈(142)이 형성된다. 흡착홈(142)은 경사지게 배치될 수 있다. 즉, 흡착부재(140)의 격벽부(144)는 이송부 본체(120)에 설치되는 경우 흡착부재(140)의 높이 방향으로 하부(저면)에서 상부(상면)로 갈수록 두께가 두꺼워질 수 있다. 다만, 도 5는 흡착부재(140)의 저면 사시도이고, 도 6은 도 5에 도시된 I-I'선을 따른 단면도이므로 도 5 및 도 6에서는 격벽부(144)의 두께가 상부에서 하부측으로 갈수록 두껍게 도시되었으나, 이송부 본체(120)에 설치되는 경우 격벽부(144)는 흡착부재(140)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워진다.
이와 같이, 격벽부(144)의 두께가 높이 방향의 하부에서 상부로 갈수록 두께가 두꺼워지도록 형성되므로, 반도체 칩(10)의 흡착 시 격벽부(144)가 변형되는 것을 저감시킬 수 있다. 다시 말해, 변형이 발생될 수 있는 영역에서의 격벽부(144)의 두께가 보다 두껍게 형성될 수 있으므로 격벽부(144)가 변형되는 것을 저감시킬 수 있는 것이다.
이에 대하여 보다 자세하게 살펴보면, 상기한 다이 본딩 공정에 사용되는 반도체 칩(10)의 두께가 30㎛ 이하인 경우 흡착부재(140)의 흡착홈(142)을 따라 반도체 칩(10)이 휘어져 들어갈 수 있다. 이러한 경우 다이 본딩 공정 시 반도체 칩(10)과 기판(20) 사이에 공동(Void)가 발생된다. 따라서, 흡착홈(142)을 흡착부재(140)의 가장자리에 배치되도록 형성하여 공동의 발생을 억제한다.
그런데, 흡착홈(142)을 흡착부재(140)의 가장자리에 배치되도록 형성하는 경우 격벽부(144)의 두께가 얇아진다. 즉, 흡착부재(140)의 흡착홈(142)이 경사지게 배치되지 않으면서 흡착홈(142)이 흡착부재(140)의 가장자리에 배치되는 경우 격벽부(144)의 두께가 얇아진다. 이에 따라, 반도체 칩(10)의 흡착 시 격벽부(144)의 강성이 낮아 쉽게 구부러진다. 하지만, 상기한 바와 같이 격벽부(144)의 두께가 높이 방향의 하부에서 상부로 갈수록 두꺼워지도록 형성되므로, 반도체 칩(10)의 흡착 시 격벽부(144)의 강성을 증가시킬 수 있다. 결국 격벽부(144)의 변형에 의한 반도체 칩(10)의 흡착이 불완전하게 이루어지는 것을 방지할 수 있다.
상기한 바와 같이, 흡착부재(140)의 격벽부(144) 두께를 흡착부재(140)의 높이 방향의 하부에서 상부로 갈수록 두껍게 형성함으로써 반도체 칩(10)의 흡착 시 격벽부(144)의 변형을 억제할 수 있다.
이하에서는 도면을 참조하여 흡착부재의 변형 실시예에 대하여 설명하기로 한다.
도 7은 흡착부재의 제1 변형 실시예를 나타내는 단면도이다.
도 7을 참조하면, 흡착부재(240)에는 연결홀(146, 도 1 내지 3 및 도 5 참조)에 연결되는 흡착홈(242)이 형성된다. 흡착홈(242)은 수직으로 배치될 수 있다. 다만, 흡착부재(240)의 격벽부(244)는 흡착부재(240)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워질 수 있다. 다만, 도 7은 도 6에서 같이 흡착부재(140)의 저면 사시도에 대한 단면도이므로 격벽부(244)의 두께가 상부에서 하부측으로 갈수록 두껍게 도시되었으나, 이송부 본체(120, 도 1 내지 도 3 참조)에 설치되는 경우 격벽부(244)는 흡착부재(240)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워진다.
이와 같이, 격벽부(244)의 두께가 높이 방향의 하부에서 상부로 갈수록 두께가 두꺼워지도록 형성되므로, 반도체 칩(10)의 흡착 시 격벽부(244)가 변형되는 것을 저감시킬 수 있다. 다시 말해, 변형이 발생될 수 있는 영역에서의 격벽부(244)의 두께가 보다 두껍게 형성될 수 있으므로 격벽부(244)가 변형되는 것을 저감시킬 수 있는 것이다.
도 8은 흡착부재의 제2 변형 실시예를 나타내는 단면도이다.
도 8을 참조하면, 흡착부재(340)는 연결홀(146, 도 1 내지 3 및 도 5 참조)에 연결되는 흡착홈(342)이 형성된다. 흡착홈(342)은 라운드지게 형성될 수 있다. 이에 따라, 흡착부재(340)의 격벽부(344)는 흡착부재(340)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워질 수 있다. 또한, 도 8도 도 6에서와 같이 흡착부재(340)의 저면 사시도에 대한 단면도이므로 격벽부(344)의 두께가 상부에서 하부측으로 갈수록 두껍게 도시되었으나, 이송부 본체(120, 도 1 내지 도 3 참조)에 설치되는 경우 격벽부(344)는 흡착부재(340)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워진다.
이와 같이, 격벽부(344)의 두께가 높이 방향의 하부에서 상부로 갈수록 두께가 두꺼워지도록 형성되므로, 반도체 칩(10)의 흡착 시 격벽부(344)가 변형되는 것을 저감시킬 수 있다. 다시 말해, 변형이 발생될 수 있는 영역에서의 격벽부(344)의 두께가 보다 두껍게 형성될 수 있으므로 격벽부(344)가 변형되는 것을 저감시킬 수 있는 것이다.
도 9는 흡착부재의 제3 변형 실시예를 나타내는 단면도이다.
도 9를 참조하면, 흡착부재(440)는 연결홀(146, 도 1 내지 3 및 도 5 참조)에 연결되는 흡착홈(442)이 형성된다. 흡착홈(442)은 계단 형상을 가지도록 형성될 수 있다. 이에 따라, 흡착부재(440)의 격벽부(444)는 흡착부재(440)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워질 수 있다. 또한, 도 9도 도 6에서와 같이 흡착부재(440)의 저면 사시도에 대한 단면도이므로 격벽부(444)의 두께가 상부에서 하부측으로 갈수록 두껍게 도시되었으나, 이송부 본체(120, 도 1 내지 도 3 참조)에 설치되는 경우 격벽부(444)는 흡착부재(440)의 높이 방향으로 하부에서 상부로 갈수록 두께가 두꺼워진다.
이에 대하여 보다 자세하게 살펴보면, 흡착홈(442)은 흡착부재(440)의 하면으로 노출되는 제1 수직부(442a)와, 제1 수직부(442a)에 연결되는 수평부(442b) 및 수평부(442b)에 연결되는 제2 수직부(442c)를 구비할 수 있다. 여기서는 2단의 단차를 가진 계단 형상인 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 단차의 개수는 다양하게 변경 가능할 것이다.
그리고, 격벽부(444)는 제1 수직부(442a)의 외측에 배치되는 제1 격벽부(444a)와, 제1 격벽부(444a)보다 두께가 두껍게 형성되는 제2 격벽부(444b)를 구비할 수 있다. 그리고, 제1 격벽부(444a)의 높이는 변형 시에도 흡입력에 영향을 주지 않을 정도의 높이를 가지는 것이 바람직할 것이다.
한편, 흡착부재(440)에는 상기한 수평부(442b)의 일부를 덮도록 형성되는 덮개부(448)가 구비될 수 있다.
이와 같이, 격벽부(444)의 두께가 높이 방향의 하부의 두께보다 상부의 두께가 두꺼워지도록 형성되므로, 반도체 칩(10)의 흡착 시 격벽부(444)가 변형되는 것을 저감시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 칩 이송 장치 120 : 이송부 본체
140, 240, 340, 440 : 흡착부재
142, 242, 342, 442 : 흡착홈
144, 244, 344, 444 : 격벽부 146 : 연결홀

Claims (10)

  1. 진공라인에 연결된 이송부 본체; 및
    상기 이송부 본체에 결합되며 칩의 흡착을 위한 흡착홈이 형성된 흡착부재;
    를 포함하며,
    상기 흡착홈의 외곽에 배치되는 격벽부는 상기 흡착부재의 일측에서의 두께와 타측에서의 두께가 서로 다른 칩 이송 장치.
  2. 제1항에 있어서,
    상기 격벽부는 상기 흡착부재의 일측으로부터 타측으로 갈수록 두께가 두꺼운 칩 이송 장치.
  3. 제2항에 있어서,
    상기 흡착부재의 흡착홈은 하면에 대하여 경사지게 형성되는 칩 이송 장치.
  4. 제2항에 있어서,
    상기 흡착홈은 상기 이송부 본체에 형성된 기체 유동로에 연결되는 연결홀을 구비하며,
    상기 연결홀은 복수개가 형성되는 칩 이송 장치.
  5. 제2항에 있어서,
    상기 흡착부재의 흡착홈은 하면에 대하여 수직하게 배치되는 칩 이송 장치.
  6. 제2항에 있어서,
    상기 흡착부재의 흡착홈은 라운드지게 형성되는 칩 이송 장치.
  7. 제1항에 있어서,
    상기 흡착부재의 흡착홈은 계단 형상을 가지도록 형성되는 칩 이송 장치.
  8. 제7항에 있어서,
    상기 흡착부재의 흡착홈은 제1 수직부와, 상기 제1 수직부에 연결되는 수평부 및 상기 수평부에 연결되는 제2 수직부를 구비하는 칩 이송 장치.
  9. 제8항에 있어서,
    상기 흡착부재는 상기 수평부의 일부를 덮도록 형성되는 덮개부를 구비하는 칩 이송 장치.
  10. 제8항에 있어서,
    상기 격벽부는 상기 제1 수직부의 외측에 배치되는 제1 격벽부와, 상기 제1 격벽부보다 두께가 두껍게 형성되는 제2 격벽부를 구비하는 칩 이송 장치.
KR1020180118739A 2018-10-05 2018-10-05 칩 이송 장치 KR20200039170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180118739A KR20200039170A (ko) 2018-10-05 2018-10-05 칩 이송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180118739A KR20200039170A (ko) 2018-10-05 2018-10-05 칩 이송 장치

Publications (1)

Publication Number Publication Date
KR20200039170A true KR20200039170A (ko) 2020-04-16

Family

ID=70454628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180118739A KR20200039170A (ko) 2018-10-05 2018-10-05 칩 이송 장치

Country Status (1)

Country Link
KR (1) KR20200039170A (ko)

Similar Documents

Publication Publication Date Title
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
TWI665757B (zh) 半導體製造裝置及半導體裝置之製造方法
TWI437669B (zh) 電子封裝裝置及電子封裝方法
US8141612B2 (en) Device for thin die detachment and pick-up
JP2005322815A (ja) 半導体製造装置および半導体装置の製造方法
JP6685245B2 (ja) 半導体製造装置および半導体装置の製造方法
US7182118B2 (en) Pick and place assembly for transporting a film of material
JPWO2005029574A1 (ja) コレット、ダイボンダおよびチップのピックアップ方法
KR20190032180A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
JP2013102126A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP6542464B2 (ja) 剥離装置
CN103311150B (zh) 半导体制造装置以及半导体制造装置的控制方法
KR20200039170A (ko) 칩 이송 장치
JP5679950B2 (ja) 電子部品保持具
TWI443771B (zh) 封裝用基板固定裝置及半導體晶片封裝體的製造方法
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法
CN102832158B (zh) 半导体器件的制造装置和半导体器件的制造方法
JP4173170B2 (ja) フィルムマウント用コレットおよびフィルムマウント方法
JP2006303103A (ja) 導電性ボールの搭載方法および搭載装置
JP2014239090A (ja) ピックアップシステム
CN220189689U (zh) Led基板结构和真空转移平台
CN110767612B (zh) 贴合结构与贴合方法
TW202403933A (zh) 晶片分離器及包括該晶片分離器的黏晶裝置
JP2002353401A (ja) チップ吸着用ダイコレット及び半導体製造方法
JP6408394B2 (ja) 半導体装置、半導体装置の製造方法、及び製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment