TWI437669B - 電子封裝裝置及電子封裝方法 - Google Patents

電子封裝裝置及電子封裝方法 Download PDF

Info

Publication number
TWI437669B
TWI437669B TW100119034A TW100119034A TWI437669B TW I437669 B TWI437669 B TW I437669B TW 100119034 A TW100119034 A TW 100119034A TW 100119034 A TW100119034 A TW 100119034A TW I437669 B TWI437669 B TW I437669B
Authority
TW
Taiwan
Prior art keywords
wafer
electronic component
tape
release tape
suction
Prior art date
Application number
TW100119034A
Other languages
English (en)
Other versions
TW201209967A (en
Inventor
Takatoyo Yamakami
Hidehiko Kira
Takashi Kubota
Kiyoshi Oi
Kiyoaki Iida
Takashi Kurihara
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201209967A publication Critical patent/TW201209967A/zh
Application granted granted Critical
Publication of TWI437669B publication Critical patent/TWI437669B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Description

電子封裝裝置及電子封裝方法 發明領域
於此中所討論的實施例是指向於一種電子封裝裝置及一種電子封裝方法。
 發明背景
在一習知電子封裝技術中，要把一電子組件安裝到一基板上，具有一抽吸孔(suction opening)的一接合工具(bonding tool)藉一抽吸力來固持一電子組件壓靠一釋放膠帶(release tape)、把該電子組件壓靠一施加在該基板上的黏著劑、及加熱該電子組件。更特別地，該接合工具藉抽吸力固持一釋放膠帶，其是為一可釋放氟化膠帶(releasable fluorinated tape)，而然後以一根針在該氟化膠帶上形成一開孔以致於該開孔是與該接合工具的晶片抽吸孔對準。該接合工具然後藉抽吸力固持一晶片而然後把該晶片安裝到該基板上。
由於輕薄大尺寸積體電路(LSI)封裝的近代趨勢，輕薄電子組件(晶片)和覆晶晶片是被使用越來越多作為埋藏組件。在層疊電子組件是形成於一封裝體內部的多晶片實施中，在某些情況中，一懸空(overhang)是形成，即，一上晶片(第二電子組件)從一下晶片(第一電子組件)的周緣突伸出來。
如果一懸空發生的話，隨著晶片的厚度減少，重要的問題發生，像是在上晶片打線之性能上的降低以及晶片斷裂般。為了防止由一懸空所引起的問題，像是在上晶片打線之性能上的降低以及晶片斷裂般，藉著使黏著劑從下晶片的周緣突伸出來，以在下晶片安裝於基板上之前施加到基板之黏著劑(底膠材料)來強化該懸空的手段是被考量。根據這手段，上晶片是安裝在一個包括下晶片之上表面與底膠材料之上表面之突出部份的區域上。
然而，如果一下晶片是利用以上之習知懸空強化技術來安裝到基板上的話，由於該釋放膠帶是因熱而膨脹且一摺線是形成，該摺線是轉印到從下晶片之周緣突伸出來的底膠材料上。
該氟化膠帶未被固持在適當位置：由於在晶片安裝期間來自該接合工具的熱(例如，大約200℃或更高)，由，例如，聚四氟乙稀(PTEE)薄膜製成的氟化膠帶是膨脹而一摺線是形成在一膨脹部份與一非膨脹部份之間。該摺線延伸到一個形成有作為填料之底膠材料的區域而，因此，該摺線是形成在該填料上。
如果一摺線是轉印到底膠材料之安裝有上晶片之上表面的話，是有在上晶片打線之性能上之降低、在打線期間形成之斷裂、在安裝有晶片之黏著表面之黏著力上之降低等等的可能性。此外，如果過量的黏著劑是由於對黏著劑之供應量的不良控制而意外地被供應的話，過多的黏著劑會污染相鄰之組件的重要問題出現。不管底膠材料的類型(片狀或膏狀)以及上晶片之黏著劑的類型(片狀或膏狀)，以上的問題皆會發生。如果該上晶片的厚度是大約200μm或較低的話，斷裂的可能性變得高。
縱使不再有晶片被安裝，即，僅一個晶片被安裝，當過量的黏著劑被供應時，因為一摺線是形成，過多的黏著劑污染導線圖案的重要問題是產生。
據此，本發明之實施例之目的是為防止摺線形成於底膠材料的表面上。
專利文件1：日本早期公開專利公告第2003-7771號案
專利文件2：日本早期公開專利公告第2006-66767號案
 發明概要
根據本發明之實施例的特徵，一種用於把電子組件安裝於基板上的電子封裝裝置包括一固持一第一電子組件壓靠一由抽吸力固持之釋放膠帶的接合工具，其中，該接合工具具有一由該第一電子組件固持壓靠的第一抽吸孔及，一包圍該第一抽吸孔之容納該釋放膠帶的溝渠，該溝渠在一位於位在第一電子組件與基板之間之黏著劑之輪廓外部的區域延伸。
圖式簡單說明
第1A和1B圖是為本實施例之電子封裝裝置之接合工具的示意圖；第2圖是為有一晶片安裝在上面之基板的示意圖；第3圖是為本實施例之電子封裝裝置之架構的示意圖；第4A和4B圖是為有一多晶片安裝在上面之基板的示意圖；第5A至5F圖是為描繪一摺線是如何形成在一底膠材料上的示意圖；第6A至6C圖是為留在用過之膠帶與形成於產品上之摺線之軌跡的第一示意圖；第7A至7C圖是為留在用過之膠帶與形成於產品上之摺線之軌跡的第二示意圖；第8A至8C圖是為當所揭露之技術被使用時留在用過之膠帶與形成於產品上之摺線之軌跡的第二示意圖；第9圖是為該晶片之例子與其之尺寸的示意圖；第10圖是為一描繪該溝渠是如何容納該膠帶的示意圖；第11A至11F圖是為描繪怎樣防止一摺線在一安裝過程中形成的示意圖；第12A至12C圖是為對應於該溝渠之膠帶抽吸孔之佈局之例子的示意圖；第13A至13D圖是為該溝渠之變化的示意圖；及第14圖是為本實施例之一電子封裝方法的流程圖。
 較佳實施例之詳細說明
本發明的較佳實施例將會配合該等附圖來作說明。
第1A和1B圖是為本實施例之電子封裝裝置之接合工具的示意圖。第1A圖是為一接合工具10的平面圖；第1B圖是為該接合工具之沿著A-A’線的橫截面圖。
在多晶片實施是由一電子封裝裝置執行俾可把一第二電子組件重疊到一第一電子組件期間，該接合工具10是用來把該第一電子組件或者一晶片41安裝到一基板80上。
該接合工具10藉抽吸力固持該晶片41壓靠一釋放膠帶30。該接合工具10具有電子組件抽吸孔11和一包圍該等電子組件抽吸孔11的溝渠13：該等電子組件抽吸孔11是用來固持該晶片41而該溝渠13容置該釋放膠帶。更特別地，該溝渠13容置該釋放膠帶30之一因熱而膨脹的膨脹部份。
該溝渠13在一個位於一底膠材料70之輪廓外部的區域中延伸。該底膠材料70是為一在晶片41與基板80之間的黏著劑。該溝渠13是依據接合工具10之邊緣表面的形狀延伸俾可包圍該等電子組件抽吸孔11。該溝渠13在一個位於一稍後作描述之第二電子組件或一晶片42之安裝位置外部的區域中延伸。膠帶抽吸孔12是形成在溝渠13內部俾可藉抽吸力固持該釋放膠帶30。
該釋放膠帶30是從一供料捲軸110a供應到一進料捲軸110b。該釋放膠帶30在面向該等電子組件抽吸孔的位置具有開孔。可允許的的是，釋放膠帶30的供應量被調整以致於形成在釋放膠帶30之任意位置的開孔是與面向電子組件抽吸孔11的位置對準或者，在釋放膠帶30被供應之後，形成開孔在與電子組件抽吸孔11對準的位置。
該接合工具10藉著一來自該等膠帶抽吸孔12的排出空氣來固定該釋放膠帶30。該接合工具10藉著一來自該等電子組件抽吸孔11的排出空氣來固持該晶片41壓靠該釋放膠帶30。
該接合工具10把形成有凸塊40的晶片41壓靠形成於基板80上的底膠材料70並且把該晶片41加熱，藉此把該晶片41安裝在該基板80上。
第2圖是為安裝有晶片41之基板80的示意圖。該底膠材料70從晶片41的周圍突出俾可支撐該第二電子組件。換句話說，該第二電子組件是安裝在一個包括晶片41之上表面與底膠材料70之上表面之突出部份的區域上。基板之在上面安裝有晶片的一側於此中是為上側。
該基板80可以是一主機板，像是一母板般，或者是一藉由製模來密封的中介件(interposer)。
第3圖是為本實施例之電子封裝裝置之架構的示意圖。如在第3圖中所示，該電子封裝裝置包括該接合工具10、一接合頭20、一連接部份50、一向上/向下移動單元60、一接合台90、一針元件91、一工作枱100、該供料捲軸110a、該進料捲軸110b、導引滾輪120a和120b、和一托盤130。該電子封裝裝置更包括一主控制單元150、一溫度控制單元151、一驅動控制單元152、一抽吸控制單元153、一供料控制單元154、一確認控制單元155、一發光控制單元156、一驅動控制單元157、一攝影機驅動單元158、一攝影機159、一抽吸控制單元160、一溫度控制單元161、及一驅動控制單元162。
該接合工具10藉著真空抽吸來固持該晶片41壓靠該釋放膠帶30。該接合工具10藉著真空抽吸吸住該釋放膠帶30並且固定該釋放膠帶30，然後以該針元件91在該釋放膠帶30上形成開孔，而然後透過該等開孔藉著真空抽吸來固持該晶片41。
該接合頭20是裝上該接合工具10。該接合頭20被構築來依據晶片41的類型來裝上一適當的接合工具10。
該釋放膠帶30是位在該接合工具10的抽吸表面與該晶片41之間。當該晶片41被安裝到該基板80上時，該釋放膠帶30防止該底膠材料70黏著到該接合工具10的抽吸表面。
該釋放膠帶30最好具有高非黏著力、高熱抗力、及高反結晶。該釋放膠帶30是為，例如，一氟樹脂薄膜(fluorine resin film)，像是PTFE、四氟乙烯-全氟烷基乙烯醚共聚物(PFA)、四氟乙烯-六氟丙烯共聚物(FEP)、四氟乙烯-乙烯共聚物(ETFE)、聚偏二氯乙烯(PVDF)、聚氯三氟乙烯(PCTFE)般。因為該釋放膠帶30具有非黏著力，當晶片41被安裝時，即使該黏著劑70突出而且是黏著到它那裡，當接合工具10向上移動時，該晶片41是輕易地自該釋放膠帶30移去。
該連接部份50把接合頭20連接到該向上/向下移動單元60。該連接部份50是藉著該向上/向下移動單元60來向上和向下移動而且這移動使該接合頭20向上和向下移動。該基板80被施加或者連接有底膠材料70而該晶片41然後被安裝在該基板80上。
該基板80是置於該接合台90的上表面上。該接合台90散發熱而該熱降低黏著劑70在基板80上的黏著力。該接合台90是裝到該工作枱100的上表面上。藉著該工作枱100的移動，該接合台90在該水平上於X-Y方向上移動。一適當的接合台90是可端視基板80的類型而定來裝設。
該供料捲軸110a具有釋放膠帶30的未使用部份繞捲在其上。晶片41之安裝的每次結束，該進料捲軸110b轉動並且從該供料捲軸110a供應釋放膠帶30。藉著這架構，當晶片41由接合工具10以抽吸力保持時，釋放膠帶30的未使用部份是與接合工具10的抽吸表面接觸。或者，是可允許每次當晶片41的安裝被重覆預定次數時供應該釋放膠帶30。
該進料捲軸110b可以被構築來供應該釋放膠帶30，與晶片41接觸的表面是裡面。這降低當釋放膠帶30被供應到進料捲軸110b時底膠材料70從釋放膠帶30落下的量。
該導引滾輪120a是位在接合工具10與供料捲軸110a之間。該導引滾輪120b是位在該接合工具10與該進料捲軸110b之間。該等導引滾輪120a和120b是在該接合工具10之上且在該供料捲軸110a和該進料捲軸110b下面。
該等導引滾輪120a和120b導引該釋放膠帶30以致於該釋放膠帶30順暢地向該接合工具10移動。因為該等導引滾輪120a和120b是在該接合工具10之上，該釋放膠帶30向下移動到該接合工具10的抽吸表面而然後向上移動。該釋放膠帶30是因此與該抽吸表面接觸，被壓向上。該等導引滾輪120a和120b導引該釋放膠帶30以致於它們是與釋放釋放30之與接觸晶片41之表面相對的表面接觸。藉著這架構，在釋放膠帶30上之過多的底膠材料無法被插入到該等導引滾輪120a和120b中之任一者與該釋放膠帶30之間且無法裝到該等導引滾輪120a和120b，其防止釋放膠帶30的錯誤導引。該供料捲軸110a、該進料捲軸110b、和該等導引滾輪120a和120b是依據接合工具10的移動來向上和向下移動。或者，是可允許來構築俾可固定該供料捲軸110a、該進料捲軸110b、和該等導引滾輪120a和120b並獨立地把接合工具10移動向上和向下。
該托盤130是位在該接合工具10與該進料捲軸110b之間，於該攝影機159之上，且在該釋放膠帶30下面。該托盤130接收從用過之釋放膠帶30落下的底膠材料70。藉著這架構，底膠材料無法落下到基板80或攝影機159上。
該主控制單元150控制每個控制單元的運作。該溫度控制單元151控制該接合頭20的溫度。該溫度控制單元151經由該接合頭20控制該接合工具10的溫度並且把該晶片41加熱。該驅動控制單元152控制該向上/向下移動單元60的向上-和向下移動。該抽吸控制單元153致使該接合工具10藉真空抽吸來固持該釋放膠帶30和該晶片41。在釋放膠帶30由抽吸力固持之後，該抽吸控制單元153致使該接合工具10藉抽吸力來固持該晶片41。在那之後，該接合工具10向下移動，把晶片41安裝到基板80上，並且釋放該晶片41。在那之後，該接合工具10向上移動而然後釋放該釋放膠帶30。
該供料控制單元154藉由調整該進料捲軸110b的轉動來控制釋放膠帶30的供料量。在該接合工具10釋放該晶片41之後，該供料控制單元154控制該釋放膠帶30的移動。
該確認控制單元155處理一個由該攝影機159所擷取的影像，藉此確認該晶片41與該基板80的位置。該發光控制單元156控制該攝影機159之發光的強度。該驅動控制單元157在該水平上於X-Y方向上移動該攝影機驅動單元158以致於該攝影機159觀察該電子組件41和該基板80。
該抽吸控制單元160控制作用在該安裝於接合台90上之基板80的真空抽吸。該基板80是藉受到抽吸控制單元160之控制的真空抽吸來固定在該接合台90上。該溫度控制單元161控制由該接合台90所產生的熱並且降低黏著劑70在基板80上的黏著力。該驅動控制單元162在該水平上以X-Y方向移動該安裝在工作枱100上的接合台90以致於該針元件91或者該晶片41移動到一個剛好在該接合工具10下面的位置。
第4A和4B圖是為安裝有一多晶片之基板的示意圖。如在第4A圖中所示，該下晶片41是如同一覆晶晶片一樣經由底膠材料70形成在該基板80上而然後該上晶片42是藉黏著劑43來黏著到該晶片41的上表面。在那之後，該晶片42是藉打線來導線連接。在具有兩個晶片或者層疊地形成之晶片41和42的多晶片中，如果安裝有上晶片42的面積是比安裝有下晶片41的面積大的話，懸空44被形成而且該晶片42突出於該晶片41之上。懸空的面積是端視在安裝有晶片42的面積與安裝有晶片41的面積之間的差異而定。
因為，如果懸空被形成的話，當該晶片42是藉打線來被導線連接時，接合性能會降低而且晶片會斷裂(45)，如在第4B圖中所示，藉著支撐該懸空的下表面，該懸空是藉晶片41的底膠材料70(46)強化。
第5A至5F圖是為描繪一摺線是如何形成於該底膠材料70上的示意圖。如在第5A圖中所示，如果該接合工具10具有該等晶片抽吸孔11但不具有任何膠帶抽吸孔或任何膠帶抽吸溝渠的話，當晶片41是如同一覆晶晶片一樣被安裝時，摺線70a是形成在底膠材料70上。該晶片41是如同一覆晶晶片一樣依照後面的五個步驟來被安裝：
(5B)　供給該釋放膠帶
(5C)　利用從像是持銷器(pin-holder)般之物延伸出來的針來在釋放膠帶上形成開孔。
(5D)　以抽吸力固持該晶片41。
(5E)　施加熱和壓力到該晶片41並且把該晶片41安裝到該基板上。
(5F)　該晶片被安裝。
當熱和壓力在5E被施加時，底膠材料70在同一時間被硬化而該釋放膠帶是因熱而膨脹且摺線30a是形成於其上。因為該等摺線30a被轉移到底膠材料70，該等摺線70a是留在底膠材料70上。
第6A至6C圖是為留在用過之膠帶上之軌跡及形成在產品上之摺線的第一示意圖。如在第6A圖中所示，該接合工具10的例子具有該等晶片抽吸孔11但不具有任何膠帶抽吸孔或任何膠帶抽吸溝渠。如在第6B圖中所示，用過的膠帶30具有該晶片41的痕跡及因膠帶之膨脹而形成的摺線30a。如在第6C圖中所示，底膠材料70具有轉印過來的摺線70a。
第7A至7C圖是為餘留在用過之膠帶上之痕跡以及形成於產品上之摺線的第二示意圖。如在第7A圖中所示，接合工具10的例子具有該等晶片抽吸孔11和膠帶抽吸孔12但不具有任何膠帶抽吸溝渠。如在第7B圖中所示，用過的膠帶30具有晶片41的痕跡及因膠帶之膨脹而形成的摺線30a。如在第7C圖中所示，底膠材料70具有轉印過來的摺線70a。
第8A至8C圖是為當所揭露之技術被使用時餘留在用過之膠帶上之痕跡以及形成在產品上之摺線的第二示意圖。在第8A圖中所示的例子中，接合工具10具有所有的晶片抽吸孔11、膠帶抽吸孔12、和膠帶容納溝渠13。由於因膠帶之膨脹而形成的摺線是插入到該溝渠13內，如在第8B圖中所示，用過的膠帶30具有晶片41的痕跡和膠帶容納溝渠的痕跡。由於該膠帶容納溝渠的痕跡是在底膠材料70的外部，無摺線是形成在該底膠材料70上，如在第8C圖中所示。
第9圖是為該晶片以及其之尺寸之例子的示意圖。如在第9圖中所示，當該晶片41被安裝時，該晶片41是為，例如，一個每個邊為5 mm的正方形。該邊最好是為一個比10 mm小的值。該等晶片抽吸孔11是，例如，五個而且每一開孔的直徑是為0.6 mm：四個開孔是分別位於一個2.5 mm正方形的四個角落；一個開孔是位於該正方形的中央。
該溝渠13沿著，例如，一個10 mm正方形延伸，包圍該等晶片41抽吸點。該溝渠13的尺寸被設定成一個比晶片41之尺寸與突出底膠材料70之量之總和大的值。該溝渠13具有，例如，0.5 mm寬和0.2 mm深。該四個膠帶抽吸孔是分別位於該溝渠13的四個角落。每一膠帶抽吸孔的直徑是為0.5 mm。該膠帶的厚度是為，例如，大約35 μm到大約50 μm；該膠帶的寬度是為，例如，大約16 mm。該溝渠13最好具有如膠帶之寬度兩倍的寬度及比膠帶之厚度高的深度。
第10圖是為描繪溝渠如何容納該膠帶的示意圖。如在第10圖中所示，當該釋放膠帶30是因熱而膨脹時，膨脹部份被插入到該溝渠13內。藉著這結構，該溝渠13在內部具有一符合一摺線的空間。
當一晶片被安裝時防止摺線被形成是配合第11A至11F圖來更詳細地作說明。如在第11A圖之工具的平面圖中所示，該晶片41是利用該具有所有的晶片抽吸孔11和膠帶容納溝渠13的接合工具10來如同一覆晶晶片一樣依照後面五個步驟來被安裝：(11B)　供應該釋放膠帶。
(11C)　利用從像是持銷器般之物延伸出來的針來在該釋放膠帶上形成開孔。
(11D)　藉抽吸力固持該晶片41。
(11E)　施加熱和壓力到該晶片41並且把該晶片41安裝到該基板上。
(11F)　該晶片被安裝。
當熱和壓力在11E被施加時，底膠材料70是在同一時間被硬化。雖然該釋放膠帶是因熱而膨脹而摺線是形成在它上面，該溝渠13使該等摺線停止延伸。因此，無膠帶的摺線是形成於該在溝渠13內部的區域之內而無摺線被轉印到底膠材料70的表面上。
第12A至12C圖是為膠帶抽吸孔相對於溝渠13之佈局之例子的示意圖。一接合工具10a具有四個分別位在正方形溝渠13之四個角落處的膠帶抽吸孔12a。一接合工具10b具有四個分別在該正方形溝渠13之四條邊上的膠帶抽吸孔12b。一接合工具10c具有八個膠帶抽吸孔12c：四個孔是分別位在該正方形溝渠13的四個角落而四個孔是分別位在四條邊上。
第13A至13D圖是為該溝渠之變化的示意圖。在第13A圖的變化中，該溝渠13包圍該等晶片抽吸孔11。在第13B圖的變化中，溝渠13a和13b是沿著兩條與釋放膠帶30之縱長方向垂直，與膠帶之內平面方向平行的線延伸。
第13C圖是為接合頭裝有一通到晶片抽吸孔11與膠帶抽吸孔12之共用排氣路徑14之架構的例子。藉著設有該共用排氣路徑14的架構，要利用單一排氣機構以相同的抽吸力來固持該晶片41和該膠帶30是有可能的。第13D圖是為溝渠13不具有膠帶抽吸孔之架構的例子。縱使膠帶不由抽吸力固持，只要該溝渠13存在，該溝渠13容納該釋放膠帶30的熱膨脹部份並且停止摺線再延伸。
第14圖是為本實施例之電子封裝方法的流程圖。本實施例的電子封裝裝置供應該釋放膠帶30(S101)，並且經由膠帶抽吸孔12以抽吸力固持該釋放膠帶30(S102)。在那之後，該電子封裝裝置於該釋放膠帶30上形成開孔(S103)，並且經由電子組件抽吸孔11以抽吸力固持該第一電子組件或者該晶片41(S104)。
該電子封裝裝置把該第一電子組件或者該晶片41壓靠該底膠材料70(S105)、加熱該晶片41(S106)、而然後把該膠帶移除(S107)。
該電子封裝裝置以黏著劑把該第二電子組件或者該晶片42安裝到一個包括該晶片41與該底膠材料的區域(S108)，並且藉打線來導線連接該晶片42(S109)。
該電子封裝裝置藉著模鑄成型來密封該晶片42、該晶片41、及、在某些情況中，該基板80(S110)，而該處理控制結束。
雖然，在以上的例子中，該電子封裝裝置執行該第一電子組件的覆晶晶片安裝、該第二電子組件的打線、與該第一和第二電子組件的模鑄成型，把以上的製程分派給兩個或多個裝置是允許的。例如，該電子封裝裝置可以是一個執行以上之製程之部份的電子封裝裝置，包括以抽吸力抽吸該第一電子組件並且把它固持的步驟(S104)、使該第一電子組件壓靠該黏著劑並把它加熱的步驟(S106)、及把該釋放膠帶移去並且曝露要安裝該第二電子組件之表面的步驟(S107)。
如上所述，本實施例的電子封裝裝置包括一藉抽吸力保持一第一電子組件壓靠一膠帶的接合工具。該接合工具具有持靠該第一電子組件的抽吸孔以及一包圍該等抽吸孔之容納該釋放膠帶的溝渠。該溝渠在一位於在電子組件與基板之間之黏著劑之輪廓外部的區域內延伸。
藉著這架構，因為該釋放膠帶之因熱而膨脹的膨脹部份是插入到溝渠之內，所揭露的裝置能夠避免摺線形成於底膠材料之安裝有上晶片的上表面。
此外，該溝渠是依據該接合工具之邊緣表面的形狀來延伸，例如，俾可包圍該等電子組件抽吸孔或者是沿著彼此平行的線來延伸。再者，安裝有第二電子組件的區域是比安裝有第一電子組件的區域大。該溝渠是在一個位於第二電子組件之安裝位置外部的區域內延伸。藉著這架構，任何第二電子組件的突出是受到該黏著劑支撐而且該黏著劑的支撐表面是變成平坦的。
此外，如果膠帶抽吸孔是設置在溝渠內部來藉抽吸力固持該釋放膠帶的話，它們協助固持該釋放膠帶。如果一共同排氣路徑被設置來同時透過該等電子組件抽吸孔和該等膠帶抽吸孔來發散空氣的話，該路徑協助簡化排氣路徑。
因為該釋放膠帶具有與電子組件抽吸孔對準的開孔，該接合工具能夠藉抽吸力來固持第一電子組件壓靠該釋放膠帶。
此外，本實施例的電子封裝方法是為把一第二電子組件與一第一電子組件重疊之包括把第一電子組件安裝到一基板上之電子封裝方法的至少一部份。在所揭露之方法中所使用的接合工具具有一個包圍一電子組件抽吸孔的溝渠，該溝渠是在一位於一在第一電子組件與基板之間之黏著劑之輪廓外部的區域延伸。該接合工具藉抽吸力固持該第一電子組件壓靠一具有一面向電子組件抽吸孔之開孔的釋放膠帶。該第一電子組件被加熱，藉著被壓靠該黏著劑，而然後該釋放膠帶被移去俾可曝露安裝有第二電子組件的表面。
藉著以上之方法，該第一電子組件是在釋放膠帶之因熱而膨脹之膨脹部份插入至溝渠內之下被安裝。這避免一摺線形成於底膠材料之安裝有上晶片的上表面上。
根據一實施例，要避免摺線形成於底膠材料的表面上是有可能的。
10，10a，10b，10c．．．接合工具
11．．．抽吸孔
12，12a．．．膠帶抽吸孔
13．．．溝渠
20．．．接合頭
30．．．釋放膠帶
30a，70a．．．摺線
40．．．凸塊
41，42．．．晶片
50．．．連接部份
60．．．向上/向下移動單元
70．．．底膠材料
80．．．基板
90．．．接合台
91．．．針元件
100．．．工作枱
110a．．．供料捲軸
10b．．．進料捲軸
120a，120b．．．導引滾輪
130．．．托盤
150．．．主控制單元
151，161．．．溫度控制單元
152，157，162．．．驅動控制單元
153，160．．．抽吸控制單元
154．．．供料控制單元
155．．．確認控制單元
156．．．發光控制單元
158．．．攝影機驅動單元
159．．．攝影機
第1A和1B圖是為本實施例之電子封裝裝置之接合工具的示意圖；
第2圖是為有一晶片安裝在上面之基板的示意圖；
第3圖是為本實施例之電子封裝裝置之架構的示意圖；
第4A和4B圖是為有一多晶片安裝在上面之基板的示意圖；
第5A至5F圖是為描繪一摺線是如何形成在一底膠材料上的示意圖；
第6A至6C圖是為留在用過之膠帶與形成於產品上之摺線之軌跡的第一示意圖；
第7A至7C圖是為留在用過之膠帶與形成於產品上之摺線之軌跡的第二示意圖；
第8A至8C圖是為當所揭露之技術被使用時留在用過之膠帶與形成於產品上之摺線之軌跡的第二示意圖；
第9圖是為該晶片之例子與其之尺寸的示意圖；
第10圖是為一描繪該溝渠是如何容納該膠帶的示意圖；
第11A至11F圖是為描繪怎樣防止一摺線在一安裝過程中形成的示意圖；
第12A至12C圖是為對應於該溝渠之膠帶抽吸孔之佈局之例子的示意圖；
第13A至13D圖是為該溝渠之變化的示意圖；及
第14圖是為本實施例之一電子封裝方法的流程圖。
10．．．接合工具
11．．．抽吸孔
12．．．膠帶抽吸孔
13．．．溝渠
30．．．釋放膠帶
40．．．凸塊
41．．．晶片
70．．．底膠材料
80．．．基板
110a．．．供料捲軸
110b．．．進料捲軸

Claims (7)

  1. 一種用於把電子組件安裝到基板上的電子封裝裝置，該電子封裝裝置包含一釋放膠帶、一接合工具，該接合工具固持一第一電子組件壓靠該釋放膠帶，以及附裝該接合工具的一接合頭，其中該接合工具包括：一平行於該基板的接觸表面，當接合工具固持該第一電子組件時，該接觸表面會接觸該釋放膠帶；一第一抽吸孔，形成在該接觸表面上，以藉一抽吸力來固持該第一電子組件；一溝渠，其係藉由在該接觸表面中凹陷而形成在該接觸表面之內，且環繞該第一抽吸孔；及一第二抽吸孔，形成在該溝渠內部以藉一抽吸力來固持該釋放膠帶，且該接合頭具有一透過該第一抽吸孔和該第二抽吸孔兩者來發散空氣的共用排氣路徑。
  2. 如申請專利範圍第1項所述之電子封裝裝置，其中，該溝渠是依據該接觸表面的形狀來延伸。
  3. 如申請專利範圍第1項所述之電子封裝裝置，其中，該溝渠被成形俾可圍繞該第一抽吸孔。
  4. 如申請專利範圍第1項所述之電子封裝裝置，其中，該溝渠包括彼此平行的直線。
  5. 如申請專利範圍第1項所述之電子封裝裝置，其中一第二電子組件是安裝在該第一電子組件上，其 中，安裝有該第二電子組件的區域是比安裝有該第一電子組件的區域大，且該溝渠是在該第二電子組件之安裝位置外部的區域延伸。
  6. 如申請專利範圍第1項所述之電子封裝裝置，其中，該溝渠容納該釋放膠帶之因熱而膨脹的膨脹部份。
  7. 如申請專利範圍第1項所述之電子封裝裝置，該釋放膠帶具有一與該第一抽吸孔對準的開孔。
TW100119034A 2010-08-20 2011-05-31 電子封裝裝置及電子封裝方法 TWI437669B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010185610A JP5612963B2 (ja) 2010-08-20 2010-08-20 電子部品実装装置および電子部品実装方法

Publications (2)

Publication Number Publication Date
TW201209967A TW201209967A (en) 2012-03-01
TWI437669B true TWI437669B (zh) 2014-05-11

Family

ID=44118086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119034A TWI437669B (zh) 2010-08-20 2011-05-31 電子封裝裝置及電子封裝方法

Country Status (5)

Country Link
US (1) US8720519B2 (zh)
EP (1) EP2421035A3 (zh)
JP (1) JP5612963B2 (zh)
KR (1) KR101286393B1 (zh)
TW (1) TWI437669B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
KR101955335B1 (ko) * 2012-11-14 2019-03-07 삼성전자주식회사 스탬프 구조체 및 이를 이용한 전사 방법
CN203114816U (zh) * 2012-12-27 2013-08-07 鸿准精密模具（昆山）有限公司 贴合装置
KR102168070B1 (ko) 2013-11-29 2020-10-21 삼성전자주식회사 반도체 제조 장치 및 방법
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
KR102367265B1 (ko) * 2014-12-02 2022-02-24 세메스 주식회사 다이 본딩 장치
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
SG11201910017WA (en) * 2017-03-28 2019-11-28 Shinkawa Kk Electronic component mounting device
TWI671827B (zh) * 2017-03-30 2019-09-11 日商新川股份有限公司 接合裝置以及接合方法
TWI685905B (zh) * 2017-07-12 2020-02-21 日商新川股份有限公司 接合裝置和接合方法
KR102572669B1 (ko) 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치
US11512411B2 (en) 2017-11-30 2022-11-29 Shinkawa Ltd. PTFE sheet and method for mounting die
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치
KR102592226B1 (ko) 2018-07-17 2023-10-23 삼성전자주식회사 반도체 패키지 본딩헤드 및 본딩방법
US11134595B2 (en) * 2018-09-05 2021-09-28 Assembleon B.V. Compliant die attach systems having spring-driven bond tools
US20220001582A1 (en) * 2018-10-04 2022-01-06 Nitto Denko Corporation Heat-resistant release sheet and thermocompression bonding method
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
US11410964B2 (en) 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US11961817B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming a package structure
TWI791287B (zh) * 2021-09-16 2023-02-01 日商新川股份有限公司 封裝裝置以及封裝方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167842A (ja) * 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP2001326251A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 半導体製造装置
JP2003007771A (ja) * 2001-06-19 2003-01-10 Sony Corp 実装装置
JP4036116B2 (ja) * 2003-02-26 2008-01-23 セイコーエプソン株式会社 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
JP4229888B2 (ja) * 2004-08-30 2009-02-25 富士通マイクロエレクトロニクス株式会社 電子部品実装装置
KR100985084B1 (ko) 2005-10-06 2010-10-04 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
JP2007197314A (ja) * 2005-12-29 2007-08-09 Toray Ind Inc カーボンナノチューブを含有する組成物の精製方法
JP2008072015A (ja) * 2006-09-15 2008-03-27 Nippon Steel Chem Co Ltd 電子部品実装装置
JP2007294989A (ja) * 2007-06-18 2007-11-08 Fujitsu Ltd 半導体装置のアンダーフィル方法
JP5205867B2 (ja) 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201209967A (en) 2012-03-01
JP2012044071A (ja) 2012-03-01
US20120043005A1 (en) 2012-02-23
KR20120023515A (ko) 2012-03-13
EP2421035A2 (en) 2012-02-22
JP5612963B2 (ja) 2014-10-22
KR101286393B1 (ko) 2013-07-15
US8720519B2 (en) 2014-05-13
EP2421035A3 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
TWI437669B (zh) 電子封裝裝置及電子封裝方法
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20130095605A (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩과 디본딩 장치
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
CN112530820B (zh) 半导体制造装置及半导体装置的制造方法
KR20190065134A (ko) 릴리스 필름 박리 방법 및 릴리스 필름 박리 장치
US6332268B1 (en) Method and apparatus for packaging IC chip, and tape-shaped carrier to be used therefor
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
KR102152009B1 (ko) 볼 탑재 장치
WO2021039405A1 (ja) 接合装置、接合システム、及び接合方法
JP2017054879A (ja) 半導体装置の製造方法および製造装置
JP4780858B2 (ja) 半導体装置の製造方法
JP4655269B2 (ja) 導電性ボールの搭載方法および搭載装置
TWI719896B (zh) 黏晶裝置，剝離單元，夾頭及半導體裝置的製造方法
JPH08139096A (ja) 電子部品及び電子部品の実装方法並びに電子部品の実装装置
JP2001332585A (ja) チップ本圧着方法及びその装置
JP2023134300A (ja) 半導体製造装置、キャリア治具および半導体装置の製造方法
KR100970270B1 (ko) 반도체 장치
TW202404150A (zh) 製造半導體裝置的方法
KR20020058212A (ko) 반도체 패키지용 다이 본딩장치의 히트 블록 구조
JP2021027240A (ja) 保護部材形成装置
TW201743387A (zh) 半導體製程中之安裝複數個構件之方法
JP2009224541A (ja) 半導体装置の製造方法
JP2004296466A (ja) 基板支持装置
KR20140078472A (ko) 칩 패키지 제조 방법 및 제조 장비