CN112530820B - 半导体制造装置及半导体装置的制造方法 - Google Patents

半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN112530820B
CN112530820B CN202010756618.6A CN202010756618A CN112530820B CN 112530820 B CN112530820 B CN 112530820B CN 202010756618 A CN202010756618 A CN 202010756618A CN 112530820 B CN112530820 B CN 112530820B
Authority
CN
China
Prior art keywords
bonding tool
adsorption
exhaust pipe
adsorption structure
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010756618.6A
Other languages
English (en)
Other versions
CN112530820A (zh
Inventor
黑泽哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112530820A publication Critical patent/CN112530820A/zh
Application granted granted Critical
Publication of CN112530820B publication Critical patent/CN112530820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75621—Holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

在半导体制造装置中，控制器在第1期间中，在通过至少第1吸附构造经由带使半导体芯片吸附于表面的状态下，将键合工具向工作台相对地靠近。控制器在第2期间中，将从键合工具向半导体芯片的加压力维持为目标压力，同时将键合工具的温度控制为第1目标温度。第2期间是接着第1期间的期间。控制器在第3期间中，以将从键合工具向半导体芯片的加压力维持为目标压力的方式相对地控制键合工具及工作台的距离，并将键合工具的温度控制为第2目标温度。第3期间是接着第2期间的期间。第2目标温度是比第1目标温度高的温度。

Description

半导体制造装置及半导体装置的制造方法
本申请基于2019年9月17日提出申请的日本专利申请第2019－168748号主张优先权，这里引用其全部内容。
技术领域
本发明涉及半导体制造装置及半导体装置的制造方法。
背景技术
对于将半导体芯片键合(bonding)的半导体制造装置，有时使带(膜)夹在键合工具的表面与半导体芯片之间，键合工具越过带而推压半导体芯片，从而经由多个突起电极向基板键合。此时，希望适当地进行键合。
发明内容
根据本实施方式，提供具有工作台、键合工具和控制器的半导体制造装置。工作台具有载置面。在载置面载置基板和半导体芯片。半导体芯片是应经由多个突起电极键合至基板的芯片。键合工具具有表面、第1吸附构造和第2吸附构造。表面是与载置面对置的面。第1吸附构造配设在第1区域中。第1区域是表面中的与半导体芯片重合的区域。第2吸附构造配设在第2区域中。第2区域是表面中的第1区域的周围的区域。控制器在第1期间中，在通过至少第1吸附构造在表面经由带吸附了半导体芯片的状态下，将键合工具向工作台相对地靠近。控制器在第2期间中，将从键合工具向半导体芯片的加压力维持为目标压力，同时将键合工具的温度控制为第1目标温度。第2期间是接着第1期间的期间。控制器在第3期间中，以将从键合工具向半导体芯片的加压力维持为目标压力的方式相对地控制键合工具及工作台的距离，并且将键合工具的温度控制为第2目标温度。第3期间是接着第2期间的期间。第2目标温度是比第1目标温度高的温度。控制器在第4期间中，在已解除由第1吸附构造及第2吸附构造进行的吸附的状态下，将键合工具从工作台相对地远离。第4期间是接着第3期间的期间。
附图说明
图1是表示有关第1实施方式的半导体制造装置的结构的图。
图2A～图2C是表示第1实施方式的键合工具的结构的图。
图3A及图3B是表示第1实施方式的键合工具的结构的图。
图4是表示第1实施方式的半导体装置的安装状态的图。
图5是表示第1实施方式的半导体装置的制造方法的流程图。
图6A～图6C是表示第1实施方式的半导体装置的制造方法的图。
图7A及图7B是表示第1实施方式的半导体装置的制造方法的图。
图8是表示第1实施方式的半导体装置的制造方法的时序图。
图9A及图9B是表示第1实施方式的半导体装置的制造方法的图。
图10A及图10B是表示第1实施方式的第1变形例～第2变形例的键合工具的结构的图。
图11A～图11C是表示第1实施方式的第3变形例～第5变形例的键合工具的结构的图。
图12A～图12C是表示第1实施方式的第6变形例～第8变形例的键合工具的结构的图。
图13A及图13B是表示第1实施方式的第9变形例～第10变形例的键合工具的结构的图。
图14A及图14B是表示第1实施方式的第11变形例～第12变形例的键合工具的结构的图。
图15A及图15B是表示第1实施方式的第13变形例～第14变形例的键合工具的结构的图。
图16A及图16B是表示第1实施方式的第15变形例～第16变形例的键合工具的结构的图。
图17是表示第2实施方式的半导体制造装置的结构的图。
图18A及图18B是表示第2实施方式的键合工具的结构的图。
图19是表示第2实施方式的半导体装置的制造方法的流程图。
图20是表示第2实施方式的半导体装置的制造方法的图。
图21是表示第2实施方式的半导体装置的制造方法的时序图。
图22A及图22B是表示第2实施方式的半导体装置的制造方法的图。
图23A及图23B是表示第2实施方式的半导体装置的制造方法的图。
图24是表示第2实施方式的变形例的键合工具的结构的图。
具体实施方式
以下，参照附图详细地说明有关实施方式的半导体制造装置。另外，这些实施方式并不限定本发明。
(第1实施方式)
有关第1实施方式的半导体制造装置进行倒装芯片(Flip chip)安装，将半导体芯片经由间隙被粘接树脂(底部填充)填埋的多个突起电极热压接于配线基板上而构成半导体装置。半导体制造装置进行使带(膜)夹在半导体芯片背面(与设置有电路的面相反的背面)与热压接工具(以下称作键合工具)之间的FAB(Film Assist Bonding，薄膜辅助键合)。由此，使得在热压接时从芯片的外形溢出的粘接树脂不附着于键合工具。
关于FAB，有时倒装芯片时的夹在键合工具与半导体芯片之间的带因键合工具的热量而在带上产生褶皱。有时从芯片的外形溢出的粘接树脂沿着带的褶皱传播而显著地冒出。即，在使用FAB的倒装芯片安装中，在芯片外周的基板上，可能因为带的褶皱而在基板上产生粘接树脂的一部分冒出的胶瘤(以下称作冒出胶瘤)、在离开芯片的地方以岛状产生胶瘤(以下称作冒出岛胶瘤)。即，冒出的胶瘤、在离开芯片的地方产生的岛状的胶瘤可能在带垂下而接触基板的状态下，在粘接树脂沿带及基板表面传播而与基板接触的地方产生。由此，有可能粘接树脂不能稳定地溢出而产生芯片的剥离等，或者粘接树脂污染邻接芯片或邻接零件而成为不良品。
所以，在本实施方式中，对于半导体制造装置，通过以下控制实现键合的顺畅化及由它带来的带的褶皱的减少，该控制使从在比芯片用的吸附构造更外侧设有带用的吸附构造的键合工具向芯片的加压力成为一定，同时以两个阶段进行从工作台向芯片的加热。
具体而言，在应该在倒装芯片时将半导体芯片加压的键合工具处，在半导体芯片应接触的区域中设置芯片用的吸附构造，在该区域的外侧设置带用的吸附构造。在半导体芯片(的电极焊盘)接合突起电极。使带夹在键合工具及半导体芯片之间，通过带用的吸附构造将带吸附。并且，在带设置与芯片用的吸附构造的空间连通的孔，经由该孔，通过芯片用的吸附构造使半导体芯片吸附。在此状态下，将吸附着半导体芯片的键合工具向基板或载置有预先在规定的位置部分地覆盖(涂覆或粘贴)着粘接剂的基板的工作台靠近，使半导体芯片上的突起电极与基板上的配线接触。并且，一边将从键合工具向半导体芯片的加压力维持为目标压力，一边将键合工具的温度控制为第1目标温度。由此，夹在半导体芯片与基板的配线之间的突起电极适度变形，能够分别确保突起电极与基板的接触面积。然后，一边将从键合工具向半导体芯片的加压力维持为目标压力，一边将键合工具的温度控制为比第1目标温度高的第2目标温度。此时，由于突起电极能够在确保了突起电极与基板的接触面积的状态下熔融，所以能够抑制突起电极向周围的熔出，能够顺畅地进行突起电极与基板的接合。此外，由于在进行将加压力维持为目标压力的控制的基础上，还能够通过两阶段的加热抑制突起电极的急剧的变形，能够抑制从键合工具向半导体芯片的压力的急剧的变动，所以能够抑制带的褶皱的产生。并且，在将键合工具的温度维持为第2目标温度规定时间后，将由芯片用的吸附构造进行的半导体芯片的吸附解除，在此状态下使键合工具从工作台远离。然后，将由带用的吸附构造进行的带的吸附解除，将带进给。由此，能够一边由带用的吸附构造将带吸附而保持，一边顺畅地进行半导体芯片向基板的键合，能够抑制从键合工具向半导体芯片的加压力急减地变动。结果，能够减少键合时的带的褶皱，能够提高使用FAB的倒装芯片安装的安装可靠性。
更具体地讲，半导体制造装置1如图1所示那样构成。图1是表示半导体制造装置1的结构的图。
半导体制造装置1具有工作台10、键合工具20、控制器30、驱动机构41、驱动机构42、进给卷轴51、卷绕卷轴52、带53、温度传感器61、加压传感器62、配管系统91、配管系统92、真空装置81及真空装置82。以下，将与工作台10的主面10a垂直的方向设为Z方向，将在与Z方向垂直的面内相互正交的两方向设为X方向及Y方向。
工作台10在其表面10a的－Y侧的区域配设有针部11，在表面10a的+Y侧的区域载置有基板100。此外，也可以不在工作台10配置针部11，工作台10和针部的单元是分开的。基板100也被称作配线基板或印刷电路基板(PCB)。基板100以载置于工作台10的表面10a的姿势，在表面100a的与半导体芯片的突起电极对应的位置具有基板的SR开口(solderresist，阻焊)100a1、100a2。表面100a是基板100的+Z侧的主面。在孔100a1、100a2的底面100a11、100a21，配设有应结合半导体芯片的突起电极的配线101a、101b。基板100的表面100a、基板的SR开口(solder resist)100a1、100a2的底面100a11、100a21及配线101a、101b被粘接树脂(底部填充)110部分地覆盖。粘接树脂110例如既可以是NCP(Non ConductingPaste，非导电浆料)，也可以是NCF(Non Conducting Film，非导电膜)。此外，对于NCF，也可以不是将基板侧部分地覆盖，而是将已预先设置了半导体芯片侧的电极的芯片表面(整面)覆盖。
工作台10埋入了加热器等加热元件12。加热元件12按照控制器30的控制，经由工作台10将基板100加热。
键合工具20将半导体芯片吸附固定。键合工具20通过配设在其+Z侧的键合头(未图示)通过吸附等保持。键合工具20比半导体芯片的尺寸大，向其赋予了能够在比半导体芯片的尺寸大的外周位置吸附带53的吸附构造。当由键合工具20吸附固定的半导体芯片键合于基板100时，加热元件12经由基板100将半导体芯片200及键合工具20加热。另外，加热元件也可以代替工作台10而埋入到键合头内。此时，加热元件经由键合工具20将半导体芯片200加热。
键合工具20具有例如图2A～图2C所示那样的结构。图2A是表示键合工具的结构的俯视图，图2B是表示键合工具的结构的正视图，图2C是表示键合工具的结构的侧视图。键合工具20具有基座部21及突起部22。可以对一个材料施以切削加工等，而使键合工具20具有基座部21及突起部22。在此情况下，基座部21和突起部22是一体的工具。
基座部21具有沿着XY方向延伸的板形状。基座部21也可以在XY俯视视图中具有大致矩形状。突起部22在基座部21的表面21a以台座状隆起。表面21a是基座部21的+Z侧的主面。
突起部22也可以配设在基座部21的表面21a的包括中心的区域中，固定在基座部21的表面21a。突起部22可以在XY俯视视图中具有大致矩形状。突起部22具有表面22a、吸附构造(第1吸附构造)23、吸附构造(第2吸附构造)24。表面22a是突起部22的+Z侧的主面。表面22a具有区域RG1及区域RG2。区域RG1是键合工具20将半导体芯片吸附时应与半导体芯片重合的区域。区域RG2是区域RG1的周围的区域。
吸附构造23配设在区域RG1中。吸附构造23吸附半导体芯片。例如，吸附构造23具有图3A及图3B所示那样的结构。图3A是表示键合工具的突起部的结构的放大俯视图，图3B是表示键合工具的突起部的结构的放大剖面图，表示将图3A的结构用A－A线切割的情况下的截面。
吸附构造23具有多个吸附孔23a～23c及吸附槽23d。各吸附孔23a～23c沿着Z方向延伸，将突起部22及基座部21贯通。多个吸附孔23a～23c沿着Y方向排列。吸附槽23d配设在突起部22的表面22a，以将多个吸附孔23a～23c在+Z侧相连的方式沿着Y方向延伸。
吸附构造24配设在区域RG2中。吸附构造24将存在于半导体芯片的外周的带吸附。吸附构造24具有多个吸附孔24a～24p。各吸附孔24a～24p沿着Z方向延伸，将突起部22及基座部21贯通。多个吸附孔24a～24p以将区域RG1包围的方式排列。多个吸附孔24a～24p沿着区域RG1的外缘排列。
图1所示的驱动机构41及驱动机构42能够按照控制器30的控制将工作台10及键合工具20在X方向、Y方向及Z方向上相对地移动。例如，驱动机构41能够按照控制器30的控制，将工作台10在X方向及Y方向上移动。驱动机构42能够按照控制器30的控制将工作台10在Z方向上移动。
进给卷轴51在键合工具20的－Y侧配设在比键合工具20稍靠+Z侧。卷绕卷轴52在键合工具20的+Y侧配设在比键合工具20稍靠+Z侧。在键合工具20的突起部22的前端(将半导体芯片吸附的表面22a侧)，粘接树脂110以不附着到键合工具20的突起部22的表面22a的方式，以卷轴状卷绕在键合工具20的两侧。即，带53以夹在键合工具20的突起部22的表面22a的状态设置。
由此，通过将进给卷轴51与卷绕卷轴52之间的带53以与键合工具20的突起部22的表面22a接触的方式配设，使得张力作用于带53。
进给卷轴51卷绕着未用于键合的带53。进给卷轴51能够按照控制器30的控制而将带53送出。卷绕卷轴52能够按照控制器30的控制而将带53卷绕。每当1个半导体芯片的安装结束时卷绕卷轴52就旋转而将带53卷绕。带53夹在键合工具20的突起部22的表面22a与半导体芯片(参照图7A)之间，防止将半导体芯片安装到基板100时粘接树脂110附着到键合工具20的突起部22的表面22a。
温度传感器61配设在键合头保持键合工具20的表面。此外有时也可以埋入在键合工具20内。温度传感器61检测键合工具20的温度，将检测结果向控制器30供给。
加压传感器62配设在键合工具20或键合头。在键合工具20将半导体芯片吸附固定时，加压传感器62检测从键合工具20向半导体芯片的加压力，将检测结果向控制器30供给。
配管系统91与吸附构造23对应，配设在吸附构造23与真空装置81之间。配管系统91具有多个排气管91a～911。排气管91a～91c与吸附构造23的空间连通。排气管91a～91c分别与吸附孔23a～23c连通。排气管911配设在排气管91a～91c与真空装置81之间。
真空装置81按照控制器30的控制，经由配管系统91将吸附构造23的空间真空排气。真空装置81将从吸附孔23a～23c经由排气管91a～91c排出的气体经由排气管911排出。配管系统91与配管系统92独立地设置。即，真空装置81不经由配管系统92而经由配管系统91将吸附构造23的空间真空排气。
配管系统92与吸附构造24对应，配设在吸附构造24与真空装置82之间。配管系统92具有多个排气管92a～92o、921。排气管92a～92o、921与吸附构造24的空间连通。排气管92a～92o分别与吸附孔24a～24p连通。排气管921配设在排气管92a～92o与真空装置82之间。
真空装置82按照控制器30的控制，经由配管系统92将吸附构造24的空间真空排气。真空装置82将从吸附孔24a～24p经由排气管92a～92o排出的气体经由排气管921排出。配管系统92与配管系统91独立地设置。即，真空装置82不经由配管系统91而经由配管系统92将吸附构造24的空间真空排气。但是，在制造装置的构造难以实现的情况下，配管系统92也可以构成为，与配管系统91汇合而与配管系统91相同地由真空装置81真空排气。
半导体制造装置1进行倒装芯片安装，经由间隙被粘接树脂110填埋的多个突起电极将半导体芯片(参照图7A)热压接于基板100上而构成半导体装置。半导体制造装置1进行使带53夹在半导体芯片的背面与键合工具20之间的FAB(Film Assist Bonding)。
对于FAB，有时夹在倒装芯片时的键合工具20与半导体芯片之间的带53因键合工具20的热量而在带53出现褶皱。有时从半导体芯片200的外形溢出的粘接树脂110如图4所示那样沿着带53(参照图1)的褶皱传播而显著地冒出。图4是表示半导体装置的安装状态的图。即，在使用FAB的倒装芯片安装中，可能在半导体芯片200外周的基板100上因为带53的褶皱而产生粘接树脂110的冒出胶瘤110a、冒出岛胶瘤110b。即，冒出胶瘤110a、冒出岛胶瘤110b可能在带53垂下而与基板100接触的状态下，在粘接树脂110沿着带53传播而与基板100接触的地方产生。由此，有可能粘接树脂110不能稳定地溢出而产生半导体芯片从基板100的剥离等，或粘接树脂110向邻接芯片或邻接零件污染而成为不良品。
相对于此，对于半导体制造装置1，由于除了吸附构造23以外还设有吸附构造24，所以在半导体芯片200的外侧(即区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。由此，能够提高使用FAB的倒装芯片安装的安装可靠性。
此外，用来将吸附构造24的空间真空排气的配管系统92与用来将吸附构造23的空间真空排气的配管系统91为不同系统。由此，能够相互独立地进行吸附构造24的空间的真空排气和吸附构造23的空间的真空排气，能够将配管系统92与配管系统91独立地以适合于带53的吸附的时机进行真空排气等，由此能够抑制带53的褶皱的产生。
接着，使用图5～图9B对使用半导体制造装置1的半导体装置的制造方法进行说明。图5是表示半导体装置的制造方法的流程图。图6A是表示半导体装置的制造方法的斜视图，图6B～图7B、图9A～图9B是表示半导体装置的制造方法的工序剖面图。图8是表示半导体装置的制造方法的时序图。
在图6A中表示预先以规定的轨跡涂覆了粘接树脂110的基板100及其一部分的放大部。在图6A中，例示了在包括与多个半导体芯片对应的多个矩形区域的基板100，以沿着各矩形区域的对角线的轨跡涂覆粘接树脂110的情况。基板100向半导体制造装置1投入。半导体制造装置1是用来对半导体芯片进行倒装芯片安装的装置。将投入的基板100输送到已通过加热元件12加热的工作台(热压接台)10(S1)。
将半导体晶片粘贴到切割带进行切割，将多个半导体芯片单片化，将已单片化的半导体芯片200从切割带剥离(S2)。
如图6B所示，由键合工具20的吸附构造23、24将带53真空吸附(S4)。在该被吸附固定的带53，如图6C所示，以规定的配置用针部(针)11开设孔53a～53c(S5)。然后，进行从输送系统向键合工具20的半导体芯片的交接，如图7A所示，将半导体芯片200经由带53的孔53a～53c及键合工具20的吸附孔23a～23c从背面200b真空吸附而固定(S6)。在半导体芯片200处，表面200a是形成有元件的图案的面，背面200b是与表面200a相反侧的面。在半导体芯片200的表面200a配设有电极焊盘，在该电极焊盘接合着突起电极210。
为了将被吸附的半导体芯片200与搭载于工作台10的基板100热压接，进行基板100的校准和半导体芯片200的校准(S7)，以指定的位置和条件(载荷、温度、时间)将半导体芯片200和基板100热压接。
在热压接中，控制器30监视加压力(载荷)、键合工具温度、吸附压力和时间，以便能够在预先指定的条件下动作。控制器30(随时)监视每个热压接。此外，以预先指定的载荷(加压力)、键合工具温度、吸附压力切换夹在半导体芯片200与键合工具20间的带53的吸附的ON/OFF，将半导体芯片200向基板100热压接。
例如，其条件如图8所示那样进行指定。在图8中，纵轴表示值的大小，横轴表示时间。在图8中，例示了驱动机构42的目标Z位置Zh、键合工具20的目标温度Th、键合工具20的目标加压力Fh、配管系统91、92的目标真空度Ph。可以通过控制器30从驱动机构42接收Z轴移动量的信息，基于该Z轴移动量调整应向驱动机构42指示的Z轴移动量来控制目标Z位置Zh。可以通过控制器30基于由温度传感器61检测的温度而调节加热元件12的加热量来控制目标温度Th。可以通过控制器30基于由加压传感器62检测的加压力而调节驱动机构42的Z轴移动量来控制目标加压力Fh。控制器30在与目标加压力Fh对应的驱动机构42的Z轴移动量和与目标加压力Fh对应的驱动机构42的Z轴移动量不同的情况下，能够以与目标加压力Fh对应的驱动机构42的Z轴移动量为优先。可以通过控制器30调节真空装置81、82的动作来控制目标真空度Ph。
从期间TP1之前(即，从S4)，使真空装置81、82工作，将配管系统91、92的真空度控制为目标真空度Ph＝P1(>0)。即，将配管系统91、92控制为减压状态。
在期间TP1中，如在图7A中用虚线的箭头表示的那样，使键合工具20向－Z方向高速地下降(S8)，将键合工具20向工作台10靠近直到半导体芯片200的－Z侧的突起电极210与粘接树脂110接触。
在期间TP2中，如果突起电极210与粘接树脂110接触，则将键合工具20的下降速度稍稍放缓，使键合工具20向－Z方向以该放缓的速度下降(S9)。如图7B所示，将键合工具20向工作台10靠近直到半导体芯片200的－Z侧的突起电极210与基板100的孔100a1、100a2的底接触。
在期间TP3中，一边将从键合工具20向半导体芯片200的加压力维持为图8所示的目标压力Fh＝F1，一边将键合工具20控制为图8所示的目标温度Th＝T1(S10)。
在期间TP4中，对键合工具20及工作台10的距离相对地进行控制以将从键合工具20向半导体芯片200的加压力维持为目标压力Fh＝F1，并将键合工具20的温度控制为目标温度Th＝T2(>T1)(S10)。即，如在图9A中用虚线的箭头表示的那样，将键合工具20的Z位置向+Z方向或－Z方向控制，以将加压力维持为目标压力Fh＝F1。在图8中例示了将键合工具20的Z位置逐渐向+Z方向控制的情况。
在期间TP5中，如在图9B中用虚线的箭头表示的那样，在该状态下使键合工具20向+Z方向上升(S11)，使键合工具20从工作台10相对地远离。将由键合工具20的吸附构造23、24进行的吸附解除(S12)。即，真空装置81、82的工作停止，配管系统91、92的减压状态解除。并且，如在图9B中用单点划线的箭头表示的那样，从进给卷轴51到卷绕卷轴52卷绕规定量的带53，使得新的带53位于键合工具20的突起部22的表面22a的－Z侧(S13)。此外，键合后的将由吸附构造23、24进行的吸附解除的定时和将键合头从台远离的定时，可以根据半导体芯片尺寸等而任意地改变。
反复进行S2～S13，直到已处理了半导体基板的选定数量(指定量)的半导体芯片(S14中Yes)。如果处理了半导体基板的选定数量(指定量)的半导体芯片，成为没有应处理的其他芯片的状态(S14中No)，则认为半导体基板内的全部的半导体芯片的热压接结束，将结束后的半导体基板从装置取出(S15)，向下个工序运送。
如以上这样，在本实施方式中，对于半导体制造装置1进行如下控制，使从在比芯片用的吸附构造23更外侧设有带用的吸附构造24的键合工具20向芯片的加压力成为一定，同时以两个阶段进行从工作台10向芯片的加热。由此，能够使键合顺畅化，所以能够减少带53的褶皱。结果，能够使粘接树脂稳定地溢出，能够抑制芯片的剥离，能够抑制粘接树脂向邻接芯片或邻接零件的污染。
另外，键合工具120的吸附构造124如图10A所示，可以除了多个吸附孔24a～24p以外还具有吸附槽124q。图10A是表示第1实施方式的第1变形例的键合工具120的结构的图。吸附槽124q沿着区域RG1的外缘延伸。吸附槽124q也可以以将多个吸附孔24a～24p相连的方式将区域RG1包围而延伸。吸附槽124q的宽度在XY俯视视图中与各吸附孔24a～24p的直径大致相等。通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具220的吸附构造224如图10B所示，可以是相对于图10A所示的结构将吸附孔24a～24p间隔着剔除的结构。图10B是表示第1实施方式的第2变形例的键合工具220的结构的图。在图10B中，例示了将多个吸附孔24a～24p每隔1个间隔着剔除的结构。通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具320的吸附构造324如图11A所示，可以是相对于图10A所示的结构将吸附槽324q的宽度变更为比各吸附孔24a～24p的直径窄的结构。图11A是表示第1实施方式的第3变形例的键合工具320的结构的图。通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具420的吸附构造424如图11B所示，可以是相对于图10A所示的结构将吸附槽124q分割为两个吸附槽424q1、424q2的结构。图11B是表示第1实施方式的第4变形例的键合工具420的结构的图。各吸附槽424q1、424q2的宽度在XY俯视视图中与各吸附孔24a～24p的直径大致相等。吸附槽424q1、424q2在XY俯视视图中具有开口端彼此面对的大致U字形状。吸附槽424q1以将吸附孔24m～24p、24a～24d相连的方式沿着大致横U字形状延伸。吸附槽424q2以将吸附孔24f～24l相连的方式沿着大致横U字形状延伸。在吸附槽424q1及吸附槽424q2之间，配设有吸附孔24e、24m。通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具520的吸附构造524如图11C所示，可以是相对于图10A所示的结构，吸附槽124q分割为4个吸附槽524q1～524q4的结构。图11C是表示第1实施方式的第5变形例的键合工具520的结构的图。各吸附槽524q1～524q4的宽度在XY俯视视图中与各吸附孔24a～24p的直径大致相等。吸附槽524q1～524q4在XY俯视视图中具有开口端彼此面对的大致L字形状。吸附槽524q1以将吸附孔24b～24d相连的方式沿着大致L字形状延伸。吸附槽524q2以将吸附孔24f～24h相连的方式沿着大致L字形状延伸。吸附槽524q3以将吸附孔24j～24l相连的方式沿着大致L字形状延伸。吸附槽524q4以将吸附孔24n～24p相连的方式沿着大致L字形状延伸。在吸附槽524q1～524q4之间，配设有吸附孔24e、24i、24m、24a。通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具620的吸附构造624如图12A所示，可以是相对于图3所示的结构，将表面22a的多个吸附孔24a～24p的外侧的部分变更为倾斜面22a2的结构。图12A是表示第1实施方式的第6变形例的键合工具620的结构的图。即，表面22a具有平坦面22a1及倾斜面22a2。倾斜面22a2在平坦面22a1的外侧以随着从平坦面22a1远离而Z高度变低的方式倾斜。由此，当键合工具620将带53吸附时，能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具720的吸附构造724如图12B所示，可以是相对于图10B所示的结构，将表面22a的多个吸附孔24a～24o的外侧的部分变更为倾斜面22a2的结构。图12B是表示第1实施方式的第7变形例的键合工具720的结构的图。即，表面22a具有平坦面22a1及倾斜面22a2。倾斜面22a2在平坦面22a1的外侧以随着从平坦面22a1远离而Z高度变低的方式倾斜。吸附槽124q在平坦面22a1内沿着平坦面22a1及倾斜面22a2的边界延伸。多个吸附孔24a～24o在平坦面22a1内沿着平坦面22a1及倾斜面22a2的边界排列。由此，当键合工具720将带53吸附时，能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具820的吸附构造824如图12C所示，可以是相对于图11B所示的结构，将表面22a的多个吸附孔24a～24p的外侧的部分变更为倾斜面22a2的结构。图12C是表示第1实施方式的第8变形例的键合工具820的结构的图。即，表面22a具有平坦面22a1及倾斜面22a2。倾斜面22a2在平坦面22a1的外侧以随着从平坦面22a1远离而Z高度变低的方式倾斜。吸附槽424q1、424q2在平坦面22a1内沿着平坦面22a1及倾斜面22a2的边界延伸。多个吸附孔24a～24o在平坦面22a1内沿着平坦面22a1及倾斜面22a2的边界排列。由此，当键合工具820将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具920的吸附构造924如图13A所示，可以是相对于图10B所示的结构，将吸附槽124q的外侧的部分变更为与吸附槽124q的底面相同的Z高度的结构。图13A是表示第1实施方式的第9变形例的键合工具920的结构的图。即，表面22a具有平坦面22a11、阶差面22a12及阶台面22a13。阶台面22a13配设在平坦面22a11的外侧，Z高度比平坦面22a11低。阶差面22a12沿Z方向延伸，将平坦面22a11的外端与阶台面22a13的内端连接。多个吸附孔24a～24o在阶台面22a13内沿着平坦面22a11及阶台面22a13的边界(即，沿着阶差面22a12)排列。由此，当键合工具920将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1020的吸附构造1024如图13B所示，可以是相对于图10A所示的结构，将吸附槽124q的外侧的部分变更为与吸附槽124q的底面相同的Z高度的结构。图13B是表示第1实施方式的第10变形例的键合工具1020的结构的图。即，表面22a具有平坦面22a11、阶差面22a12及阶台面22a13。阶台面22a13配设在平坦面22a11的外侧，Z高度比平坦面22a11低。阶差面22a12沿Z方向延伸，将平坦面22a11的外端与阶台面22a13的内端连接。多个吸附孔24a～24p在阶台面22a13内沿着平坦面22a11及阶台面22a13的边界(即，沿着阶差面22a12)排列。由此，当键合工具1020将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1120的吸附构造1124如图14A所示，可以是相对于图13A所示的结构，将阶台面22a13的多个吸附孔24a～24o的外侧的部分变更为倾斜阶台面22a132的结构。图14A是表示第1实施方式的第11变形例的键合工具1120的结构的图。即，阶台面22a13具有平坦阶台面22a131及倾斜阶台面22a132。倾斜阶台面22a132在平坦阶台面22a131的外侧以随着从平坦阶台面22a131远离而Z高度变低的方式倾斜。多个吸附孔24a～24o在平坦阶台面22a131内沿着平坦阶台面22a131及倾斜阶台面22a132的边界排列。由此，当键合工具1120将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1220的吸附构造1224如图14B所示，可以是相对于图13B所示的结构，将阶台面22a13的多个吸附孔24a～24o的外侧的部分变更为倾斜阶台面22a132的结构。图14B是表示第1实施方式的第12变形例的键合工具1220的结构的图。即，阶台面22a13具有平坦阶台面22a131及倾斜阶台面22a132。倾斜阶台面22a132在平坦阶台面22a131的外侧以随着从平坦阶台面22a131远离而Z高度变低的方式倾斜。多个吸附孔24a～24o在平坦阶台面22a131内沿着平坦阶台面22a131及倾斜阶台面22a132的边界排列。由此，当键合工具1220将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1320的吸附构造1324如图15A所示，可以是相对于图10A所示的结构，将表面22a的区域RG1的外侧的部分变更为倾斜面22a14，将吸附槽124q变更为吸附槽1324q的结构。图15A是表示第1实施方式的第13变形例的键合工具1320的结构的图。即，表面22a具有平坦面22a11及倾斜面22a14。倾斜面22a14在平坦面22a11的外侧以随着从平坦面22a11远离而Z高度变低的方式倾斜。吸附槽1324q的开口端位于倾斜面22a14上，其Z位置能够相比平坦面22a11的Z位置低。吸附槽1324q可以以将多个吸附孔24a～24p相连的方式将区域RG1包围而延伸。由此，当键合工具1320将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1420的吸附构造1424如图15B所示，可以是相对于图15A所示的结构，将吸附孔24a～24p间隔着剔除的结构。图15B是表示第1实施方式的第14变形例的键合工具1420的结构的图。在图15B中，例示了将多个吸附孔24a～24p每隔1个间隔着剔除的结构。通过该结构，由于当键合工具11420将带53吸附时能够在半导体芯片的外侧扩大距带53的距离，所以也能够进一步抑制粘接树脂110向带53的附着。此外，通过该结构，在半导体芯片的外侧(即，区域RG1的外侧)也能够将带53吸附，能够抑制带53的褶皱的产生。
或者，键合工具1520的吸附构造1523如图16A所示，可以是相对于图3所示的结构将芯片用的吸附孔变更为1个的结构。图16A是表示第1实施方式的第15变形例的键合工具1520的结构的图。即，吸附构造1523为相对于吸附构造23省略了吸附孔23a、23c及吸附槽23d的结构。由此，能够使吸附构造1523简略化，能够降低键合工具1520的成本。此外，通过该结构，也能够用键合工具1520将半导体芯片吸附。
或者，键合工具1620的吸附构造1423如图16B所示，可以是相对于图3所示的结构增加了芯片用的吸附孔及吸附槽的结构。图16B是表示第1实施方式的第16变形例的键合工具1620的结构的图。即，吸附构造1423为相对于吸附构造23追加了吸附孔23e、23f及吸附槽23g的结构。吸附孔23e、23f分别沿着Z方向延伸，将突起部22及基座部21贯通。多个吸附孔23e、23b、23f沿着X方向排列。吸附槽23g配设在突起部22的表面22a，以将多个吸附孔23e、23b、23f在+Z侧相连的方式沿着X方向延伸。吸附槽23d及吸附槽23g在XY俯视视图中相互构成，形成为大致十字形状。由此，能够进一步提高吸附构造1623的吸附能力。此外，通过该结构，也能够用键合工具1620将半导体芯片吸附。
(第2实施方式)
接着，对有关第2实施方式的半导体制造装置进行说明。以下，以与第1实施方式不同的部分为中心进行说明。
在第2实施方式中，半导体制造装置1701在键合工具设有带的褶皱的监视用的诊断孔，拥有根据诊断孔的真空度的下降来读取在热压接时产生的带53的褶皱的现象的监视功能。并且，半导体制造装置1501在带产生了褶皱时使带吸附的真空开启而将芯片外周的带吸附，将芯片向基板热压接。
具体而言，半导体制造装置1701如图17所示，代替键合工具20(参照图1)而具有键合工具1720，具有吸引传感器63、配管系统93、真空装置83。
键合工具1720例如具有图18A及图18B所示那样的结构。图18A是表示键合工具1720的突起部1722的结构的放大俯视图，图18B是表示键合工具1720的突起部1722的结构的放大剖面图，表示将图18A的结构用B－B线切割的情况下的截面。键合工具1720代替突起部22(参照图3)而具有突起部1722。突起部1722还具有多个诊断孔25a～25d。诊断孔25a～25d配设在吸附构造24的周围。诊断孔25a排列在吸附孔24a的周围。诊断孔25b排列在吸附孔24e的周围。诊断孔25c排列在吸附孔24i的周围。诊断孔25d排列在吸附孔24m的周围。在图18A及图18B中例示了在XY俯视视图中，诊断孔25a～25d配设在多个吸附孔24a～24p的外侧的结构。可以对一个材料施以切削加工等，而使键合工具1720具有基座部21及突起部1722。该情况下基座部21和突起部1722成为一体。
图17所示的配管系统93与诊断孔25a～25d对应，配设在诊断孔25a～25d与真空装置83之间。配管系统93具有多个排气管93a～931。排气管93a～93d分别与诊断孔25a～25d连通。排气管931配设在排气管93a～93d与真空装置83之间。
真空装置83能够按照控制器30的控制而经由配管系统93将诊断孔25a～25d真空排气。配管系统93与配管系统91及配管系统92独立地设置。即，真空装置83不经由配管系统91及配管系统92而经由配管系统93将诊断孔25a～25d真空排气。
吸引传感器63配设在配管系统93的途中。在图17中，例示了吸引传感器63配设在排气管93b的途中的结构。吸引传感器63检测穿过配管系统93内的气体的压力，将检测结果向控制器30供给。吸引传感器63的检测结果表示配管系统93的真空度。即，如果经过配管系统93内的气体的压力较低，则表示真空度较高，如果经过配管系统93内的气体的压力较高，则表示真空度较低。
此外，使用半导体制造装置1701的半导体装置的制造方法如图19～图23所示，在以下的点上与第1实施方式不同。图19是表示半导体装置的制造方法的流程图。图20、图22A～图23B是表示半导体装置的制造方法的工序剖面图。图21是表示半导体装置的制造方法的时序图。
在进行S1～S2之后，控制器30使真空装置81、83工作，但不使真空装置82工作。如图20所示，进行由吸附构造23(多个吸附孔24a～24p)进行的吸附和由诊断孔25a～25d进行的吸附(S24)，但暂不进行由吸附构造24进行的吸附。
例如，从图21所示的期间TP1之前(即，从S24)，使真空装置81、83工作，如图22A所示，将配管系统91、93的真空度控制为目标真空度Ph＝P1(>0)，Pd＝P1(>0)。即，将配管系统91、93控制为减压状态。由于不使真空装置82工作，所以将配管系统92的真空度控制为目标真空度Ptr≒0。
然后，在进行了S5～S9后，控制器30基于吸引传感器63的检测结果，在配管系统93的真空度下降的情况下，如图22B所示，认为带53产生了褶皱，使真空装置82工作，如图23A所示，进行由吸附构造24进行的吸附。
例如，在图21所示的期间TP4中，对键合工具20及工作台10的距离相对地进行控制，将从键合工具20向半导体芯片200的加压力维持为目标压力Fh＝F1，并且将键合工具20的温度控制为目标温度Th＝T2(>T1)。与此同时，监视配管系统93的真空度(S10)。在期间TP4中的定时t1，如果配管系统93的真空度低于规定的阈值Pdth，则传感器ON(即，产生了褶皱)，真空装置82工作，将配管系统92的真空度控制为目标真空度Ptr＝P1(>0)。
然后，进行S11～S15的处理(参照图23B)这一点与第1实施方式是同样的。
如以上这样，在第2实施方式中，对于半导体制造装置1701，经由配设在吸附构造24的周边的诊断孔25a～25d进行带53的异常(例如，褶皱的产生)的诊断，根据异常的产生而进行由吸附构造24进行的吸附。由此，对带53的异常(例如，褶皱的产生)适应性地进行带53的吸附，所以能够有效地抑制带53的异常。
另外，键合工具1820的突起部1822如图24所示，可以是诊断孔1825a～1825d配设在多个吸附孔24a～24p之间的结构。图24是表示第2实施方式的变形例的键合工具1820的结构的图。诊断孔1825a配设在吸附孔24a与吸附孔24b之间。诊断孔1825b配设在吸附孔24e与吸附孔24f之间。诊断孔1825c配设在吸附孔24i与吸附孔24j之间。诊断孔1825d配设在吸附孔24l与吸附孔24m之间。通过这样的结构，也能够对带53的异常(例如，褶皱的产生)适应性地进行带53的吸附。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (17)

1.一种半导体制造装置，其具备：
工作台，具有载置基板和应经由多个突起电极键合到上述基板的半导体芯片的载置面；
键合工具，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；
控制器，在第1期间中，在通过至少上述第1吸附构造经由带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近，在接着上述第1期间的第2期间中，将从上述键合工具向上述半导体芯片的加压力维持为目标压力，同时将上述键合工具的温度控制为第1目标温度，在接着上述第2期间的第3期间中，以将从上述键合工具向上述半导体芯片的加压力维持为上述目标压力的方式相对地控制上述键合工具及上述工作台的距离，并且将上述键合工具的温度控制为比上述第1目标温度高的第2目标温度，在接着上述第3期间的第4期间中，将上述键合工具从上述工作台相对地远离，将由上述第1吸附构造及上述第2吸附构造进行的吸附解除；
第1排气管，与上述第1吸附构造处的空间连通；以及
第2排气管，与上述第1排气管独立地设置，与上述第2吸附构造处的空间连通；
上述控制器在上述第1期间中，在通过上述第2吸附构造使上述带吸附于上述表面且通过上述第1吸附构造经由上述带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近；
上述控制器在上述第1期间中，经由上述第1排气管将上述第1吸附构造处的空间控制为减压状态，并经由上述第2排气管将上述第2吸附构造处的空间控制为减压状态，在上述第4期间中，经由上述第1排气管将上述第1吸附构造处的空间的减压状态解除，并经由上述第2排气管将上述第2吸附构造处的空间的减压状态解除。
2.一种半导体制造装置，其具备：
工作台，具有载置基板和应经由多个突起电极键合到上述基板的半导体芯片的载置面；
键合工具，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；以及
控制器，在第1期间中，在通过至少上述第1吸附构造经由带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近，在接着上述第1期间的第2期间中，将从上述键合工具向上述半导体芯片的加压力维持为目标压力，同时将上述键合工具的温度控制为第1目标温度，在接着上述第2期间的第3期间中，以将从上述键合工具向上述半导体芯片的加压力维持为上述目标压力的方式相对地控制上述键合工具及上述工作台的距离，并且将上述键合工具的温度控制为比上述第1目标温度高的第2目标温度，在接着上述第3期间的第4期间中，将上述键合工具从上述工作台相对地远离，将由上述第1吸附构造及上述第2吸附构造进行的吸附解除；
上述键合工具还具备配设在上述表面的上述第2吸附构造的周围的诊断孔；
上述控制器在上述第1期间中，在通过上述第1吸附构造经由上述带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近，在上述第3期间中，在经由上述诊断孔检测到上述带的吸附状态的异常的情况下，通过上述第2吸附构造使上述带吸附于上述表面。
3.如权利要求2所述的半导体制造装置，其还具备：
第1排气管，与上述第1吸附构造处的空间连通；
第2排气管，与上述第1排气管独立地设置，与上述第2吸附构造处的空间连通；以及
第3排气管，与上述第1排气管及上述第2排气管独立地设置，与上述诊断孔连通；
上述控制器在上述第1期间中，经由上述第1排气管将上述第1吸附构造处的空间控制为减压状态，在上述第3期间中，在经由上述第3排气管及上述诊断孔检测到上述带的异常的情况下，经由上述第2排气管将上述第2吸附构造处的空间控制为减压状态，在上述第4期间中，经由上述第1排气管将上述第1吸附构造处的空间的减压状态解除，并经由上述第2排气管将上述第2吸附构造处的空间的减压状态解除。
4.如权利要求1或2所述的半导体制造装置，其中，
上述第2吸附构造包括沿着上述第1区域的外缘延伸的槽。
5.如权利要求1或2所述的半导体制造装置，其中，
上述第1吸附构造包括沿着上述键合工具的长度方向排列的多个第1吸附孔；
上述第2吸附构造包括沿着上述第1区域的外缘排列的多个第2吸附孔。
6.一种半导体制造装置，其具备：
工作台，具有载置基板和应经由多个突起电极键合到上述基板的半导体芯片的载置面；
键合工具，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；以及
控制器，在第1期间中，在通过至少上述第1吸附构造经由带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近，在接着上述第1期间的第2期间中，将从上述键合工具向上述半导体芯片的加压力维持为目标压力，同时将上述键合工具的温度控制为第1目标温度，在接着上述第2期间的第3期间中，以将从上述键合工具向上述半导体芯片的加压力维持为上述目标压力的方式相对地控制上述键合工具及上述工作台的距离，并且将上述键合工具的温度控制为比上述第1目标温度高的第2目标温度，在接着上述第3期间的第4期间中，将上述键合工具从上述工作台相对地远离，将由上述第1吸附构造及上述第2吸附构造进行的吸附解除；
上述第2吸附构造具有：
阶差面；
阶台面，相对于上述阶差面在外侧邻接；以及
吸附孔，配设在上述阶台面。
7.一种半导体制造装置，其具备：
工作台，具有载置基板和应被键合到上述基板的半导体芯片的载置面；以及
键合工具，俯视是矩形状，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；
上述第1吸附构造具有沿着上述键合工具的长度方向排列的多个第1吸附孔；
上述第2吸附构造具有阶差面、相对于上述阶差面在外侧邻接的阶台面、以将上述第1区域包围的方式排列在上述阶台面的多个第2吸附孔。
8.一种半导体制造装置，其具备：
工作台，具有载置基板和应被键合到上述基板的半导体芯片的载置面；以及
键合工具，俯视是矩形状，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；
上述第1吸附构造具有沿着上述键合工具的长度方向排列的多个第1吸附孔；
上述第2吸附构造具有以将上述第1区域包围的方式排列在的多个第2吸附孔；
上述键合工具还具有配设在上述表面的上述第2吸附构造的周围的诊断孔。
9.一种半导体制造装置，其具备：
工作台，具有载置基板和应被键合到上述基板的半导体芯片的载置面；以及
键合工具，俯视是矩形状，具有与上述载置面对置的表面、配设在上述表面的与上述半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；
上述第1吸附构造具有沿着上述键合工具的长度方向排列的多个第1吸附孔；
上述第2吸附构造具有以将上述第1区域包围的方式排列在的多个第2吸附孔；
上述半导体制造装置还具备：
第1排气管，与上述第1吸附孔连通；
第2排气管，与上述第1排气管独立地设置，与上述第2吸附孔连通；以及
控制器，相互独立地进行经由上述第1排气管的上述第1吸附孔的减压控制和经由上述第2排气管的上述第2吸附孔的减压控制。
10.如权利要求8或9所述的半导体制造装置，其中，
上述第2吸附构造包括沿着上述第1区域的外缘延伸的槽。
11.如权利要求10所述的半导体制造装置，其中，
上述多个第2吸附孔配设在上述槽中。
12.如权利要求8所述的半导体制造装置，其还具备：
第1排气管，与上述第1吸附孔连通；
第2排气管，与上述第1排气管独立地设置，与上述第2吸附孔连通；
第3排气管，与上述第1排气管及上述第2排气管独立地设置，与上述诊断孔连通；以及
控制器，相互独立地进行经由上述第1排气管的上述第1吸附孔的减压控制、经由上述第2排气管的上述第2吸附孔的减压控制和经由上述第3排气管的上述诊断孔的减压控制。
13.一种半导体装置的制造方法，上述半导体装置的制造方法包括以下步骤：
在半导体制造装置的工作台的载置面，为了成为在基板安装有半导体芯片的半导体装置，载置上述基板和应经由多个突起电极键合到上述基板的半导体芯片，其中，上述半导体制造装置具备上述工作台和键合工具，上述工作台具有上述载置面，上述键合工具具有与上述载置面对置的表面、配设在上述表面的与半导体芯片重合的第1区域中的第1吸附构造、和配设在上述表面的上述第1区域的周围的第2区域中的第2吸附构造；
在通过至少上述第1吸附构造经由带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近；
将从上述键合工具向上述半导体芯片的加压力维持为目标压力，同时将上述键合工具的温度控制为第1目标温度；
以将从上述键合工具向上述半导体芯片的加压力维持为上述目标压力的方式相对地控制上述键合工具及上述工作台的距离，并将上述键合工具的温度控制为比上述第1目标温度高的第2目标温度；
在已解除由上述第1吸附构造及上述第2吸附构造进行的吸附的状态下，将上述键合工具从上述工作台相对地远离。
14.如权利要求13所述的半导体装置的制造方法，其中，
将上述键合工具向上述工作台相对地靠近包括：在使上述带吸附于上述表面并通过上述第1吸附构造经由上述带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近。
15.如权利要求13所述的半导体装置的制造方法，其中，
上述键合工具还具备配设在上述表面的上述第2吸附构造的周围的诊断孔；
将上述键合工具向上述工作台相对地靠近包括：在通过上述第1吸附构造经由上述带使上述半导体芯片吸附于上述表面的状态下，将上述键合工具向上述工作台相对地靠近；
将上述键合工具的温度控制为上述第2目标温度包括：在经由上述诊断孔检测到上述带的吸附状态的异常的情况下，通过上述第2吸附构造使上述带吸附于上述表面。
16.如权利要求15所述的半导体装置的制造方法，其中，
上述半导体制造装置还具有：
第1排气管，与上述第1吸附构造处的空间连通；以及
第2排气管，与上述第1排气管独立地设置，与上述第2吸附构造处的空间连通；
将上述键合工具向上述工作台相对地靠近包括：经由上述第1排气管将上述第1吸附构造处的空间控制为减压状态，并经由上述第2排气管将上述第2吸附构造处的空间控制为减压状态；
将上述键合工具从上述工作台相对地远离包括：经由上述第1排气管将上述第1吸附构造处的空间的减压状态解除，并经由上述第2排气管将上述第2吸附构造处的空间的减压状态解除。
17.如权利要求16所述的半导体装置的制造方法，其中，
上述半导体制造装置还具有：
第1排气管，与上述第1吸附构造处的空间连通；
第2排气管，与上述第1排气管独立地设置，与上述第2吸附构造处的空间连通；以及
第3排气管，与上述第1排气管及上述第2排气管独立地设置，与上述诊断孔连通；
将上述键合工具向上述工作台相对地靠近包括：经由上述第1排气管将上述第1吸附构造处的空间控制为减压状态；
将上述键合工具的温度控制为上述第2目标温度包括：在经由上述第3排气管及上述诊断孔检测到上述带的异常的情况下，经由上述第2排气管将上述第2吸附构造处的空间控制为减压状态；
将上述键合工具从上述工作台相对地远离包括：经由上述第1排气管将上述第1吸附构造处的空间的减压状态解除，并经由上述第2排气管将上述第2吸附构造处的空间的减压状态解除。
CN202010756618.6A 2019-09-17 2020-07-31 半导体制造装置及半导体装置的制造方法 Active CN112530820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019168748A JP7346190B2 (ja) 2019-09-17 2019-09-17 半導体製造装置
JP2019-168748 2019-09-17

Publications (2)

Publication Number Publication Date
CN112530820A CN112530820A (zh) 2021-03-19
CN112530820B true CN112530820B (zh) 2023-12-22

Family

ID=74868063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010756618.6A Active CN112530820B (zh) 2019-09-17 2020-07-31 半导体制造装置及半导体装置的制造方法

Country Status (4)

Country Link
US (2) US11521950B2 (zh)
JP (1) JP7346190B2 (zh)
CN (1) CN112530820B (zh)
TW (2) TWI772834B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887860B (zh) * 2018-12-28 2020-12-25 上海集成电路研发中心有限公司 一种键合腔体结构及键合方法
US11961817B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming a package structure
US11652080B2 (en) * 2021-05-27 2023-05-16 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
TWI791287B (zh) * 2021-09-16 2023-02-01 日商新川股份有限公司 封裝裝置以及封裝方法
KR102537573B1 (ko) * 2023-01-27 2023-05-30 주식회사 엠아이이큅먼트코리아 플립 칩 레이저 본딩장치의 본딩 툴

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283445A (zh) * 2005-10-06 2008-10-08 富士通株式会社 半导体器件及其制造方法
CN102623402A (zh) * 2007-06-19 2012-08-01 瑞萨电子株式会社 半导体集成电路装置的制造方法
CN104347469A (zh) * 2013-07-29 2015-02-11 先进科技新加坡有限公司 热压键合过程中固定多个半导体器件的设备和键合方法
JP2017034282A (ja) * 2016-11-01 2017-02-09 ボンドテック株式会社 接合システム、接合方法、および半導体デバイスの製造方法
CN110226220A (zh) * 2016-11-30 2019-09-10 株式会社新川 接合装置和接合方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167842A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法
TWI530762B (zh) * 2003-12-03 2016-04-21 尼康股份有限公司 Exposure apparatus, exposure method, and device manufacturing method
CN1992149A (zh) * 2005-12-31 2007-07-04 联诚光电股份有限公司 芯片粘合设备及其操作方法
JP5181222B2 (ja) * 2006-06-23 2013-04-10 日立化成株式会社 半導体デバイスの製造方法
JP2009289959A (ja) * 2008-05-29 2009-12-10 Elpida Memory Inc ボンディング装置およびボンディング方法
JP5612963B2 (ja) * 2010-08-20 2014-10-22 新光電気工業株式会社 電子部品実装装置および電子部品実装方法
JP5494546B2 (ja) 2011-04-04 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5827043B2 (ja) 2011-06-28 2015-12-02 新光電気工業株式会社 電子部品の実装方法
JP2014225586A (ja) * 2013-05-17 2014-12-04 日清紡メカトロニクス株式会社 電子部品実装装置
KR101474690B1 (ko) * 2014-04-24 2014-12-17 주식회사 동부하이텍 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US9875986B2 (en) * 2015-10-09 2018-01-23 International Business Machines Corporation Micro-scrub process for fluxless micro-bump bonding
US11373975B2 (en) * 2017-03-28 2022-06-28 Shinkawa Ltd. Electronic component mounting device
TWI671827B (zh) * 2017-03-30 2019-09-11 日商新川股份有限公司 接合裝置以及接合方法
KR102363090B1 (ko) * 2017-11-30 2022-02-15 가부시키가이샤 신가와 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법
KR102592226B1 (ko) * 2018-07-17 2023-10-23 삼성전자주식회사 반도체 패키지 본딩헤드 및 본딩방법
TWI669794B (zh) * 2018-09-27 2019-08-21 頎邦科技股份有限公司 基板與晶片之壓合步驟及其壓合裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283445A (zh) * 2005-10-06 2008-10-08 富士通株式会社 半导体器件及其制造方法
CN102623402A (zh) * 2007-06-19 2012-08-01 瑞萨电子株式会社 半导体集成电路装置的制造方法
CN104347469A (zh) * 2013-07-29 2015-02-11 先进科技新加坡有限公司 热压键合过程中固定多个半导体器件的设备和键合方法
JP2017034282A (ja) * 2016-11-01 2017-02-09 ボンドテック株式会社 接合システム、接合方法、および半導体デバイスの製造方法
CN110226220A (zh) * 2016-11-30 2019-09-10 株式会社新川 接合装置和接合方法

Also Published As

Publication number Publication date
TWI772834B (zh) 2022-08-01
US20210082867A1 (en) 2021-03-18
US11521950B2 (en) 2022-12-06
TWI831245B (zh) 2024-02-01
TW202238798A (zh) 2022-10-01
CN112530820A (zh) 2021-03-19
JP7346190B2 (ja) 2023-09-19
JP2021048197A (ja) 2021-03-25
TW202126161A (zh) 2021-07-01
US20230054378A1 (en) 2023-02-23
JP2023166482A (ja) 2023-11-21

Similar Documents

Publication Publication Date Title
CN112530820B (zh) 半导体制造装置及半导体装置的制造方法
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
US8640943B2 (en) Fabrication method of semiconductor integrated circuit device
TWI437669B (zh) 電子封裝裝置及電子封裝方法
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US9508679B2 (en) Mounting method
TWI685905B (zh) 接合裝置和接合方法
TW201923963A (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
TWI671827B (zh) 接合裝置以及接合方法
JP2009194234A (ja) 半導体装置の製造方法、半導体電子部品の製造方法、および半導体電子部品
TW202025334A (zh) 半導體製造裝置、頂出治具及半導體裝置之製造方法
TWI664682B (zh) 晶片之安裝方法
JP7572522B2 (ja) 半導体製造装置
CN111712906A (zh) 使用于晶粒封装的防翘曲用的ptfe片以及晶粒封装方法
US6712111B2 (en) Bonding method and apparatus
CN113394122A (zh) 半导体制造装置
KR102037972B1 (ko) 다이 본딩 방법
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2008153487A (ja) 半導体装置の製造装置と製造方法
JP2009224541A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant