KR20140078472A - 칩 패키지 제조 방법 및 제조 장비 - Google Patents

칩 패키지 제조 방법 및 제조 장비 Download PDF

Info

Publication number
KR20140078472A
KR20140078472A KR1020120147856A KR20120147856A KR20140078472A KR 20140078472 A KR20140078472 A KR 20140078472A KR 1020120147856 A KR1020120147856 A KR 1020120147856A KR 20120147856 A KR20120147856 A KR 20120147856A KR 20140078472 A KR20140078472 A KR 20140078472A
Authority
KR
South Korea
Prior art keywords
vacuum
chip
overhang
holder
connection pad
Prior art date
Application number
KR1020120147856A
Other languages
English (en)
Inventor
조철호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120147856A priority Critical patent/KR20140078472A/ko
Priority to US13/846,640 priority patent/US8822271B2/en
Priority to CN201310347552.5A priority patent/CN103871992A/zh
Publication of KR20140078472A publication Critical patent/KR20140078472A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78745—Suction holding means in the upper part of the bonding apparatus, e.g. in the capillary or wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

칩의 접속 패드가 위치하는 부분에 인근하는 표면 부분을 오버행 홀더(overhang holder)가 잡아 고정한 상태에서, 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 칩 패키지 제조 방법 및 제조 장비를 제시한다.

Description

칩 패키지 제조 방법 및 제조 장비{Method and apparatus for manufacturing chip package}
본 출원은 전자 소자의 패키지(package) 기술에 관한 것으로, 오버행 와이어 본딩(overhang wire bonding) 구조를 포함하는 칩 패키지 제조 방법 및 이에 사용되는 제조 장비에 관한 것이다.
전자 기기들에 요구되는 전자 소자는 다양한 전자 회로 요소들을 포함할 수 있으며, 이러한 전자 회로 요소들은 반도체 칩(chip) 또는 다이(die)로 불리는 반도체 기판에 집적될 수 있다. 메모리 반도체 칩 또한 칩 패키지(package) 형태로서, 컴퓨터(computer)나 모바일(mobile) 기기 또는 데이터 스토리지(data storage)와 같은 전자 시스템(electronic system)에 채용되고 있다.
스마트 폰(smart phone)과 같은 모바일 제품의 경량 및 소형화에 따라 모바일 제품에 탑재되는 반도체 칩 패키지 역시 소형화 및 얇은 두께화가 진행되고 있다. 모바일 제품에 여러 기능을 동시에 수행하는 복합형 제품에 대한 요구를 부응하기 위해서, 하나의 반도체 패키지 내에 여러 개의 반도체 칩들을 탑재한 다중(multi) 적층 칩 패키지의 사용이 점점 늘고 있다.
다층으로 칩들을 적층할 때, 하부 칩에 대해 상부 칩의 가장자리 부분이 외측으로 돌출되어 오버행부(overhang portion)을 제공하고, 이러한 오버행부에 본딩 와이어가 연결되는 오버행 와이어 본딩 구조가 적층 칩 패키지에 채용되고 있다. 오버행 와이어 본딩 구조에서 오버행부를 지지하는 구조를 제공하기 어려워, 반도체 칩이 얇아지며 본딩 와이어를 체결하는 데 수반되는 충격에 의해 오버행부 부분이 휘어져 바운싱(bouncing)되는 현상이 수반될 수 있다. 이러한 바운싱 현상은 부정확한 본딩 와이어의 체결을 야기할 수 있고, 오버행부에서의 균열과 같은 불량을 야기할 수 있다.
본 출원은 오버행 본딩 와이어 구조에서 바운싱 현상을 억제할 수 있는 칩 패키지 제조 방법 및 제조 장비를 제시하고자 한다.
본 출원의 일 관점은, 칩의 접속 패드가 위치하는 부분에 인근하는 상기 칩 표면 부분을 잡아 고정하며 탈착 가능한 오버행 홀더(overhang holder); 및 상기 칩 표면 부분이 상기 오버행 홀더에 의해 고정된 상태에서 상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 와이어 캐필러리(capillary)를 포함하는 칩 패키지 제조 장비를 제시한다.
본 출원의 다른 관점은, 하부 칩(chip) 상에 접속 패드가 위치하는 오버행(overhang)부가 상기 하부 칩 바깥으로 돌출되도록 적층된 상부 칩의 상기 접속 패드에 상기 접속 패드에 인근하는 상기 오버행부의 일부를 잡아 고정하는 오버행 홀더(overhang holder); 및 상기 고정된 오버행부의 상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 와이어 캐필러리(capillary)를 포함하는 칩 패키지 제조 장비를 제시한다.
상기 오버행 홀더는 진공 흡착으로 상기 칩 표면 부분을 잡아 고정하고 상기 진공 흡착의 해제로 상기 칩 표면으로부터 이탈되는 진공 흡착부를 포함할 수 있다.
상기 진공 흡착부는 진공 흡입구, 진공 흡착판 또는 진공 흡입 캐필러리(capillary)를 포함할 수 있다.
상기 오버행 홀더가 상기 접속 패드에 인근하는 상기 오버행부의 일부를 진공 흡착하여 잡고, 상기 진공 흡착으로 잡은 상태를 해제하여 상기 상부 칩으로부터 상기 오버행 홀더를 이탈하는 홀더 구동부를 더 포함할 수 있다.
상기 홀더 구동부의 상기 오버행 홀더의 구동과 연계하여 상기 와이어 캐필러리(capillary)가 상기 본딩 와이어(bonding wire)를 접속시키는 동작을 구동하는 와이어 캐필러리 구동부; 및 상기 와이어 캐필러리 구동부 및 상기 홀더 구동부의 동작을 제어하는 제어부를 더 포함할 수 있다.
상기 오버행 홀더는 상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 진공 흡착판; 및 상기 진공 흡착판을 지지하고 진공을 제공하는 몸체부를 포함할 수 있다.
상기 진공 흡착판은 진공 흡입 경로를 제공하는 다공성 흡착판을 포함할 수 있다.
상기 오버행 홀더는 상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입구(vacuum hole)를 제공하며 상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 몸체부를 포함할 수 있다.
상기 오버행 홀더는 상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입 캐필러리(vacuum capillary)들; 및 상기 진공 흡입 캐필러리들을 지지하는 몸체부를 포함할 수 있다.
상기 진공 흡입 캐필러리(vacuum capillary)는 접촉 단부에 부착된 연성(soft) 접촉 패드를 더 포함할 수 있다.
본 발명의 다른 일 관점은, 하부 칩(chip) 상에 접속 패드가 위치하는 오버행(overhang)부가 상기 하부 칩 바깥으로 돌출되도록 상부 칩을 적층하는 단계; 상기 상부 칩의 상기 접속 패드에 인근하는 상기 오버행부의 일부를 오버행 홀더(overhang holder)로 잡아 고정시키는 단계; 및 상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 단계를 포함하는 칩 패키지 제조 방법을 제시할 수 있다.
본 출원의 실시예들에 따르면, 오버행 본딩 와이어 구조에서 바운싱 현상을 억제할 수 있는 칩 패키지 제조 방법 및 제조 장비를 제시할 수 있다.
도 1은 본 출원의 실시예들에 따른 칩 패키지의 구조의 일례를 예시하는 도면이다.
도 2 내지 도 5는 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 일례를 예시하는 도면들이다.
도 6 및 도 7은 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 변형예를 예시하는 도면들이다.
도 8 및 도 9는 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 다른 변형예를 예시하는 도면들이다.
도 10은 본 출원의 실시예에 따른 칩 패키지 제조 장비를 예시하는 도면이다.
본 출원에 따른 칩 패키지 제조 방법 및 제조 장비는, 하측이 실질적으로 지지되지 않고 공중에 뜬 상태인 칩의 오버행(overhang)부에 본딩 와이어(bonding wire)를 접속 체결시킬 때, 오버행부의 일부 상측 표면을 실질적으로 잡아 고정시키는 오버행 홀더(overhang holder)를 사용하여, 본딩 와이어의 체결에 수반되는 하강 압력 또는 충격에 의해서 오버행부가 하측 방향으로 휘어지거나 바운싱(bouncing)되는 현상을 억제할 수 있다.
오버행 홀더는 오버행부의 칩 표면 부분을 실질적으로 진공 흡착하여 잡아 고정하고, 와이어 본딩 과정이 수행되는 동안 고정시킨 상태를 유지함으로써, 체결 충격에 의해 오버행부가 바운싱되는 것을 억제시켜, 오버행부의 폭 또는 길이가 실질적으로 감소되는 효과를 유도할 수 있다. 오버행 홀더는 와이어 본딩 과정 이후에 진공 흡착 상태를 해제시킴으로써 칩 표면으로부터 탈착될 수 있으므로, 칩 표면 또는 칩 하부 또는 칩이 실장되는 패키지 기판에 별도의 부재를 도입하지 않고서도 오버행부에서의 바운싱 현상이 유발되는 것을 억제할 수 있다. 따라서 오버행 홀더의 도입으로 칩 패키지 구조의 실질적인 변경없이 오버행부의 바운싱 현상에 따른 불량 발생을 유효하게 억제할 수 있다.
본 출원의 실시예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부" 또는 "하부", "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, "칩"의 기재는 집적회로가 집적된 반도체 칩을 의미할 수 있으며, DRAM이나 FLASH와 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나 반도체 기판이거나 논리 집적회로가 집적된 로직(logic) 칩을 의미할 수 있다. 칩은 집적회로가 집적된 다이(die) 또는 기판(substrate)으로 해석될 수도 있다.
본 발명의 실시예에서 "오버행부"의 기재는 그 하면이 지지되지 않고 공중에 뜬 상태로 해석될 수 있는 칩의 일부분으로, 하부 칩 상에 적층된 상부 칩의 가장자리가 하부 칩의 바깥으로 돌출된 구조에서, 상부 칩의 바깥으로 돌출된 가장자리 부분으로 해석될 수 있다. 오버행부는 그 표면 상에 전기적, 신호적 연결을 위한 접속 단자로서 접속 패드(pad)가 구비될 수 있다. 접속 패드는 칩 표면에 형성된 외부 연결을 위한 접속 단자로서 해석될 수 있으며, 본딩 와이어는 접속 패드와 패키지 기판의 본딩 핑거(bonding finger)를 전기적 신호적으로 연결시키는 부재로 해석될 수 있다. 패키지 기판의 기재는 칩이 실장되는 부재로 그 표면에 칩이 실장되거나 또는 그 몸체 내에 칩이 내장되는 다양한 형태의 배선 기판일 수 있다. 본딩 핑거는 전기적 신호적 접속을 위해 패키지 기판 상에 구비된 접속 단자로 해석될 수 있다.
도 1은 본 출원의 실시예들에 따른 칩 패키지의 구조의 일례를 예시하는 도면이다.
도 1을 참조하면, 칩 패키지는 패키지 기판(100) 상에 반도체 칩들(210, 230)이 적층된 구조를 포함할 수 있다. 반도체 칩들(210, 230) 상에 추가적으로 반도체 칩들이 더 적층될 수도 있다. 반도체 칩들(210, 230)은 접속 단자로서 제1접속 패드(211)들 및 제2접속 패드들(233)이 각각의 가장자리(edge) 부분에 배치할 수 있다. 반도체 칩들(210, 230)은 동종의 칩들일 수 있으며, 그 크기, 모양, 또는 기능이 다른 종류의 칩들일 수 있다. 패키지 기판(100)은 인쇄회로기판(PCB)을 포함할 수 있으며, 접속 단자로 제1본딩 핑거(101)들 및 제2본딩 핑거(103)들의 배열을 포함할 수 있다. 제1접속 패드(211)와 제1본딩 핑거(101)를 상호 연결하도록 제1본딩 와이어(310)가 접속될 수 있고, 제2접속 패드(211)와 제2본딩 핑거(103)를 상호 연결하도록 제2본딩 와이어(330) 접속될 수 있다.
반도체 칩들(210, 230)은 패키지 기판(100) 상에 순차적으로 적층될 수 있으며, 하부 칩(210) 상에 상부 칩(230)이 교차되게 적층될 수 있다. 상부 칩(230)의 가장자리 부분의 일부는 하부 칩(210) 상에 겹쳐지지 않고, 하부 칩(210)의 바깥으로 돌출될 수 있으며, 이러한 돌출된 부분은 실질적으로 공중에 뜬 상태로 오버행부(235)를 이루게 된다. 제2접속 패드(233)들은 이러한 오버행부(235) 내에 위치할 수 있다. 상부 칩(230)이 하부 칩(210)에 비해 그 크기가 큰 경우에도 상부 칩(230)의 오버행부(235)가 하부 칩(210) 바깥으로 돌출될 수 있다.
오버행부(235)에 위치하는 제2접속 패드(233)와 제2본딩 핑거(103)를 접속 연결하는 제2본딩 와이어(330)을 형성할 때, 오버행부(235)가 실질적으로 공중에 뜬 상태이므로 체결 시 수반되는 하강 압력 또는 충격에 의해 휘어지는 바운싱 형상 또는 이로 인한 균열과 같은 불량이 유발될 수 있다. 이러한 바운싱 현상은 오버행부(235)에 체결되는 제2본딩 와이어(330)를 포함하는 연결 구조인 오버행 본딩 와이어 구조를 채용하는 데 제약 요소로 작용할 수 있다. 오버행부(235)를 잡아 고정하는 수단을 도입함으로써, 오버행부(235)의 돌출된 길이 또는 폭을 실질적으로 감소시켜 바운싱을 실질적으로 최소화하거나 또는 유효하게 억제할 수 있다.
도 2 내지 도 5는 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 일례를 예시하는 도면들이다.
도 2를 참조하면, 패키지 기판(100) 상에 하부 칩(210)을 적층하고, 하부 칩(210) 상에 상부 칩(230)을, 도 1에 제시된 바와 같이 오버행부(235)가 하부 칩(210) 바깥으로 돌출되게 적층한다. 하부 칩(210)은 제1접착층(410)을 개재하여 패키지 기판(100) 상에 부착될 수 있고, 제1본딩 와이어(도 1의 310)이 접속되는 과정이 수행될 수 있다. 상부 칩(230)은 제2접착층(430)을 개재하여 하부 칩(210) 상에 부착되도록 적층될 수 있다. 하부 칩(210) 바깥으로 돌출된 오버행부(235) 내에 제2접속 패드(233)들이 위치한다.
도 3을 참조하면, 상부 칩(230)의 제2접속 패드(233)에 인근하는 오버행부(235)의 일부 부분(234)을 오버행 홀더(overhang holder: 500)로 잡아 고정시킨다. 오버행 홀더(500)는 실질적으로 오버행부(235) 일부 부분(234)은 진공 흡착으로 잡아 고정하는 부품(unit)으로 도입될 수 있다. 예컨대, 오버행 홀더(500)는 오버행부(235)의 일부 부분(234)에까지 연장될 수 있는 크기를 가지는 진공 흡착판(503) 및 진공 흡착판(503)을 지지하는 몸체부(502), 몸체부(502) 내에 형성된 진공 라인(vacuum line: 501)을 포함하는 진공 흡착 헤드(head) 형태의 부품으로 구성될 수 있다.
진공 흡착판(503)은 상부 칩(233)의 상측 표면(236)에 접촉하여 상측 표면(236)을 진공 흡착하는 다공성 흡착판을 포함하여 구성될 수 있다. 다공성 흡착판은 내부에 다수의 공동을 가지는 다공성 재질로, 폴리머(polymer)와 같이 유연한 연성(soft) 재질로 이루어질 수 있다. 연성 재질의 다공성의 진공 흡착판(503)은 상부 칩(230) 상측 표면(236)에 밀착되고, 진공 흡착판(503) 배후에 연결되는 진공 라인(501)을 통해 진공 배기(evacuation)가 이루어질 수 있다. 다공성 재질은 진공 흡입 경로를 제공하므로, 진공 흡착력은 진공 흡착판(503)과 상부 칩(230)의 상측 표면(236) 사이에 인가되고, 진공 흡착판(503)에 상측 표면(236)이 흡착 고정될 수 있다. 진공 흡착판(503)이 오버행부(235)의 일부 부분(234)을 덮게 연장됨에 따라, 오버행부(235)는 실질적으로 오버행 홀더(500)로 진공 흡착에 의해 고정될 수 있다.
도 4를 참조하면, 오버행부(235)의 일부(234)를 오버행 홀더(500)로 잡아 고정시킨 상태에서, 제2접속 패드(233)에 제2본딩 와이어(330)을 와이어 본딩하는 과정을 수행한다. 제2본딩 와이어(330)를 이끄는 와이어 캐필러리(wire capillary: 350)가 제2접속 패드(233) 상에 정렬되도록 이동하고, 와이어 캐필러리(350)가 하강하여 하강 압력(D)을 오버행부(235)에 전달하며 제2본딩 와이어(330)의 단부가 제2접속 패드(233)에 체결 결속되도록 유도한다. 이러한 와이어 본딩 과정에서 수반되는 하강 압력(D)에 대해 저항하는 보상힘(H)을 오버행 홀더(500)에 의해 제공할 수 있다. 예컨대, 오버행 홀더(500)에 의해 제공되는 진공 흡착력이 진공 흡착판(503)과 오버행부(235)의 일부 부분(234) 표면에 제공되며, 이러한 진공 흡착력이 보상힘(H)으로 작용하여 하강 압력(D)에 의해 오버행부(235)가 하측 방향으로 휘어지는 것을 방해하거나 억제할 수 있다. 오버행부(235)가 휘어지는 것이 억제되므로, 바운싱 현상이 유효하게 억제될 수 있으며 또한 균열 등의 발생을 유효하게 방지할 수 있다.
도 5를 참조하면, 오버행 홀더(500)로 오버행부(235)를 실질적으로 고정한 상태로, 제2본딩 와이어(330)을 접속하는 과정을 완료하여, 제2본딩 와이어(330)가 제2접속 패드(233)와 제2본딩 핑거(103)를 전기적 신호적으로 연결하도록 한다. 이후에, 진공 흡착 상태를 해제하고 상부 칩(230)의 상측 표면(236)으로부터 오버행 홀더(500)를 이탈시킨다. 오버행 홀더(500)는 진공 흡착으로 오버행부(235)를 일시적으로 고정하는 탈착 가능한 부재이므로, 오버행부(235)에 고정 또는 지지를 위한 별도의 수단을 배제할 수 있다.
경우에 따라 상부 칩(230)을 적층하듯이 추가적인 칩들(도시되지 않음)을 상부 칩(230) 상에 적층한 후, 제2본딩 와이어(330)을 연결하듯이 본딩 와이어 과정을 수행하여 보다 많은 단수로 적층된 칩 패키지를 형성할 수 있다. 이후에, 상부 칩(230) 및 본딩 와이어(도 1의 310, 330) 등을 보호하는 보호층을 형성할 수 있다.
도 6 및 도 7은 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 변형예를 예시하는 도면들이다.
도 6을 도 7과 함께 참조하면, 오버행부(235)를 고정하는 오버행 홀더(510)는 상부 칩(230)의 제2접속 패드(233)에 인근하는 부분(234)에 정렬되는 진공 흡입구(vacuum hole: 513)들을 제공하며, 상부 칩(230)의 상측 표면(236)에 제2접속 패드(233)를 노출하며 접촉하는 몸체부(512)를 포함하는 진공 흡착 헤드(head) 형태의 부품으로 구성될 수 있다. 몸체부(512) 내부에 진공 흡입구(513)들에 연결되는 진공 라인(511)들을 구비하고, 진공 라인(511)을 통해 진공 흡입구(513)로 진공 배기(evacuation)가 이루어져 진공 흡착력이 오버행부(235)에 제공될 수 있다. 진공 흡입구(513)들을 도 7에 제시된 바와 같이, 상부 칩(230)의 제2접속 패드(233)에 인근하는 부분(234)에 일렬로 배열되게 배치될 수 있다.
도 8 및 도 9는 본 출원의 실시예에 따른 칩 패키지 제조 방법 및 제조 장비의 다른 변형예를 예시하는 도면들이다.
도 8 및 도 9를 참조하면, 오버행부(235)를 고정하는 오버행 홀더(530)는 상부 칩(230)의 제2접속 패드(233)에 인근하는 부분(234)에 정렬되는 진공 흡입 캐필러리(535)들을 지지하는 몸체부(532)를 포함하는 진공 흡착 헤드(head) 형태의 부품으로 구성될 수 있다. 진공 흡입 캐필러리(535)들의 단부가 상부 칩(230)의 상측 표면(236)에 제2접속 패드(233)에 인근하는 부분(234)에 접촉하고, 진공 흡입 캐필러리(535)가 접촉하는 상측 표면(236) 부분만이 국부적으로 진공 흡착되어 고정될 수 있다. 이에 따라, 오버행부(235) 범위 영역 중 진공 흡착으로 고정할 부분을 보다 미세하게 조절할 수 있으며, 진공 흡입 캐필러리(535)의 크기가 상대적으로 작을 수 있어, 제2접속 패드(233)에 보다 근접하는 부분을 고정시키는 데 유효할 수 있다. 또한, 상부 칩(230)의 상측 표면(236)에는 오버행부(235)의 일부 부분(234)을 제외하고는 몸체부(532)와 이격되어 있으므로, 몸체부(532)의 접촉에 따른 상부 칩(230)에의 손상 또는 불량 발생을 억제할 수 있다.
몸체부(532) 내부에 진공 흡입 캐필러리(535)들에 연결되는 진공 라인(531)들을 구비하고, 진공 라인(531)을 통해 진공 흡입 캐필러리(535)로 진공 배기(evacuation)가 이루어져 진공 흡착력이 오버행부(235)에 제공될 수 있다. 진공 흡입 캐필러리(535)의 접촉 단부에는 도 9에 제시된 바와 같이 실질적으로 연성을 가지는 접촉 패드(536)가 부착되어, 상부 칩(230)의 상측 표면(236)에의 접촉 손상이 유발되는 것을 억제할 수 있다. 연성 접촉 패드(536)는 고무나 폴리머와 같이 연성을 가지는 재질로 이루어질 수 있다.
도 10은 본 출원의 실시예에 따른 칩 패키지 제조 장비를 예시하는 도면이다.
도 10을 참조하면, 칩 패키지 제조 장비(600)는 와이어 본딩을 수행하는 장비로 구성될 수 있다. 오버행 홀더(500)는 상부 칩(230)의 오버행부(235) 일부 부분(234)은 진공 흡착으로 잡아 고정하는 부품(unit)으로 도입될 수 있다. 도 3 내지 도 5를 참조하여 설명한 바와 같이, 오버행 홀더(500)는 진공 흡착판(503)을 지지하는 몸체부(502) 및 몸체부(502) 내에 형성된 진공 라인(vacuum line: 501)을 포함하는 진공 흡착 헤드(head) 형태의 부품으로 구성되어 동작할 수 있다.
오버행 홀더(500)는, 도 6 및 도 7을 참조하여 설명한 바와 같이, 상부 칩(230)의 제2접속 패드(233)에 인근하는 부분(234)에 정렬되는 진공 흡입구(513)들을 제공하며, 상부 칩(230)의 상측 표면(236)에 제2접속 패드(233)를 노출하며 접촉하는 몸체부(512)를 포함하는 진공 흡착 헤드(head) 형태의 오버행 홀더(도 6의 510) 형태로 변형될 수 있다. 오버행 홀더(500)는, 도 8 및 도 9를 참조하여 설명한 바와 같이, 진공 흡입 캐필러리(535)들을 지지하는 몸체부(532)를 포함하는 오버행 홀더(도 8의 530) 형태로 변형될 수 있다.
진공 흡입구(도 6의 513), 진공 흡착판(도 3의 503) 또는 진공 흡입 캐필러리(도 8의 535)와 같은 진공 흡착부는 오버행 홀더(500, 510, 530)가 상부 칩(230) 표면 일부, 예컨대, 오버행부(235)의 일부를 잡아 고정하는 기능을 제공한다. 이러한 진공 흡착부의 진공 흡착 기능을 해제함으로써, 상부 칩(230) 표면으로부터 이탈되는 것이 가능하며, 탈착 가능한 오버행 홀더(500, 510, 530)이 구성될 수 있다.
오버행 홀더(500)는, 도 3 내지 도 5를 참조하여 설명한 바와 마찬가지로, 오버행부(235)를 잡아 고정하고, 고정 상태를 유지하며, 진공 상태를 해제하여 이탈하는 등을 동작을 하는 수행하며, 이러한 오버행 홀더(500)의 동작은 오버행 홀더(500)에 기계적 또는 기구적으로 연결되는 홀더 구동부(605)에 의해 구동될 수 있다. 홀더 구동부(606)의 구동과 연계하여 와이어 캐필러리(350)가 본딩 와이어(330)를 접속시키는 동작을 구동하는 와이어 캐필러리 구동부(603)가 와이어 캐필러리(350)에 기계적 또는 기구적으로 연결될 수 있다. 이러한 와이어 캐필러리 구동부(603) 및 홀더 구동부(605)의 동작을 제어하여 전체적인 와이어 본딩 과정을 본딩 제어부(601)가 통제 제어하도록 칩 패키지 제조 장비(600)가 구성될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
210, 230: 칩, 235: 오버행부,
310, 330: 본딩 와이어, 350: 와이어 캐필러리,
500, 510, 530: 오버행 홀더.

Claims (18)

  1. 칩의 접속 패드가 위치하는 부분에 인근하는 상기 칩 표면 부분을 잡아 고정하며 탈착 가능한 오버행 홀더(overhang holder); 및
    상기 칩 표면 부분이 상기 오버행 홀더에 의해 고정된 상태에서 상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 와이어 캐필러리(capillary)부를 포함하는 칩 패키지 제조 장비.
  2. 제1항에 있어서,
    상기 오버행 홀더는
    진공 흡착으로 상기 칩 표면 부분을 잡아 고정하고
    상기 진공 흡착의 해제로 상기 칩 표면으로부터 이탈되는 진공 흡착부를 포함하는 칩 패키지 제조 장비.
  3. 제1항에 있어서,
    상기 진공 흡착부는
    진공 흡입구, 진공 흡착판 또는 진공 흡입 캐필러리(capillary)를 포함하는 칩 패키지 제조 장비.
  4. 하부 칩(chip) 상에 접속 패드가 위치하는 오버행(overhang)부가 상기 하부 칩 바깥으로 돌출되도록 적층된 상부 칩의 상기 접속 패드에 상기 접속 패드에 인근하는 상기 오버행부의 일부를 잡아 고정하는 오버행 홀더(overhang holder); 및
    상기 고정된 오버행부의 상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 와이어 캐필러리(capillary)를 포함하는 칩 패키지 제조 장비.
  5. 제4항에 있어서,
    상기 오버행 홀더가 상기 접속 패드에 인근하는 상기 오버행부의 일부를 진공 흡착하여 잡고,
    상기 진공 흡착으로 잡은 상태를 해제하여 상기 상부 칩으로부터 상기 오버행 홀더를 이탈하는 홀더 구동부를 더 포함하는 칩 패키지 제조 장비.
  6. 제5항에 있어서,
    상기 홀더 구동부의 상기 오버행 홀더의 구동과 연계하여
    상기 와이어 캐필러리(capillary)가 상기 본딩 와이어(bonding wire)를 접속시키는 동작을 구동하는 와이어 캐필러리 구동부; 및
    상기 와이어 캐필러리 구동부 및 상기 홀더 구동부의 동작을 제어하는 제어부를 더 포함하는 칩 패키지 제조 장비.
  7. 제4항에 있어서,
    상기 오버행 홀더는
    상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 진공 흡착판; 및
    상기 진공 흡착판을 지지하고 진공을 제공하는 몸체부를 포함하는 칩 패키지 제조 장비.
  8. 제7항에 있어서,
    상기 진공 흡착판은
    진공 흡입 경로를 제공하는 다공성 흡착판을 포함하는 칩 패키지 제조 장비.
  9. 제4항에 있어서,
    상기 오버행 홀더는
    상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입구(vacuum hole)를 제공하며 상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 몸체부를 포함하는 칩 패키지 제조 장비.
  10. 제4항에 있어서,
    상기 오버행 홀더는
    상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입 캐필러리(vacuum capillary)들; 및
    상기 진공 흡입 캐필러리들을 지지하는 몸체부를 포함하는 칩 패키지 제조 장비.
  11. 제10항에 있어서,
    상기 진공 흡입 캐필러리(vacuum capillary)는
    접촉 단부에 부착된 연성(soft) 접촉 패드를 더 포함하는 칩 패키지 제조 장비.
  12. 하부 칩(chip) 상에 접속 패드가 위치하는 오버행(overhang)부가 상기 하부 칩 바깥으로 돌출되도록 상부 칩을 적층하는 단계;
    상기 상부 칩의 상기 접속 패드에 인근하는 상기 오버행부의 일부를 오버행 홀더(overhang holder)로 잡아 고정시키는 단계; 및
    상기 접속 패드에 본딩 와이어(bonding wire)를 접속시키는 단계를 포함하는 칩 패키지 제조 방법.
  13. 제12항에 있어서,
    상기 오버행 홀더는
    상기 접속 패드에 인근하는 상기 오버행부의 일부를 진공 흡착하여 잡는 칩 패키지 제조 방법.
  14. 제12항에 있어서,
    상기 오버행 홀더는
    상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 진공 흡착판; 및
    상기 진공 흡착판을 지지하고 진공을 제공하는 몸체부를 포함하고,
    상기 진공 흡착판을 통해 상기 상부 칩의 상측 표면을 진공 흡착하여 상기 오버행부를 잡는 칩 패키지 제조 방법.
  15. 제14항에 있어서,
    상기 진공 흡착판은
    다공성 흡착판을 포함하는 칩 패키지 제조 방법.
  16. 제12항에 있어서,
    상기 오버행 홀더는
    상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입구(vacuum hole)를 제공하며 상기 상부 칩의 노출되는 상측 표면에 상기 접속 패드를 노출하며 접촉하는 몸체부를 포함하고,
    상기 진공 흡입구들을 통해 상기 진공 흡입구에 접촉되는 상기 오버행부 부분을 진공 흡착하여 잡는 칩 패키지 제조 방법.
  17. 제12항에 있어서,
    상기 오버행 홀더는
    상기 접속 패드에 인근하는 상기 오버행부의 일부에 정렬되는 진공 흡입 캐필러리(vacuum capillary)들; 및
    상기 진공 흡입 캐필러리들을 지지하는 몸체부를 포함하고,
    상기 진공 흡입 캐필러리들을 통해 접촉되는 상기 오버행부 부분을 진공 흡착하여 잡는 칩 패키지 제조 방법.
  18. 제17항에 있어서,
    상기 진공 흡입 캐필러리(vacuum capillary)는
    접촉 단부에 부착된 연성(soft) 접촉 패드를 더 포함하는 칩 패키지 제조 방법.
KR1020120147856A 2012-12-17 2012-12-17 칩 패키지 제조 방법 및 제조 장비 KR20140078472A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120147856A KR20140078472A (ko) 2012-12-17 2012-12-17 칩 패키지 제조 방법 및 제조 장비
US13/846,640 US8822271B2 (en) 2012-12-17 2013-03-18 Method and apparatus for manufacturing chip package
CN201310347552.5A CN103871992A (zh) 2012-12-17 2013-08-09 制造芯片封装的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147856A KR20140078472A (ko) 2012-12-17 2012-12-17 칩 패키지 제조 방법 및 제조 장비

Publications (1)

Publication Number Publication Date
KR20140078472A true KR20140078472A (ko) 2014-06-25

Family

ID=50910386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147856A KR20140078472A (ko) 2012-12-17 2012-12-17 칩 패키지 제조 방법 및 제조 장비

Country Status (3)

Country Link
US (1) US8822271B2 (ko)
KR (1) KR20140078472A (ko)
CN (1) CN103871992A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448659B1 (en) * 2000-04-26 2002-09-10 Advanced Micro Devices, Inc. Stacked die design with supporting O-ring
US6633086B1 (en) * 2002-06-06 2003-10-14 Vate Technology Co., Ltd. Stacked chip scale package structure
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100585140B1 (ko) * 2004-04-26 2006-05-30 삼성전자주식회사 와이어 본딩 장치 및 이를 이용한 반도체 패키지의 와이어본딩 방법
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
KR100574223B1 (ko) 2004-10-04 2006-04-27 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
KR100593703B1 (ko) 2004-12-10 2006-06-30 삼성전자주식회사 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
KR20120104666A (ko) 2011-03-14 2012-09-24 삼성전자주식회사 반도체 제조용 디본딩 장치

Also Published As

Publication number Publication date
US8822271B2 (en) 2014-09-02
CN103871992A (zh) 2014-06-18
US20140170812A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
US9412720B2 (en) Semiconductor package having supporting plate and method of forming the same
KR101745585B1 (ko) 듀얼측 연결을 구비한 집적회로 패키지 시스템 및 이의 제조방법
US20080032456A1 (en) Integrated circuit package system with down-set die pad
US10651146B2 (en) Chip packaging structure and manufacturing method for the same
KR20080058186A (ko) 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
CN101414603A (zh) 层叠半导体封装及其制造方法
TW200933773A (en) Integrated circuit package system with interconnect lock
KR100593703B1 (ko) 돌출부 와이어 본딩 구조 보강용 더미 칩을 포함하는반도체 칩 적층 패키지
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
CN103247589B (zh) 半导体封装件和制造半导体封装件的方法
US20090057916A1 (en) Semiconductor package and apparatus using the same
US20080124836A1 (en) Packaging substrate and manufacturing method thereof
KR20140078472A (ko) 칩 패키지 제조 방법 및 제조 장비
CN111128918B (zh) 一种芯片封装方法及芯片
CN102157502B (zh) 系统级封装结构
US8148208B2 (en) Integrated circuit package system with leaded package and method for manufacturing thereof
US7298052B2 (en) Micro chip-scale-package system
CN215496713U (zh) 一种被动元件与芯片堆叠的封装结构及系统
US7701042B2 (en) Integrated circuit package system for chip on lead
KR20090079401A (ko) 재배선층을 갖는 반도체 패키지 장치
US20190115286A1 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
TW202027236A (zh) 減少空氣殘留的封裝結構及其方法
KR20140027805A (ko) 적층 패키지 및 제조 방법
JPH10213627A (ja) チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid