CN215496713U - 一种被动元件与芯片堆叠的封装结构及系统 - Google Patents
一种被动元件与芯片堆叠的封装结构及系统 Download PDFInfo
- Publication number
- CN215496713U CN215496713U CN202122005508.9U CN202122005508U CN215496713U CN 215496713 U CN215496713 U CN 215496713U CN 202122005508 U CN202122005508 U CN 202122005508U CN 215496713 U CN215496713 U CN 215496713U
- Authority
- CN
- China
- Prior art keywords
- chip
- pcb
- substrate
- package structure
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本实用新型实施例公开了一种被动元件与芯片堆叠的封装结构及系统。该被动元件与芯片堆叠的封装结构，包括基板；芯片，芯片设置于所述基板的一侧；PCB板，PCB板设置于芯片远离所述基板的一侧，所述PCB板与所述芯片电连接；被动元件，所述被动元件设置于所述PCB板上所述被动元件与所述PCB板电连接；所述PCB板的垂直投影与所述芯片至少部分交叠。本实用新型实施例提供的技术方案能够大幅度减小封装结构的面积，提高被动元件与芯片堆叠的封装结构的封装集成度，缩小被动元件与芯片堆叠的封装结构的体积，解决了现有的被动元件与芯片的封装方式存在的封装结构尺寸较大的问题。
Description
技术领域
本实用新型实施例涉及芯片封装技术领域，尤其涉及一种被动元件与芯片堆叠的封装结构及系统。
背景技术
目前传统的叠芯方式中，被动元件一般通过表面贴装技术直接贴装在封装载体上，即被动元件与芯片并排放置，导致封装结构总体的尺寸较大。
现有的被动元件与芯片的封装方式存在的封装结构尺寸较大的问题成为业内亟待解决的问题。
实用新型内容
本实用新型实施例提供一种被动元件与芯片堆叠的封装结构及系统，以解决现有的被动元件与芯片的封装方式存在的封装结构尺寸较大的问题。
为实现上述技术问题，本实用新型采用以下技术方案：
第一方面，本实用新型实施例提供一种被动元件与芯片堆叠的封装结构，包括：
基板；
芯片，所述芯片设置于所述基板的一侧；
PCB板，所述PCB板设置于所述芯片远离所述基板的一侧，所述PCB板与所述芯片电连接；
被动元件，所述被动元件设置于所述PCB板上所述被动元件与所述PCB板电连接；
所述PCB板的垂直投影与所述芯片至少部分交叠。
可选的，所述PCB板的尺寸小于所述芯片的尺寸。
可选的，所述PCB板的垂直投影与所述芯片交叠。
可选的，所述芯片远离所述基板的表面包括第一焊盘；
所述PCB板包括第二焊盘，所述第一焊盘与所述第二焊盘电连接。
可选的，所述PCB板的所述第二焊盘与所述芯片的所述第一焊盘通过金属引线电连接。
可选的，所述被动元件与芯片堆叠的封装结构，还包括导电层；
所述导电层设置于所述PCB板邻近所述基板的一侧；
所述PCB板的所述第二焊盘通过所述导电层形成，所述PCB板通过所述导电层与所述芯片的所述第一焊盘电连接。
可选的，所述导电层与所述芯片的所述第一焊盘通过焊球电连接。
可选的，所述被动元件与芯片堆叠的封装结构，还包括：粘胶层，
所述粘胶层设置于所述PCB板邻近所述基板的一侧，所述粘胶层用于将所述PCB板与所述芯片堆叠固定。
可选的，所述被动元件的管脚通过金属引线与所述芯片的第一焊盘电连接。
第二方面，本实用新型实施例提供一种被动元件与芯片堆叠的封装系统，包括第一方面任意所述被动元件与芯片堆叠的封装结构。
本实用新型实施例提供的被动元件与芯片堆叠的封装结构通过将被动元件集成在PCB板上，然后将集成有被动元件的PCB板堆叠在芯片上，能够大幅度减小封装结构的面积，提高被动元件与芯片堆叠的封装结构的封装集成度，缩小被动元件与芯片堆叠的封装结构的体积，解决了现有的被动元件与芯片的封装方式存在的封装结构尺寸较大的问题。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本实用新型实施例的内容和这些附图获得其他的附图。
图1是本实用新型实施例提供的一种被动元件与芯片堆叠的封装结构的示意图；
图2是本实用新型实施例提供的一种被动元件与芯片堆叠的封装结构沿AA’的截面示意图；
图3是本实用新型实施例提供的另一种被动元件与芯片堆叠的封装结构的示意图；
图4是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图；
图5是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图；
图6是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图；
图7是本实用新型实施例提供的一种被动元件与芯片堆叠的封装系统的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
基于上述技术问题，本实施例提出了以下解决方案：
图1是本实用新型实施例提供的一种被动元件与芯片堆叠的封装结构的示意图。图2是本实用新型实施例提供的一种被动元件与芯片堆叠的封装结构沿AA’的截面示意图。结合图1和图2，本实用新型实施例提供的被动元件与芯片堆叠的封装结构包括基板1、芯片2、PCB板3以及被动元件4，芯片2设置于基板1的一侧，PCB板3设置于芯片远离基板1的一侧，PCB板3与芯片2电连接，被动元件4设置于PCB板3上，被动元件4与PCB板3电连接，PCB板3的垂直投影与芯片2至少部分交叠。
具体的，被动元件4先通过表面贴装技术(SMT)的方法将单颗或多颗的被动元件4集成在PCB板3上，然后再将集成有被动元件4的PCB板3叠置在芯片2上，使得PCB板3的垂直投影与芯片2至少部分交叠，可以减小被动元件4与芯片2堆叠的封装结构的面积，有利于高集成度的封装效果。另一方面，通过设置PCB板3与芯片2电连接，被动元件4与PCB板3电连接，从而将被动元件4接入整个系统。
本实用新型实施例提供的被动元件与芯片堆叠的封装结构通过将被动元件集成在PCB板上，然后将集成有被动元件的PCB板堆叠在芯片上，能够大幅度减小封装结构的面积，提高被动元件与芯片堆叠的封装结构的封装集成度，缩小被动元件与芯片堆叠的封装结构的体积，解决了现有的被动元件与芯片的封装方式存在的封装结构尺寸较大的问题。
可选的，在上述实施例的基础上，继续参见图2，所述PCB板3的尺寸小于所述芯片2的尺寸。
具体的，这样设置使得PCB板3的尺寸根据被动元件4的占用面积调节，进一步减小被动元件4与芯片2堆叠的封装结构的体积，提高被动元件4在面积较小的PCB板3上的集成度。
可选的，在上述实施例的基础上，继续参见图2，所述PCB板3的垂直投影与所述芯片2交叠。
具体的，设置PCB板3的垂直投影与芯片2交叠，使得集成在PCB板3上的被动芯片2也与芯片2沿垂直于基板1的方向上交叠，使得被动元件4在沿平行于基板1的方向上占用的面积最少，进一步减小被动元件与芯片堆叠的封装结构的面积，进一步实现高集成度的封装效果。
可选的，图3是本实用新型实施例提供的另一种被动元件与芯片堆叠的封装结构的示意图。在上述实施例的基础上，参见图3，本实用新型实施例提供的被动元件与芯片堆叠的封装结构的芯片2远离所述基板1的表面包括第一焊盘21；所述PCB板3包括第二焊盘31，所述第一焊盘21与所述第二焊盘31电连接。
具体的，通过设置第一焊盘21与第二焊盘31连接，实现芯片2与集成有被动元件4的PCB板3的电连接，将被动元件4接入被动元件与芯片堆叠的封装结构所在的系统中。
可选的，在上述实施例的基础上，继续参见图3，本实用新型实施例提供的被动元件与芯片堆叠的封装结构的PCB板3的所述第二焊盘31与所述芯片2的所述第一焊盘21通过金属引线5电连接。
具体的，通过设置PCB板3的第二焊盘31与芯片2的第一焊盘21通过金属引线电连接，这样设置工艺简单，容易实现，成本较低。
可选的，图4是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图。在上述实施例的基础上，参见图4，本实用新型实施例提供的被动元件与芯片堆叠的封装结构还包括导电层6；导电层6设置于PCB板3邻近基板1的一侧；PCB板3的第二焊盘31通过导电层6形成，PCB板3通过导电层6与芯片2的第一焊盘21电连接。
具体的，通过在PCB板3邻近基板1的一侧设置导电层6，通过导电层6与芯片2的第一焊盘21连接，可以减少走线占用的空间，进一步提升封装结构集成度。
可选的，在上述实施例的基础上，继续参见图4，所述导电层6与所述芯片2的所述第一焊盘21通过焊球22电连接。
具体的，焊球可以包括金属球，焊球可以呈阵列排布使得电连接的走线较短，进一步提升集成度。
可选的，图5是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图。在上述实施例的基础上，参见图5，本实用新型实施例提供的被动元件与芯片堆叠的封装结构还包括粘胶层7，粘胶层7设置于PCB板3邻近基板1的一侧，粘胶层7用于将PCB板3与芯片2堆叠固定。
具体的，这样设置可以使得PCB板3与芯片2通过粘胶层7堆叠固定。可选的，粘胶层7可以包括晶片粘结膜(DAF)。在雷射切割时，粘胶层7还可以使得PCB板3与芯片2可一起切割，使切割完后的被动元件与芯片堆叠的封装结构，都还可粘着在粘胶层7上，不会因切割而造成散乱排列或分离。
可选的，图6是本实用新型实施例提供的又一种被动元件与芯片堆叠的封装结构的示意图。在上述实施例的基础上，参见图6，本实用新型实施例提供的被动元件与芯片堆叠的封装结构的所述被动元件4的管脚41通过金属引线5与所述芯片2的第一焊盘21电连接。
具体的，可以根据需要直接将被动元件4的管脚通过金属引线与芯片2或者基板1电连接，进而将集成在PCB板3上的被动元件4接入被动元件4与芯片堆叠的封装系统中。
可选的，图7是本实用新型实施例提供的一种被动元件与芯片堆叠的封装系统的结构示意图。在上述实施例的基础上，参见图7，本实用新型实施例提供的被动元件与芯片堆叠的封装系统100，包括上述任意实施例所述被动元件与芯片堆叠的封装结构200，具有上述任意实施例提出的被动元件与芯片堆叠的封装结构200的有益效果，在此不再赘述。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种被动元件与芯片堆叠的封装结构，其特征在于，包括：
基板；
芯片，所述芯片设置于所述基板的一侧；
PCB板，所述PCB板设置于所述芯片远离所述基板的一侧，所述PCB板与所述芯片电连接；
被动元件，所述被动元件设置于所述PCB板上所述被动元件与所述PCB板电连接；
所述PCB板的垂直投影与所述芯片至少部分交叠。
2.根据权利要求1所述被动元件与芯片堆叠的封装结构，其特征在于，
所述PCB板的尺寸小于所述芯片的尺寸。
3.根据权利要求1所述被动元件与芯片堆叠的封装结构，其特征在于，
所述PCB板的垂直投影与所述芯片交叠。
4.根据权利要求1所述被动元件与芯片堆叠的封装结构，其特征在于，
所述芯片远离所述基板的表面包括第一焊盘；
所述PCB板包括第二焊盘，所述第一焊盘与所述第二焊盘电连接。
5.根据权利要求4所述被动元件与芯片堆叠的封装结构，其特征在于，
所述PCB板的所述第二焊盘与所述芯片的所述第一焊盘通过金属引线电连接。
6.根据权利要求4所述被动元件与芯片堆叠的封装结构，其特征在于，所述被动元件与芯片堆叠的封装结构，还包括：导电层，
所述导电层设置于所述PCB板邻近所述基板的一侧；
所述PCB板的所述第二焊盘通过所述导电层形成，所述PCB板通过所述导电层与所述芯片的所述第一焊盘电连接。
7.根据权利要求6所述被动元件与芯片堆叠的封装结构，其特征在于，
所述导电层与所述芯片的所述第一焊盘通过焊球电连接。
8.根据权利要求1所述被动元件与芯片堆叠的封装结构，其特征在于，所述被动元件与芯片堆叠的封装结构，还包括：粘胶层，
所述粘胶层设置于所述PCB板邻近所述基板的一侧，所述粘胶层用于将所述PCB板与所述芯片堆叠固定。
9.根据权利要求4所述被动元件与芯片堆叠的封装结构，其特征在于，
所述被动元件的管脚通过金属引线与所述芯片的第一焊盘电连接。
10.一种被动元件与芯片堆叠的封装系统，其特征在于，包括：权利要求1-9任一所述被动元件与芯片堆叠的封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122005508.9U CN215496713U (zh) | 2021-08-24 | 2021-08-24 | 一种被动元件与芯片堆叠的封装结构及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122005508.9U CN215496713U (zh) | 2021-08-24 | 2021-08-24 | 一种被动元件与芯片堆叠的封装结构及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215496713U true CN215496713U (zh) | 2022-01-11 |
Family
ID=79764624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122005508.9U Active CN215496713U (zh) | 2021-08-24 | 2021-08-24 | 一种被动元件与芯片堆叠的封装结构及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215496713U (zh) |
-
2021
- 2021-08-24 CN CN202122005508.9U patent/CN215496713U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW415056B (en) | Multi-chip packaging structure | |
| US9412720B2 (en) | Semiconductor package having supporting plate and method of forming the same | |
| US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| US8785245B2 (en) | Method of manufacturing stack type semiconductor package | |
| US6900530B1 (en) | Stacked IC | |
| US7507915B2 (en) | Stack structure of carrier boards embedded with semiconductor components and method for fabricating the same | |
| KR100753415B1 (ko) | 스택 패키지 | |
| US8395251B2 (en) | Integrated circuit package to package stacking system | |
| TWI415201B (zh) | 多晶片堆疊結構及其製法 | |
| US8487434B2 (en) | Integrated circuit package system with redistribution layer and method for manufacturing thereof | |
| KR20120078390A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US20130062783A1 (en) | Chip packaging structure and manufacturing method for the same | |
| CN211150513U (zh) | 封装体 | |
| TWI395273B (zh) | 多晶片堆疊結構及其製法 | |
| CN215496713U (zh) | 一种被动元件与芯片堆叠的封装结构及系统 | |
| US7483276B2 (en) | Semiconductor package and method for manufacturing same | |
| JP2010087403A (ja) | 半導体装置 | |
| KR20110055985A (ko) | 스택 패키지 | |
| CN216250730U (zh) | 一种堆叠式芯片封装件 | |
| KR20140027805A (ko) | 적층 패키지 및 제조 방법 | |
| CN214705918U (zh) | 一种集成多芯片的系统级封装 | |
| KR20080020372A (ko) | 듀얼 다이 패키지 | |
| KR200225040Y1 (ko) | 적층형 반도체 패키지 | |
| US20090079045A1 (en) | Package structure and manufacturing method thereof | |
| KR20010036630A (ko) | 적층 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |