CN214705918U - 一种集成多芯片的系统级封装 - Google Patents

Abstract

一种集成多芯片的系统级封装，包括封装元件，所述封装元件的底部粘贴有封装底板，所述封装底板的顶部四角处设置有定位柱，所述封装底板的底部四角处设置有定位孔，所述封装底板的两侧表面设置有连接孔，与所述连接孔相邻的封装底板侧边表面设置有连接块，所述封装底板包括有基板和粘贴层，所述粘贴层处于定位柱的下方，且基板安装在粘贴层的底端，本实用新型一种集成多芯片的系统级封装，通过在封装底板的底部四角处设置有定位孔，在实际使用中，定位孔能够与定位柱配合使用，使封装件能够叠加使用，增加封装件使用的灵活性，同时适用于多种电子设备，避免芯片的浪费。

Description

一种集成多芯片的系统级封装

技术领域

本实用新型涉及半导体封装技术领域，具体涉及一种集成多芯片的系统级封装。

背景技术

随着集成电路芯片变得越来越小，集成度越来越高，同时必须不断的减小集成电路芯片的封装尺寸，为了达到上述目的，目前广泛的使用系统级封装技术，从而达到减小封装的尺寸。

系统级封装是在一个半导体封装结构内将多个不同类型或功能的芯片封装在一起，构成一个集成度高、功能更加完整的封装结构。

目前采用的系统级封装是先设计出能够实现某种具体功能的系统级芯片，在根据所设计出来的系统级芯片的尺寸、焊接数量和结构以及所需的存储容量等参数来设计与系统级芯片相对应的存储器芯片，在实际的应用中，不同的仪器、设备、电子产品等所需要的系统级芯片都是不同的，这样需要设计出对应的系统级芯片，这样会造成系统级芯片设计的工艺繁杂，针对不同的电子设备要设计出不同的系统级芯片，而一旦生产出多余的芯片后，也会造成这种芯片的浪费，不利于工业上的节约成本。

实用新型内容

本实用新型的目的在提供一种集成多芯片的系统级封装，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：一种集成多芯片的系统级封装，包括封装元件，所述封装元件的底部粘贴有封装底板，所述封装底板的顶部四角处设置有定位柱，所述封装底板的底部四角处设置有定位孔，所述封装底板的两侧表面设置有连接孔，与所述连接孔相邻的封装底板侧边表面设置有连接块。

优选的，所述封装底板包括有基板和粘贴层，所述粘贴层处于定位柱的下方，且基板安装在粘贴层的底端。

优选的，所述封装元件包括有塑封体、芯片、金属膜和绝缘膜，芯片安装在粘贴层的顶端表面，塑封体安装在粘贴层的顶端表面，塑封体的表面与所述芯片器件面上设置绝缘膜，绝缘膜上设置金属膜。

优选的，所述芯片的器件面裸露在所述塑封体外。

优选的，所述芯片的焊垫位置上设置有对应的通孔。

优选的，所述定位柱与所述定位孔相配合使用，所述连接块与所述连接孔相配合使用。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型一种集成多芯片的系统级封装，通过在封装底板的底部四角处设置有定位孔，在实际使用中，定位孔能够与定位柱配合使用，使封装件能够叠加使用，增加封装件使用的灵活性，同时适用于多种电子设备，避免芯片的浪费。

2、本实用新型一种集成多芯片的系统级封装，通过在封装底板的两侧表面设置有连接孔，在实际使用中，连接孔能够与连接块进行配合使用，使封装件能够并行连接，增加封装件使用的灵活性，同时适用于多种电子设备，有利于节约工业成本。

附图说明

图1为本实用新型横向连接结构示意图；

图2为本实用新型横向连接背面结构示意图；

图3为本实用新型剖面结构示意图；

图4为本实用新型俯视结构示意图；

图5为本实用新型俯视内部结构示意图；

图6为本实用新型叠加结构示意图。

图中：1、基板；2、定位柱；3、封装底板；4、封装元件；5、定位孔；6、塑封体；7、金属膜；8、绝缘膜；9、芯片；10、连接孔；11、粘贴层；12、连接块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-6本实用新型提供一一种集成多芯片的系统级封装，一种集成多芯片的系统级封装，包括封装元件4，封装元件4的底部粘贴有封装底板3，封装底板3的主要功能就是为封装元件4提供所需空间，封装底板3的顶部四角处设置有定位柱2，定位柱2能够与定位孔5配合使用，使封装件能够叠加并进行使用，同时固定封装件，防止封装件发生晃动，影响设备的使用，封装底板3的底部四角处设置有定位孔5，定位孔5能够与定位柱2配合使用，封装底板3的两侧表面设置有连接孔10，连接孔10能够与连接块12配合使用，使封装件能够并行连接，使封装件能够灵活的适用与各种空间，同时增加相邻封装件之间的稳定性，与连接孔10相邻的封装底板3侧边表面设置有连接块12，连接块12能够与连接孔10配合使用。

本实用新型中：封装底板3包括有基板1和粘贴层11，粘贴层11处于定位柱2的下方，且基板1安装在粘贴层11的底端，基板1主要是为封装件提供安装空间，粘贴层11主要是通过粘性将芯片9与塑封体6进行固定。

本实用新型中：封装元件4包括有塑封体6、芯片9、金属膜7和绝缘膜8，芯片9安装在粘贴层11的顶端表面，芯片9是封装件的主体部分，能够使设备进行工作，塑封体6安装在粘贴层11的顶端表面，塑封体6能够固定芯片9，同时可以防止灰尘进入芯片9的内部，增加芯片的使用寿命，塑封体6的表面与芯片9器件面上设置绝缘膜8，绝缘膜8能够降低芯片9的损耗，同时隔绝电流保护芯片9，绝缘膜8上设置金属膜7，金属膜7能够方便电路的安装。

本实用新型中：芯片9的器件面裸露在所述塑封体6外，能够保证芯片9的正常工作。

本实用新型中：芯片9的焊垫位置上设置有对应的通孔，方便连接线连接芯片9，使芯片9能够正常工作。

本实用新型中：定位柱2与定位孔5相配合使用，连接块12与连接孔10相配合使用，定位柱2、定位孔5、连接块12与连接孔10的配合使用能够改变封装件的形状，使封装件能够适用更多电子设备，同时避免封装件的生产过剩，节约工业成本。

具体使用时，根据电子设备内部的空间，然后通过定位柱2、定位孔5、连接块12与连接孔10的配合使用，将封装件调整为电子设备内部空间适用的形状，之后在连接完毕的封装件表面安装连接线，使封装件能够正常配合使用即可。

在本实用新型的描述中，需要理解的是，指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型中，除非另有明确的规定和限定，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种集成多芯片的系统级封装，包括封装元件(4)，其特征在于：所述封装元件(4)的底部粘贴有封装底板(3)，所述封装底板(3)的顶部四角处设置有定位柱(2)，所述封装底板(3)的底部四角处设置有定位孔(5)，所述封装底板(3)的两侧表面设置有连接孔(10)，与所述连接孔(10)相邻的封装底板(3)侧边表面设置有连接块(12)。

2.根据权利要求1所述的一种集成多芯片的系统级封装，其特征在于：所述封装底板(3)包括有基板(1)和粘贴层(11)，所述粘贴层(11)处于定位柱(2)的下方，且基板(1)安装在粘贴层(11)的底端。

3.根据权利要求2所述的一种集成多芯片的系统级封装，其特征在于：所述封装元件(4)包括有塑封体(6)、芯片(9)、金属膜(7)和绝缘膜(8)，芯片(9)安装在粘贴层(11)的顶端表面，塑封体(6)安装在粘贴层(11)的顶端表面，塑封体(6)的表面与所述芯片(9)器件面上设置绝缘膜(8)，绝缘膜(8)上设置金属膜(7)。

4.根据权利要求3所述的一种集成多芯片的系统级封装，其特征在于：所述芯片(9)的器件面裸露在所述塑封体(6)外。

5.根据权利要求3所述的一种集成多芯片的系统级封装，其特征在于：所述芯片(9)的焊垫位置上设置有对应的通孔。

6.根据权利要求1所述的一种集成多芯片的系统级封装，其特征在于：所述定位柱(2)与所述定位孔(5)相配合使用，所述连接块(12)与所述连接孔(10)相配合使用。

Images