KR20120069443A - 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판 - Google Patents

패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판 Download PDF

Info

Publication number
KR20120069443A
KR20120069443A KR1020100130993A KR20100130993A KR20120069443A KR 20120069443 A KR20120069443 A KR 20120069443A KR 1020100130993 A KR1020100130993 A KR 1020100130993A KR 20100130993 A KR20100130993 A KR 20100130993A KR 20120069443 A KR20120069443 A KR 20120069443A
Authority
KR
South Korea
Prior art keywords
pin
lead pin
package substrate
groove
lead
Prior art date
Application number
KR1020100130993A
Other languages
English (en)
Inventor
이상열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100130993A priority Critical patent/KR20120069443A/ko
Priority to US13/046,396 priority patent/US20120153473A1/en
Publication of KR20120069443A publication Critical patent/KR20120069443A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 패키지 기판용 리드핀(10)은 접속핀(11) 및 상기 접속핀(11)의 일단부에 형성되어 상기 접속핀(11)과 일면이 결합되는 플랜지부(12a),상기 플랜지부(12a) 타면에 형성되며 외측둘레를 따라 하나 이상의 홈(12c)이 형성된 플랫부(12b)가 포함된 헤드부를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 리드핀 헤드부의 플랫부의 외측둘레에 홈을 형성함으로써 접합면적을 증가시켜 리드핀의 접합강도를 향상시키는 효과가 있다.

Description

패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판{Lead pin for package substrate and the Semiconductor Package Printed Circuit board comprising the same}
본 발명은 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판에 관한 것이다.
전자산업의 발달에 의해 다양한 형식의 반도체 패키지가 제작되고 있으며, 최근에는 반도체 패키지의 고배선 고밀도화됨에 따라 집적회로(IC)가 실장된 패키지 기판을 주기판(Main Board)에 연결하는 기판으로 다수의 T형 리드핀이 장착된 PGA(Pin Grid Array) 방식의 반도체 패키지 기판이 널리 사용되고 있다.
통상적인 패키지 기판은 통공을 통해 핀이 삽입되는 삽입형 핀의 형태와 납땜에 의해 패키지 기판에 부착되는 T형 리드핀이 주로 사용되고 있으며, 삽입형 핀에 비해 패키지 기판의 회로 구성에 제약이 작다는 장점으로 인하여 점차적으로 T형 리드핀의 사용이 보편화되고 있다.
도 1은 종래 접속 패드와 리드핀의 접합 상태를 나타낸 단면도로서, 도시한 바와 같이, 접속 패드(200)에 솔더, 예를 들어 솔더 페이스트(300)를 도포한 후, 접속 패드(200)에 리드핀(100)의 헤드부(100a)가 접촉되도록 실장한다. 이후, 접속 패드(200)에 리드핀(100)이 실장된 상태에서 리플로우 공정에 의해 솔더페이스트(300)가 용융되어 리드핀(100)과 접속 패드(200)가 결합하게 된다.
도 1에서와 같이 종래에는 리드핀(100)의 헤드부(100a)의 형상이 반원형으로 이루어짐에 따라 리드핀(100)의 접합강도가 떨어지는 문제가 있었다. 특히, 기판 후면에 리드핀(100)을 장착하는 PGA(Pin Grid Array)type의 경우 핀 장착 이후 기판의 휨 발생의 과다로 결합공정시에 소켓장착의 수율의 저하문제, 핀 접합강도가 저하되는 문제, 결합강도의 저하로 인한 핀의 접합신뢰성이 떨어지는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 패키지 기판용 리드핀의 헤드부의 접합면적을 증가시키고 접합시의 패키지 기판의 작동 신뢰성을 향상시키기 위한 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 패키지 기판용 리드핀은 접속핀 및 상기 접속핀의 일단부에 형성되어 상기 접속핀과 일면이 결합되는 플랜지부,상기 플랜지부 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈이 형성된 플랫부를 포함하는 헤드부를 포함한다.
여기서, 상기 홈은 상기 플랫부의 외측둘레를 따라 연속적으로 형성되는 것을 특징으로 한다.
또한, 상기 홈의 내측면에 조도가 형성되는 것을 특징으로 한다.
또한, 상기 홈은 내측으로 오목하게 형성되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 패키지 기판용 리드핀은 접속핀, 플랜지부와 플랫부가 포함된 헤드부를 포함하고, 상기 플랜지부의 상기 접속핀이 결합되는 일면상의 외측둘레를 따라 형성되며, 상기 플랜지부의 일면 보다 돌출되도록 형성되는 가이드댐을 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판은 접속패드가 형성된 기판, 접속핀과 상기 접속핀의 일단부에 형성되어 상기 접속핀과 일면이 결합되는 플랜지부, 상기 플랜지부 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈이 형성된 플랫부를 포함하는 헤드부를 갖는 패키지 기판용 리드핀, 상기 기판의 접속패드와 상기 리드핀의 헤드부를 접합시키는 솔더를 포함한다.
여기서, 상기 홈은 상기 플랫부의 외측둘레를 따라 연속적으로 형성되는 것을 특징으로 한다.
또한, 상기 홈의 내측면에 조도가 형성되는 것을 특징으로 한다.
또한, 상기 플랜지부의 상기 접속핀이 결합되는 일면상의 외측둘레를 따라 형성되며, 상기 플랜지부의 일면 보다 돌출되도록 형성되는 가이드댐을 더 포함하는 것을 특징으로 한다.
또한, 상기 홈은 내측으로 오목하게 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 리드핀 헤드부 플랫부의 외측둘레에 홈을 형성함으로써 접합면적을 증가시켜 리드핀의 접합강도를 향상시키는 효과가 있다.
또한, 리드핀 헤드부의 플랫부에 형성된 홈에 솔더가 충진됨에 따라 솔더와 리드핀의 접합력이 강화됨으로써 리드핀의 접합력을 증대시키는 효과가 있다.
또한, 리드핀 헤드부의 플랫부에 형성된 홈의 내측면에 조도를 형성함으로써 리드핀의 접합력을 향상시키는 효과가 있다.
또한, 리드핀 헤드부의 플랜지부의 일면 외측에 형성되는 가이드댐으로 솔더 클라임(solder climb)현상을 방지하여 리드핀에 의해 결합되는 패키지 기판의 신뢰성을 향상시키는 효과가 있다.
도 1은 종래 접속 패드와 리드핀의 접합 상태를 나타낸 단면도;
도 2는 본 발명에 따른 패키지 기판용 리드핀의 단면도;
도 3은 도 2의 패키지 기판용 리드핀의 접합형태의 모식도를 나타내는 도면;
도 4는 본 발명의 다른 실시예에 따른 기판용 리드핀의 단면도; 및
도 5는 도 4의 패키지 기판용 리드핀의 접합형태의 모식도를 나타내는 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 패키지 기판용 리드핀의 단면도이고, 도 3은 도 2의 패키지 기판용 리드핀의 접합형태의 모식도를 나타내는 도면이다. 본 발명에 따른 패키지 기판용 리드핀(10)은 접속핀(11) 및 상기 접속핀(11)의 일단부에 형성되어 상기 접속핀(11)과 일면이 결합되는 플랜지부(12a),상기 플랜지부(12a) 타면에 형성되며 외측둘레를 따라 하나 이상의 홈(12c)이 형성된 플랫부(12b)가 포함된 헤드부(12)를 포함하는 것을 특징으로 한다.
접속핀(11)은 PGA기판에 있어서 IC칩을 접합하는 데 사용되는 것으로 고용융점을 갖는 물질을 사용하여 패키지 기판의 접속패드(20) 부분에 접합하게 된다. 일반적으로 원통형의 형상으로 이루어지지만, 그 형상은 여기에 한정되는 것은 아니며 다양한 다각형의 형상으로 이루어질 수 있음은 물론이다. 접속핀(11)의 높이는 회로부품에 따라 소정의 높이로 형성될 수 있다.
헤드부(12)는 플랜지부(12a)와 플랫부(12b)로 구성된다. 플랜지부(12a)의 일면에는 접속핀(11)이 결합되는 것으로, 접속핀(11)의 결합면보다 직경이 더 넓게 형성될 수 있다. 플랜지부(12a)의 타면에는 플랫부(12b)가 결합된다. 플랫부(12b)는 리드핀(10)이 기판에 접합되는 경우에 솔더(40)(solder)에 접합되는 부분이다. 플랫부(12b)의 형상에 따라 리드핀(10)이 기판에 접합되는 강도 및 리드핀(10)이 소켓(socket)등을 장착하는 경우의 장착력에 영향을 미치게 된다. 플랫부(12b)는 리드핀(10)이 접합되는 방향의 수직방향으로 형성되는 외측둘레를 따라 홈(12c)이 형성된다. 상기 홈(12c)이 형성되고, 접합되는 솔더(40)가 홈(12c)에 충진됨에 따라 접합면적이 더 증가하며 접합력도 증가하게 된다. 플랫부(12b)의 외측둘레에 형성되는 홈(12c)은 하나 이상이 부분적으로 외측둘레의 내측으로 형성될 수 있지만, 이에 한정되는 것은 아니며 외측둘레를 따라 연속적으로 도넛모양으로 형성될 수 있다. 외측둘레 내측으로 형성된 홈(12c)에 솔더(40)가 삽입되어 접합되므로 리드핀(10)이 기울어지거나, 접합이 이탈되는 등의 문제가 발생되지 않는 이점이 있다. 플랫부(12b)의 홈(12c)은 내측방향으로 오목하게 형성될 수 있으며, 내측방향으로 형성되는 홈(12c)의 형상은 이에 한정되는 것은 아니며 다양하게 형성될 수 있음은 물론이다. 리드핀(10)의 접합방향에 수직방향으로 홈(12c)이 형성됨으로써 리드핀(10)이 솔더(40)에 더 강력하게 접합될 수 있는 것이다.
플랫부(12b)의 외측둘레상 내측방향으로 형성된 홈(12c)의 내측면에는 조도(13)가 형성될 수 있다. 홈(12c)의 내측면에 조도(13)가 형성됨으로써 솔더(40)와의 결합면적을 더 증가시켜 리드핀(10)의 접합력을 강화시킬 수 있는 것이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지 기판용 리드핀의 단면도이고, 도 5는 도 4의 패키지 기판용 리드핀의 접합형태의 모식도를 나타내는 도면이다.
이하에서, 상기 살펴본 본 발명의 일 실시예에 따른 패키기 기판용 리드핀(10)의 설명과 중복되는 본 발명의 다른 실시예에 따른 리드핀(10)의 접속핀(11), 플랜지부(12a)와 플랫부(12b)를 포함하는 헤드부(12)에 대한 설명은 중복되는 범위에서 생략하기로 한다.
본 발명의 다른 실시예에 따른 반도체 패키지 기판용 리드핀(10)은 헤드부(12)의 플랜지부(12a)에 가이드댐(14)이 더 형성된다. 플랜지부(12a)에 접속핀(11)이 결합되는 면의 외측둘레에 돌출되도록 형성될 수 있다. 플랜지부(12a)의 타면에 형성된 플랫부(12b)가 솔더(40)에 접합되는 경우에 솔더(40)가 플랜지부(12a)상으로 넘치는 것을 방지할 수 있다. 가이드댐(14)의 높이는 특별히 한정되는 것은 아니며, 플랜지부(12a)의 접속핀(11)의 결합면보다 높게 형성하여 솔더(40)의 넘침을 방지할 수 있다. 가이드댐(14)은 플랜지부(12a)의 외측둘레의 형상과 동일하게 테두리에 형성될 수 있으며, 솔더(40)의 넘침을 방지할 수 있다면 그 형상에는 특별한 제한이 없다. 예를 들어, 일반적으로 솔더(40)의 넘침을 방지하기 위해 칸막이와 같은 격벽형태로 형성될 수 있으며, 격벽의 상부에는 솔더(40)의 넘침을 방지하기 위한 넘침방지턱을 내측 또는 외측방향으로 추가로 더 형성할 수 있음은 물론이다.
본 발명에 따른 패키지 기판용 리드핀(10)을 포함하는 반도체 패키지 인쇄회로기판은, 접속패드(20)가 형성된 기판, 접속핀(11)과 상기 접속핀(11)의 일단부에 형성되어 상기 접속핀(11)과 일면이 결합되는 플랜지부(12a), 상기 플랜지부(12a) 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈(12c)이 형성된 플랫부(12b)를 포함하는 헤드부(12)를 갖는 패키지 기판용 리드핀(10), 상기 기판의 접속패드(20)와 상기 리드핀(10)의 헤드부(12)를 접합시키는 솔더(40)를 포함한다.
접속패드(20)가 형성된 기판에 리드핀(10)이 결합된다. 접속패드(20)는 패키기 기판의 배선패턴과 회로부품이 서로 전기적 연결시키는 역할을 한다. 접속패드(20)에 인쇄되는 솔더(40)는 점성이 있는 갈색의 솔더볼과 레진덩어리로 솔더(40) 자체는 납, 아연, 은의 합급으로 이루질 수 있으며, 그 형성재질은 반드시 여기에 한정되는 것은 아니다. 패키지 기판의 접속패드(20)에 인쇄된 솔더(40)를 열처리르 통해 용융시키는 리플로우 공정을 거침으로서 리드핀(10)을 접합 고정시킬 수 있다.
패키지 기판용 리드핀(10)은 접속핀(11)과 상기 접속핀(11)의 일단부에 형성되어 상기 접속핀(11)과 일면이 결합되는 플랜지부(12a), 상기 플랜지부(12a) 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈(12c)이 형성된 플랫부(12b)를 포함한 헤드부(12)를 갖는다.
여기에서 플랫부(12b)에 형성되는 홈(12c)은 상기 플랫부(12b)의 외측둘레를 따라 연속적으로 형성되는 것을 특징으로 하며, 홈(12c)의 내측면에 조도(13)가 더 형성될 수 있다.
또한, 홈(12c)은 내측으로 오목하게 형성될 수 있으며, 홈(12c)의 형상은 반드시 여기에 한정되는 것은 아니며, 내측방향의 다양한 형상으로 홈(12c)이 형성될 수 있음은 물론이다.
또한, 패키지 기판용 리드핀(10)에는 플랜지부(12a)의 접속핀(11)이 결합되는 일면상의 외측둘레를 따라 형성되며, 상기 플랜지부(12a)의 일면 보다 돌출되도록 형성되는 가이드댐(14)이 더 형성될 수 있다.
솔더(40)는 기판의 접속패드(20)와 리드핀(10)의 헤드부(12)를 접합시킨다. 여기에서 솔더(40)는 점성이 있는 갈색의 솔더볼과 레진덩어리로 솔더(40) 자체는 납, 아연, 은의 합급으로 이루질 수 있으며, 그 형성재질은 반드시 여기에 한정되는 것은 아니다.
기타, 본 발명에 따른 자세한 설명은 상기에서 살펴본 본 발명에 따른 반도체 패키지 기판용 리드핀(10)에 관하 설명과 중복되므로 여기에서는 생략하기로 한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 패키지 기판용 리드핀 11: 접속핀
12: 헤드부 12a: 플랜지부
12b: 플랫부 12c: 홈
13: 조도 14: 가이드댐
20: 접속패드 30: 솔더레지스트
40: 솔더

Claims (10)

  1. 접속핀; 및
    상기 접속핀의 일단부에 형성되어 상기 접속핀과 일면이 결합되는 플랜지부,상기 플랜지부 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈이 형성된 플랫부를 포함하는 헤드부;를 포함하는 패키지 기판용 리드핀.
  2. 청구항 1에 있어서,
    상기 홈은 상기 플랫부의 외측둘레를 따라 연속적으로 형성되는 것을 특징으로 하는 패키지 기판용 리드핀.
  3. 청구항 1에 있어서,
    상기 홈의 내측면에 조도가 형성되는 것을 특징으로 하는 패키지 기판용 리드핀.
  4. 청구항 1에 있어서,
    상기 플랜지부의 상기 접속핀이 결합되는 일면상의 외측둘레를 따라 형성되며, 상기 플랜지부의 일면 보다 돌출되도록 형성되는 가이드댐을 더 포함하는 것을 특징으로 하는 패키지 기판용 리드핀.
  5. 청구항 1에 있어서,
    상기 홈은 내측으로 오목하게 형성되는 것을 특징으로 하는 패키지 기판용 리드핀.
  6. 접속패드가 형성된 기판;
    접속핀과 상기 접속핀의 일단부에 형성되어 상기 접속핀과 일면이 결합되는 플랜지부, 상기 플랜지부 타면에 형성되며, 외측둘레를 따라 하나 이상의 홈이 형성된 플랫부를 포함하는 헤드부를 갖는 패키지 기판용 리드핀;
    상기 기판의 접속패드와 상기 리드핀의 헤드부를 접합시키는 솔더; 를 포함하는 반도체 패키지 기판.
  7. 청구항 1에 있어서,
    상기 홈은 상기 플랫부의 외측둘레를 따라 연속적으로 형성되는 것을 특징으로 하는 반도체 패키지 기판.
  8. 청구항 1에 있어서,
    상기 홈의 내측면에 조도가 형성되는 것을 특징으로 하는 반도체 패키지 기판.
  9. 청구항 1에 있어서,
    상기 플랜지부의 상기 접속핀이 결합되는 일면상의 외측둘레를 따라 형성되며, 상기 플랜지부의 일면 보다 돌출되도록 형성되는 가이드댐을 더 포함하는 것을 특징으로 하는 반도체 패키지 기판.
  10. 청구항 1에 있어서,
    상기 홈은 내측으로 오목하게 형성되는 것을 특징으로 하는 반도체 패키지 기판.
KR1020100130993A 2010-12-20 2010-12-20 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판 KR20120069443A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100130993A KR20120069443A (ko) 2010-12-20 2010-12-20 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판
US13/046,396 US20120153473A1 (en) 2010-12-20 2011-03-11 Lead pin for package substrate and semiconductor package printed circuit board including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130993A KR20120069443A (ko) 2010-12-20 2010-12-20 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20120069443A true KR20120069443A (ko) 2012-06-28

Family

ID=46233320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130993A KR20120069443A (ko) 2010-12-20 2010-12-20 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판

Country Status (2)

Country Link
US (1) US20120153473A1 (ko)
KR (1) KR20120069443A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623283B1 (en) * 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7347750B2 (en) * 2003-09-02 2008-03-25 Interplex Nas, Inc. Solder-bearing contacts and method of manufacture thereof and use in connectors
US7144792B2 (en) * 2004-10-28 2006-12-05 Woodward Governor Company Method and apparatus for fabricating and connecting a semiconductor power switching device
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置
US7485017B2 (en) * 2007-06-05 2009-02-03 Intel Corporation Pin grid array package substrate including pins having anchoring elements

Also Published As

Publication number Publication date
US20120153473A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
KR100234719B1 (ko) 에리어 어레이 패키지 및 그 제조방법
US20070148819A1 (en) Microelectronic assemblies having very fine pitch stacking
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
KR101003684B1 (ko) 패키지 기판용 리드핀
KR20080063989A (ko) 아이씨 패키지 및 그 제조방법
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US20170318661A1 (en) Circuit board and on-board structure of semiconductor integrated circuit
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
KR20000076950A (ko) 반도체 장치 및 그 제조 방법
KR20120069443A (ko) 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판
KR20110124579A (ko) 유. 브이 레이저를 사용한 플립 칩 본딩방법
TWI253159B (en) Combined soft and rigid sheet of flip chip substrate
CN107749748B (zh) 一种声表面波滤波芯片封装结构
TWI382509B (zh) 無外接腳式半導體封裝構造
KR20080088321A (ko) 플립 칩 패키지
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板
KR100791575B1 (ko) 테이프캐리어형 반도체 장치
KR20040024164A (ko) 클립 타입의 방열판을 갖는 반도체 패키지
KR100818095B1 (ko) 플립 칩 패키지 및 그의 형성방법
CN114039570A (zh) 一种滤波器模块产品裸芯片sip集成封装方法
KR20120047098A (ko) 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.
KR101300571B1 (ko) 반도체 장치
KR101141386B1 (ko) 반도체 패키지용 리드핀 및 반도체 패키지
JP2000077579A (ja) 回路装置、半導体チップ、インターポーザ基板、回路装置の製造方法
KR20080023995A (ko) 웨이퍼 레벨 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid