JP2011103461A - 半導体ダイのコンタクト構造および方法 - Google Patents

半導体ダイのコンタクト構造および方法 Download PDF

Info

Publication number
JP2011103461A
JP2011103461A JP2010243342A JP2010243342A JP2011103461A JP 2011103461 A JP2011103461 A JP 2011103461A JP 2010243342 A JP2010243342 A JP 2010243342A JP 2010243342 A JP2010243342 A JP 2010243342A JP 2011103461 A JP2011103461 A JP 2011103461A
Authority
JP
Japan
Prior art keywords
metal contact
layer
contact
protective layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010243342A
Other languages
English (en)
Inventor
Chung-Shi Liu
重希 劉
Chen-Hua Yu
振華 余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011103461A publication Critical patent/JP2011103461A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0225—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0226—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にするよりよい緩衝を、半導体デバイスの金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層の半導体ダイのコンタクトを形成するシステム、方法を提供する。
【解決手段】複数の誘電体層および導電層を含む基板１０１、複数の導電層の最上層１１５の１つと電気的に接続し、約１５，０００Åより大きい厚さを有する金属コンタクト１０５、および金属コンタクトと電気的に接続したコネクタを含む半導体デバイス。
【選択図】図５

Description

本発明は、半導体デバイスに関し、特に、半導体ダイのコンタクトを形成するシステムおよび方法に関するものである。
一般的に、半導体ダイは、アクティブデバイス（active device）、アクティブデバイスへの接続を形成する金属化層、および金属化層（およびアクティブデバイス）に信号と電力を提供する入力／出力（I／O）コンタクトを含む。金属化層は、一般的に、アクティブデバイスおよびI／Oコンタクトの間（および個別のアクティブデバイス間）の必要な全ての接続を提供するための一連の誘電体層および金属層を含む。これらの誘電体層は、約２.９〜３.８の間の誘電率（k値）を有する低k誘電体材料、約２.５より小さいk値を有する超低k（ULK）誘電体材料、または約２.５〜約２.９の間のk値を有する極低k（ELK）誘電体材料、または低k誘電体材料のいくつかの組み合わせより形成され得る。
しかしながら、これらの低k、ULK、およびELK材料は、金属化層の電気的特徴を改善して、半導体デバイスの全体の速度または効率を上げるように用いることはできるものの、これらの材料は、重大な構造上の欠点もある。半導体デバイスでは、これらの材料の全てが、それらに加わる応力を処理するのに他の誘電体材料よりも大きな困難を有する。そのようなものとして、低k、ULK、およびELK材料は、低k、ULK、およびELK材料に過大な圧力が加えられた時、剥離または亀裂を生じ易い。この剥離または亀裂は、半導体デバイスを損傷または破壊するおそれがある。
１つの実施の形態によれば、半導体デバイスは、複数の誘電体層および導電層を有する基板を含む。金属コンタクトは、複数の導電層の最上層の１つと電気的に接続しており、金属コンタクトは、約１５，０００Åより大きい厚さを有する。コネクタは、金属コンタクトと電気的に接続している。
もう１つの実施の形態によれば、半導体デバイスは、複数の金属層を有する基板を含む。金属コンタクトは、複数の金属層の最上層の１つと電気的に接続しており、金属コンタクトは、約１５，０００Åより大きい厚さを有する。導電性ピラーは、金属コンタクトと電気的に接続している。
またもう１つの実施の形態によれば、半導体デバイスを製造する方法は、基板を提供するステップと、基板上に複数の導電層および誘電体層を形成するステップを含み、誘電体層は導電層の間に配置される。保護(passivation)層は、複数の導電層の最上層の１つの上に形成される。金属コンタクトは、保護層に形成され、複数の導電層の最上層の１つと接続しており、金属コンタクトは、約１５，０００Åより大きい厚さを有する。導電性ピラーは、保護層の上に形成され、導電性ピラーは、金属コンタクトと電気的に接続される。
本発明の各実施の形態によれば、よりよい緩衝を金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層に提供することができる。また、本発明の各実施の形態によれば、金属化層に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層上の規格化応力は、これらの低k誘電体層、ELK誘電体層、および／またはULK誘電体層の破壊点（failing point）以下に減少されることもできる。よって、金属化層の誘電体層が他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にする。
なお、この開示およびその利点のより完全な理解のために、添付の図面と併せて解釈される以下の記載を参照する。
異なる図面の対応する数字および符号は、一般的に特に示されない限り、対応の部分を意味する。図面は、さまざまな実施の形態の関連性のある局面を明確に示すために描かれるもので、縮尺に描かれるとは限らない。
１つの実施の形態による基板、金属化層、第１金属コンタクト、および第１保護層を含む半導体ダイを示している。 １つの実施の形態による第２保護層およびコンタクトパッドの形成を示している。 １つの実施の形態による第３保護層および第２保護層上のマスクの形成を示している。 １つの実施の形態による導電性ピラーの形成を示している。 １つの実施の形態による導電性ピラーの形成を示している。 １つの実施の形態による不動態化（post-passivation）相互接続構造の形成を示している。 １つの実施の形態によるコンタクトバンプの形成を示している。 導電性ピラーが第１金属コンタクトと接触して形成された１つの実施の形態を示している。 導電性ピラーが第１金属コンタクトと接触して形成された１つの実施の形態を示している。 第１金属コンタクトの厚さの範囲に関連した利点を示している。
実施の形態の製造および使用が以下に詳細に論じられる。しかしながら、本開示は、さまざまな特定の文脈において具現化され得る多くの適用可能な発明の概念を提供する。論じられる特定の実施の形態は、単に本発明を製造および使用する特定の態様を例示するのみであり、本発明の範囲を限定するものではない。
本開示は、特定の文脈において、即ち、導電性ピラー構造の実施の形態に関連して述べられる。しかしながら、本開示は、他のコンタクト構造に応用されてもよい。
図１を参照して、基板１０１、金属化層１０３、第１金属コンタクト１０５、および第１保護層１０７を含むウエハ１００の断面図を示している。基板１０１は、ドープされたまたはドープされていないバルクシリコン、またはシリコンオンインシュレータ（SOI）基板の活性層を含み得る。一般的にSOI基板は、シリコン、ゲルマニウム、シリコンゲルマニウム、SOI、シリコンゲルマニウムオンインシュレータ（SGOI）、またはその組み合わせなどの半導体材料の層を含む。用いることができる他の基板は、多層基板、傾斜基板、またはハイブリッド方位（hybrid orientation）基板を含む。トランジスタ、コンデンサ、レジスタなどのさまざまなアクティブデバイス（図示せず）は、基板１０１内に、あるいは基板の表面上に、任意の好適な方法を用いて形成され得る。
金属化層１０３は、基板１０１上に形成され、さまざまなアクティブデバイスに接続するように設計されて機能回路を形成する。金属化層１０３は、交互の誘電体層（例えば、第１誘電体層１０９および第２誘電体層１１１）および導電層（例えば、第１導電層１１３および最上層の第２導電層１１５）より形成され得、任意の好適なプロセス（例えば、堆積、ダマシン、デュアルダマシンなど）によって形成され得る。４層の交互の誘電体層および導電層が図１に示されているが、金属化層１０３内に配置される誘電体層および導電層の正確な数は、ウエハ１００の全体の設計で決まり、４層より多く、または少なく（第２誘電体層１１１および第１導電層１１３の間の点線に示されるように）なり得る。
金属化層１０３の誘電体層（例えば、第１誘電体層１０９および第２誘電体層１１１）は、例えば、約２.９〜３.８の間の誘電率（k値）を有する低k誘電体材料、約２.５より小さいk値を有する超低k（ULK）誘電体材料、約２.５〜約２.９の間のk値を有する極低k（ELK）誘電体材料、または低k誘電体材料のいくつかの組み合わせなどにより形成され得る。k値の低下に伴って、金属化層１０３の誘電体層は、より脆弱になり、剥離または亀裂し易くなる。
第１保護層１０７は、最上層の第２導電層１１５上に形成され得、酸化物または窒化ケイ素などの誘電体材料を含み得るが、他の好適な誘電体、例えば、高k誘電体、またはこれらの材料の任意の組み合わせが代替的に用いられてもよい。第１保護層１０７は、他の任意のプロセスが代替的に用いられてもよいが、プラズマ化学気相成長（PECVD）プロセスを用いて形成され得る。第１保護層１０７は、約０.６μｍ〜約１.４μｍの間、例えば、約１μｍの厚さを有することができる。
第１金属コンタクト１０５は、第１保護層１０７内に配置される。第１金属コンタクト１０５は、最上層の導電層１１５および外部コンタクトパッド（図２を参照に以下に述べられる）の間のコンタクトとしての役割を果たす。第１金属コンタクト１０５は、タングステン、アルミニウム、または銅合金などの他の硬い材料が代替的に用いられてもよいが、銅などの硬い材料を含み得る。第１金属コンタクト１０５は、ダマシンまたはデュアルダマシンプロセスを用いて形成され得、銅が第１保護層１０７の開口内に過充填され、続いて、化学機械研磨（CMP）などのプロセスによって、余分な銅を除去するステップを含むことができる。しかしながら、任意の好適な材料（例えば、アルミニウムなど）および任意の好適なプロセス（例えば堆積およびエッチング）が代替的に用いられて、第１金属コンタクト１０５を形成してもよい。
第１金属コンタクト１０５は、第１金属コンタクト１０５が金属化層１０３に配置される誘電体層（例えば、第１誘電体層１０９および第２誘電体層１１１）の緩衝層としての役割を果たすことができる厚さを有するように形成され得る。そのようなものとして、第１金属コンタクト１０５は、約１５，０００Åより大きい、例えば約２０，０００Åの厚さを有するように形成され得る。第１金属コンタクト１０５がこの範囲の厚さで、銅などの硬い金属で製作される時、第１金属コンタクト１０５は、よりよい緩衝を金属化層１０３に配置された低k誘電体層、ELK誘電体層、および／またはULK誘電体層に提供することができる。この追加の緩衝化(buffering)は、金属化層１０３の誘電体層が他の物体によって損傷、剥離、または亀裂を生じることなく、より粗野な処理、運送、および使用を可能にする。
図２は、第２保護層２０１およびコンタクトパッド２０３の形成を示している。第２保護層２０１は、第１金属コンタクト１０５を保護するため、第１保護層１０７および第１金属コンタクト１０５上に形成してもよい。第２保護層２０１は、図１に関連して上記に論じた第１保護層１０７と同様の方式にて同様の材料から形成してもよく、または代替的に第１保護層１０７および第２保護層２０１は、互いと異なる材料より形成してもよい。一旦形成されると、第２保護層２０１は、好適なマスキングおよび除去プロセス（例えばフォトリソグラフィマスクおよびエッチングプロセス）によってパターン化され得、第１金属コンタクト１０５と電気的に接続をするコンタクトパッド２０３の形成を考慮し得る。
コンタクトパッド２０３は、ウエハ１００の回路（アクティブデバイスおよび金属化層１０３を含む）から、第１金属コンタクト１０５を介してウエハ１００の他のデバイス（図示されていない）への接続を提供する。コンタクトパッド２０３は、アルミニウム／銅合金であり得、第２保護層２０１上にアルミニウム／銅合金の初期層を形成し、かつ第１金属コンタクト１０５と電気的接触することで形成され得る。一旦、アルミニウム／銅合金の初期層が形成されると、図２に示されるように、フォトリソグラフィーおよびエッチングなどの好適な技術がアルミニウム／銅合金をパターン化するため用いられ、コンタクトパッド２０３を形成することができる。コンタクトパッド２０３は、約１０，０００Å〜約５０，０００Åの間、例えば約２５，０００Åの厚さを有するように形成され得る。
しかしながら、当業者なら認識するであろうが、コンタクトパッド２０３を形成する上述のプロセスは、１つの材料および形成方法にすぎない。他の好適な材料、例えば、アルミニウム、金、銀、ニッケル、銅、タングステン、チタン、タンタル、前述の化合物、前述の合金、前述の多層構造、前述の複合物、前述の組み合わせを含む（しかしこれに限定されるものではない）材料が用いられ得る。また、異なる材料は、異なる形成方法、例えばスパッタリング、または更にはデュアルダマシンプロセスなどを必要とする可能性がある。これらの材料および形成方法の全ては、代替的に用いられてよく、かつそれぞれ本発明の範囲内に含まれることを十分に意図するものである。
図３は、第２保護層２０１上の第３保護層３０１、バンプ下地金属（UBM）３０２、およびマスク３０３の形成を示している。第３保護層３０１は、ウエハ１００が遭遇する可能性のある次のプロセスおよび他の環境の間に、第２保護層２０１およびコンタクトパッド２０３を物理的損傷および環境的損傷から保護するために、第２保護層２０１およびコンタクトパッド２０３上に形成することができる。第３保護層３０１は、代替的に第１保護層１０７と第２保護層２０１と異なる材料より形成されてもよいが、第３保護層３０１は、第１保護層１０７と第２保護層２０１（図１および図２にそれぞれ関連して上記に説明した）と同様の材料で、かつ同様のプロセスによって形成されてもよい。
一旦、第３保護層３０１が第２保護層２０１およびコンタクトパッド２０３上に形成されると、さらなる接続用のコンタクトパッド２０３の一部を露出するように、開口が第３保護層３０１を穿通して形成され得る。開口は、好適なマスキングおよび除去プロセス、例えば好適なフォトリソグラフィマスクおよびエッチングプロセスによって形成され得る。しかしながら、上述の開示のパターンニングプロセスは、単に代表的なプロセスとして意図されるにすぎず、他の好適なパターンニングプロセスがコンタクトパッド２０３の一部を露出するため代わりに用いられてもよい。
この段階では、選択的なポリイミド（PI）コーティング３０４は、第３保護層３０１を保護するように用いられ得る。PIコーティング３０４は、約２.５μｍ〜約１２μｍの間、例えば、約４μｍの厚さの例えば、ポリイミド、ポリベンゾオキサゾール（PBO）、またはエポキシなどの絶縁材料で第３保護層３０１をコーティングすることによって形成され得る。あるいは又、PIコーティング３０４は、ポリイミド溶液をスプレーするか、第３保護層３０１をポリイミド溶液に浸すかのどちらかによって形成され得る。任意の好適な形成方法が用いられ得る。接続が下方のコンタクトパッド２０３に形成されるようにするために、PIコーティング３０４は、好適なマスキングおよびエッチングプロセスによってパターン化され、第３保護層３０１によって既に露出されたコンタクトパッド２０３のこれらの部分を露出し得る。
一旦、第３保護層３０１がパターン化されると、UBM３０２は、コンタクトパッド２０３と接触して形成され得る。UBM３０２は、チタンおよび銅合金の層を含み得る。しかしながら、多くの好適な材料および層の配置、例えば、チタン／銅／ニッケルの配置、クロム／クロム−銅合金／銅／金の配置、チタン／チタンタングステン／銅の配置、または銅／ニッケル／金の配置などの配置があり、UBM３０２の形成に適合することが当業者に認識されるであろう。UBM３０２に用いられ得る任意の好適な材料または材料の層は、本発明の範囲内に含まれることを十分に意図するものである。
UBM３０２は、各層をPIコーティング３０４および第３保護層３０１上、かつ開口の内部に沿って共形して形成することによって作出され得る。各層の形成は、スパッタリング、CVD、またはめっきプロセスを用いて行われ得るが、例えば蒸着またはPECVDプロセスなどの他の形成のプロセスも所望の材料に応じて用いられ得る。UBM３０２は、約０.１μｍ〜約２μｍの間、例えば約０.５μｍの厚さを有して形成され得る。
一旦、第３保護層３０１、PIコーティング３０４、およびUBM３０２が形成されると、マスク３０３がUBM３０２上に形成され得る。１つの実施の形態では、マスク３０３は、ドライフィルムであり得、層間絶縁用フィルム（Ajinomoto Build-Up Film； ABF）などの有機材料を含み得る。あるいは又、マスク３０３は、フォトレジスト材料で形成され得る。一旦形成されると、マスク３０３は、コンタクトパッド２０３上のUBM３０２への導電性ピラー開口３０５を形成するために、パターン化され得る。
１つの実施の形態では、導電性ピラー開口３０５は、導電性ピラー開口３０５内に形成される次の導電性ピラー４００の所望のサイズおよび形状（図４に関連して以下に述べられる）に形成される。導電性ピラー開口３０５は、約１０μｍ〜約２００μｍの幅の間、例えば約８０μｍの幅、かつ約３，０００Å〜約６０，０００Åの間、例えば約４０，０００Åの第３保護層３０１の底部表面に対する深さを有することができる。
図４は、導電性ピラー開口３０５（図３を参照）に導電性ピラー４００を選択的に充填するのを示している。導電性ピラー４００は、コンタクトパッド２０３およびウエハ１００のデバイスとの間の電気的な接続となり、信号および電力が金属化層１０３に伝送され、かつ最後に基板１０１に配置されたアクティブデバイス（図示されていない）に伝送されるようにする。
導電性ピラー４００は、下方のUBM３０２と接触して形成され得、導電性材料から形成され得る。１つの実施の形態では、導電材料は銅または銅合金などの金属を含み得るが、他の金属、例えばアルミニウム、銀、金、その組み合わせなども用いられ得る。導電性ピラー４００は、例えば電気めっきなどの好適なプロセスによって形成され得、約６０μｍより小さい厚さ、または更には約３０μｍ〜約５０μｍの間の厚さを有することができる。一旦、導電ピラー４００が形成されると、例えば、ニッケル含有層、銅含有層、またはスズ含有層から形成された選択的な導電性バリア層（図示されていない）が形成され、導電性ピラー４００上に形成され得る。
次に、図５に示されるように、マスク３０３（図３および図４を参照）は、好適な除去プロセスを用いて除去され、UBM３０２がパターン化され、かつ保護層５０１が導電性ピラー４００上に形成される。マスク３０３の除去により、導電性ピラー開口３０５の形状（図３を参照）で導電性ピラー４００を残される。一旦マスク３０３が除去されると、UBM３０２の部分は、好適なフォトリソグラフィマスキングおよびエッチングプロセスによって除去されて、不必要な材料を除去し、かつ金属コンタクト２０３および導電性ピラー４００の間の接続としてUBM３０２を残すことができる。
マスク３０３が除去されて、UBM３０２がパターン化された後、保護層５０１は、導電ピラー４００の側壁に沿って形成され得る。保護層５０１は、後に続くプロセス中または使用中の環境的損傷または物理的損傷から、下方の導電性ピラー４００を覆いかつ保護する。保護層５０１は、スズから形成することができ、約５００Å〜約５，０００Åの間、例えば約２，０００Åの厚さまで、浸漬めっきプロセスを用いて側壁につけられ得る。しかしながら、これらの材料およびプロセスは、模範的なものを意図するにすぎず、他の好適な方法および材料も代替的に用いられてよい。例えば、保護層５０１は、無電解パラジウム置換金（ENEPIG）のプロセスによって、または簡単に無電解ニッケル浸漬金（ENIG）プロセスによってニッケルパラジウム合金で形成され得る。
図６は、コンタクトパッド２０３（図５を参照）が第２保護層２０１に沿って延伸した不動態化（post-passivation）相互接続（PPI）構造６０１で置き換えられたもう１つの実施の形態を示している。PPI構造６０１は、導電性ピラー４００を第１金属コンタクト１０５に電気的に接続させ、導電性ピラー４００の位置を第１金属コンタクト１０５の直接上方の領域に限定する代わりに、導電性ピラー４００がウエハ１００の任意の所望の位置に配置されるようにする。
この実施の形態では、PPI６０１は、CVDまたはスパッタリングなどの好適な形成プロセスによってチタン銅合金のシード層（図示されていない）を始めに形成することによって形成される。フォトレジスト（図示されていない）は、シード層を覆うように形成され、続いてフォトレジストはパターン化されて、シード層の、PPI６０１が所望に位置する部分を露出する。
一旦フォトレジストが形成されてパターン化されると、銅などの導電性材料６０３は、めっきなどの堆積プロセスによってシード層上に形成され得る。導電材料６０３は、約１μｍ〜約１０μｍの間、例えば、約５μｍの厚さを有するように形成され得る。しかしながら、上述の材料および方法は、導電性材料６０３を形成するのに好適であるが、これらの材料は単に模範的なものにすぎない。他の任意の好適な材料、例えばAlCuまたはAuおよび他の任意の好適な形成プロセス、例えばCVDまたはPVDが導電材料６０３を形成するのに代替的に用いられてもよい。
一旦導電材料６０３が形成されると、フォトレジストは好適な除去プロセスによって除去され得る。また、フォトレジストの除去後、フォトレジストによって覆われたシード層のこれらの部分は、例えば、導電材料６０３をマスクとして用いる好適なエッチプロセスによって除去される。
シード層の除去後、第３保護層３０１、PIコーティング３０４、UBM３０２、導電性ピラー４００、および保護層５０１は、第１金属コンタクト１０５と接触した状態で、PPI６０１の任意の所望の部分上に形成される。この実施の形態では、第３保護層３０１、PIコーティング３０４、UBM３０２、導電性ピラー４００、および保護層５０１は、例えば図３〜図６に関連して上記に説明した任意の好適なプロセスによって形成され得る。しかしながら、PPI６０１の使用は、導電性ピラー４００が例えば最適化、配置、または他の任意の原因などの理由により所望される任意の位置に配置されるようにする。
図７は、導電性ピラー４００（例えば図６）がコンタクトバンプ７０１に置き換えられたもう１つの実施の形態を示している。この実施の形態では、UBM３０２およびマスク３０３が形成された後、コンタクトバンプ７０１は、マスク３０３の開口に形成される。コンタクトバンプ７０１は、例えばスズ、または、例えば銀、鉛フリー（無しの）スズ、または銅などの他の好適な材料を含み得る。コンタクトバンプ７０１がスズはんだバンプである１つの実施の形態では、コンタクトバンプ７０１は、例えば電気めっき、蒸着、印刷などの一般的に用いられる方法によって、約１００μｍの厚さのスズ層を初期に形成することによって形成することができる。一旦、コンタクトバンプ７０１がマスク３０３の開口に形成されると、マスク３０３は、剥離（stripping）などの好適な除去プロセスを用いて除去され、UBM３０２は、図５Aに関連して上記に説明したようにパターン化され得る。一旦マスク３０３が除去されると、リフローが行われ、コンタクトバンプ７０１が丸い上表面を形成する。
図８〜図９は、コンタクトパッド２０３（図２〜図６）が含まれず、かつ導電性ピラー４００が第１金属コンタクト１０５で接触して形成されたもう１つの実施の形態を示している。第１金属コンタクト１０５と接触した導電性ピラー４００を形成することにより、コンタクトパッド２０３は、除去され、よってウエハ１００の全体の製造プロセスを簡素化できる。
まず、図８を参照して、第１金属コンタクト１０５と接触した導電性ピラー４００を形成するために、第１金属コンタクト１０５および第２保護層２０１は、図１および図２に関連して上記に説明した形成と同様に形成される。第２保護層２０１は、第１金属コンタクト１０５の一部を露出する開口を形成するようにパターン化される。続いて、コンタクトパッド２０３を形成する代わりに、PIコーティング３０４は、第２保護層２０１の上方、かつトレンチ内に形成され、かつ第１金属コンタクト１０５をカバーする。
一旦形成されると、第１金属コンタクト１０５の上表面を露出するために、PIコーティング３０４は、トレンチの底部から除去される。この除去は、好適なマスキングおよび除去プロセス、例えばフォトリソグラフィクマスクおよびエッチングプロセスを用いて行われてよい。また、除去プロセスは、トレンチの側壁からPIコーティング３０４を選択的に除去可能であるが、１つの実施の形態では、PIコーティング３０４は、続いて形成される導電性ピラー４００を分離（isolate）するように、トレンチの側壁から除去されない。
図９は、PIコーティング３０４上の導電性ピラー４００と保護層５０１の形成を示す。導電性ピラー４００は第１金属コンタクト１０５と接触している。導電性ピラー４００は、図３〜図５に関連して上記に説明したプロセスと同様のプロセスによって形成され得る。しかしながら、本実施の形態では、導電性ピラー４００は、導電性ピラー４００から金属化層１０３へのより小さい抵抗の流れを考慮するために、前述の図２〜図６に示されたコンタクトパッド２０３の代わりに第１金属コンタクト１０５と接触して形成される。
図１０は、第１金属コンタクト１０５の厚さの範囲で、ここで述べられた実施の形態を用いて得られる予想外の利点を示している。図に示されるように、１つの実施の形態では、鉛フリーはんだバンプに対して５／３μｍ Cu／NiめっきのUBM、かつ約１４，０００Åのアルミニウムコンタクトパッドを用いる。第１金属コンタクト１０５の厚さがx軸に沿って、図１に関連して上記に説明した臨界範囲内に延伸された時、下方のELK誘電体層上の規格化応力は、規格化応力が下方のELK誘電体層の破壊点（failing point）以下に減少される。また、図１０は、１つの実施の形態では、約１４，０００Åのアルミニウムコンタクトパッドが用いられて、上部金属の厚さの増加が規格化ELK応力を破壊点以下に低下させ得ることも示している。そのようなものとして、半導体ダイは、より少ない不良かつより高い信頼性をもって加工、輸送および使用の危険により良く耐えることができる。
本開示およびその利点が詳述されてきたが、本開示の精神及び範囲を逸脱しない限りにおいては、添付の請求の範囲によって定義され、本開示の精神および範囲を逸脱せずに、ここで種々の変更、代替、および改変ができることが当業者に認識されるであろう。例えば多くの異なる材料およびプロセスが導電性ピラーを形成するのに用いられてよい。これらの全ての材料およびプロセスは、本開示の範囲内に完全に含まれることを意図する。
更に、本願の範囲は、本明細書に述べられたプロセス、機械、製造、組成物、手段、方法、およびステップの特定の実施の形態を限定するものではない。ここに述べられた対応する実施の形態のように実質的に同じ機能を行う、または実質的に同じ結果となる、現存の、または後に開発される本開示、プロセス、機械、製造、組成物、手段、方法、またはステップからより明白になることが当業者に認識されるであろう。よって、添付の請求は、このようなプロセス、機械、製造、組成物、手段、方法、またはステップをこれらの範囲内に含むことを意図する。

Claims (10)

  1. 複数の誘電体層および導電層を含む基板、
    前記複数の導電層のうちの最上層と電気的に接続しており、約１５，０００Åより大きい厚さを有する金属コンタクト、および
    前記金属コンタクトと電気的に接続しているコネクタを含む半導体デバイス。
  2. 前記コネクタは、導電性ピラーまたははんだバンプである請求項１に記載の半導体デバイス。
  3. 前記金属コンタクトと前記コネクタを接続するコンタクトパッドを更に含む請求項１に記載の半導体デバイス。
  4. 前記コンタクトパッドは、アルミニウムを含む請求項３に記載の半導体デバイス。
  5. 前記金属コンタクトと前記コネクタを接続する不動態化相互接続を更に含む請求項１に記載の半導体デバイス。
  6. 前記不動態化相互接続は、アルミニウムを含む請求項５に記載の半導体デバイス。
  7. 前記コネクタは、前記金属コンタクト上に直接配置される請求項１に記載の半導体デバイス。
  8. 前記コネクタは、前記金属コンタクトと直接に接触している請求項１に記載の半導体デバイス。
  9. 半導体デバイスを製造する方法であって、前記方法は、
    基板を提供するステップ、
    前記基板上に複数の導電層およびこれら導電層の間に配置される誘電体層を形成するステップ、
    前記複数の導電層のうちの最上層上に保護層を形成するステップ、
    前記保護層内にて前記複数の導電層のうちの最上層と接続する、約１５，０００Åより大きい厚さを有する金属コンタクトを形成するステップ、および
    前記保護層上に、前記金属コンタクトと電気的に接続する導電性ピラーを形成するステップを含む方法。
  10. 導電性ピラーを形成する前に前記金属コンタクトの上にコンタクトパッドを形成するステップを更に含む請求項９に記載の方法。
JP2010243342A 2009-10-29 2010-10-29 半導体ダイのコンタクト構造および方法 Pending JP2011103461A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25618709P 2009-10-29 2009-10-29
US61/256,187 2009-10-29
US12/846,214 2010-07-29
US12/846,214 US9024431B2 (en) 2009-10-29 2010-07-29 Semiconductor die contact structure and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013048132A Division JP2013110443A (ja) 2009-10-29 2013-03-11 半導体ダイのコンタクト構造および方法

Publications (1)

Publication Number Publication Date
JP2011103461A true JP2011103461A (ja) 2011-05-26

Family

ID=43924500

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010243342A Pending JP2011103461A (ja) 2009-10-29 2010-10-29 半導体ダイのコンタクト構造および方法
JP2013048132A Pending JP2013110443A (ja) 2009-10-29 2013-03-11 半導体ダイのコンタクト構造および方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013048132A Pending JP2013110443A (ja) 2009-10-29 2013-03-11 半導体ダイのコンタクト構造および方法

Country Status (5)

Country Link
US (6) US9024431B2 (ja)
JP (2) JP2011103461A (ja)
KR (1) KR101216826B1 (ja)
CN (1) CN102054790B (ja)
TW (1) TWI594385B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US8735273B2 (en) * 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
CN102867758B (zh) * 2011-07-08 2015-12-02 颀邦科技股份有限公司 凸块制造工艺及其结构
US8847388B2 (en) * 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
US9305856B2 (en) 2012-02-10 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure AMD method of forming same
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US20140042615A1 (en) * 2012-08-07 2014-02-13 Mediatek Inc. Flip-chip package
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9257412B2 (en) * 2012-09-12 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus
US9673125B2 (en) * 2012-10-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure
US10483132B2 (en) * 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
KR20140092127A (ko) * 2013-01-15 2014-07-23 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP6254459B2 (ja) * 2014-02-27 2017-12-27 東京エレクトロン株式会社 重合膜の耐薬品性改善方法、重合膜の成膜方法、成膜装置、および電子製品の製造方法
US9627335B2 (en) * 2014-05-08 2017-04-18 Infineon Technologies Ag Method for processing a semiconductor workpiece and semiconductor workpiece
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9768134B2 (en) 2015-01-29 2017-09-19 Micron Technology, Inc. Methods of forming conductive materials on semiconductor devices, and methods of forming electrical interconnects
BR112017018820A2 (pt) * 2015-04-14 2018-04-24 Huawei Technologies Co., Ltd. chip
US9520375B2 (en) 2015-04-30 2016-12-13 International Business Machines Corporation Method of forming a solder bump on a substrate
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10410988B2 (en) 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US10186462B2 (en) * 2016-11-29 2019-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US10840106B2 (en) * 2018-10-11 2020-11-17 Oepic Semiconductors, Inc. Planarization and flip-chip fabrication process of fine-line-geometry features with high-roughness metal-alloyed surfaces
US10867944B2 (en) * 2019-03-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11670608B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of metal pad corrosion due to exposure to halogen
FR3108205A1 (fr) * 2020-03-12 2021-09-17 Stmicroelectronics (Grenoble 2) Sas Circuit intégré comprenant une partie d’interconnexion comportant un élément de soudure saillant et procédé de fabrication correspondant
CN111446174A (zh) * 2020-03-26 2020-07-24 绍兴同芯成集成电路有限公司 一种用于晶圆生产中铜柱元件加工方法
CN111446224A (zh) * 2020-03-26 2020-07-24 绍兴同芯成集成电路有限公司 一种用于晶圆生产中铜柱元件
US12051622B2 (en) 2020-05-27 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation layer and planarization layer and method of forming the same
CN113363160B (zh) * 2020-05-27 2024-07-12 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11715756B2 (en) * 2021-04-09 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device structure and methods of forming the same
US11728307B2 (en) * 2021-04-21 2023-08-15 Micron Technology, Inc. Semiconductor interconnect structures with conductive elements, and associated systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2007258438A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3733685A (en) * 1968-11-25 1973-05-22 Gen Motors Corp Method of making a passivated wire bonded semiconductor device
JPS5335313B1 (ja) 1971-02-08 1978-09-26
JP2781560B2 (ja) 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
JP3078646B2 (ja) 1992-05-29 2000-08-21 株式会社東芝 インジウムバンプの製造方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
KR100315030B1 (ko) * 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
JP4131595B2 (ja) 1999-02-05 2008-08-13 三洋電機株式会社 半導体装置の製造方法
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP2001257226A (ja) 2000-03-10 2001-09-21 Hitachi Ltd 半導体集積回路装置
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6572923B2 (en) * 2001-01-12 2003-06-03 The Boc Group, Inc. Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP3731805B2 (ja) 2001-04-18 2006-01-05 カシオマイクロニクス株式会社 回路基板の製造方法
US6605524B1 (en) 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6913946B2 (en) * 2003-06-13 2005-07-05 Aptos Corporation Method of making an ultimate low dielectric device
US7095116B1 (en) 2003-12-01 2006-08-22 National Semiconductor Corporation Aluminum-free under bump metallization structure
JP2005175128A (ja) 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
KR100571407B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 제조 방법
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US6977213B1 (en) 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
TWI238483B (en) * 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
KR100575086B1 (ko) * 2004-11-11 2006-05-03 삼성전자주식회사 도전성 몰딩 컴파운드를 구비한 반도체 패키지 및 그제조방법
JP4908750B2 (ja) * 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TW200638497A (en) 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7391112B2 (en) 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
CN1901162B (zh) * 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
CN1905178B (zh) * 2005-07-29 2010-09-22 米辑电子股份有限公司 线路组件结构及其制作方法
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
JP2007273624A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 半導体装置及びその製造方法
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
JP2008016514A (ja) 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR100741990B1 (ko) * 2006-07-10 2007-07-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7569475B2 (en) * 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
TW200826231A (en) * 2006-12-01 2008-06-16 Promos Technologies Inc An intergrated circuits device having a reinforcement structure and method for preparing the same
CN100539098C (zh) * 2006-12-08 2009-09-09 日月光半导体制造股份有限公司 焊球重分配连接构造
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
JP4765947B2 (ja) 2007-01-25 2011-09-07 カシオ計算機株式会社 半導体装置およびその製造方法
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
US7973418B2 (en) 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US20090001567A1 (en) 2007-06-27 2009-01-01 Ultra Chip, Inc. IC chip with finger-like bumps
US8120175B2 (en) * 2007-11-30 2012-02-21 International Business Machines Corporation Soft error rate mitigation by interconnect structure
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
US8178980B2 (en) 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
JP2009188288A (ja) 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置およびその製造方法
JP2010021401A (ja) * 2008-07-11 2010-01-28 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5335313B2 (ja) 2008-08-05 2013-11-06 キヤノン株式会社 Ｘ線画像撮影装置、ｘ線画像撮影システム、ｘ線撮影制御装置、制御方法及びプログラム
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8368214B2 (en) * 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
US9859235B2 (en) 2009-01-26 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Underbump metallization structure
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
US8159070B2 (en) * 2009-03-31 2012-04-17 Megica Corporation Chip packages
US8198133B2 (en) 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
WO2011014409A1 (en) * 2009-07-30 2011-02-03 Megica Corporation System-in packages
US8378495B2 (en) * 2009-08-10 2013-02-19 Texas Instruments Incorporated Integrated circuit (IC) having TSVS with dielectric crack suppression structures
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8227926B2 (en) 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US20110121438A1 (en) 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8293636B2 (en) 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US8288871B1 (en) 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US9053989B2 (en) 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
TWI490992B (zh) 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
US20130299966A1 (en) 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296621A (ja) * 2003-03-26 2004-10-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2007258438A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI594385B (zh) 2017-08-01
US20110101520A1 (en) 2011-05-05
US20170110424A1 (en) 2017-04-20
US9024431B2 (en) 2015-05-05
US10163785B2 (en) 2018-12-25
US12074127B2 (en) 2024-08-27
TW201115703A (en) 2011-05-01
US10847459B2 (en) 2020-11-24
KR101216826B1 (ko) 2012-12-28
JP2013110443A (ja) 2013-06-06
US11515272B2 (en) 2022-11-29
US20190122979A1 (en) 2019-04-25
US20150132941A1 (en) 2015-05-14
US20210074627A1 (en) 2021-03-11
US20230085696A1 (en) 2023-03-23
CN102054790B (zh) 2015-11-25
CN102054790A (zh) 2011-05-11
US9536811B2 (en) 2017-01-03
KR20110051136A (ko) 2011-05-17

Similar Documents

Publication Publication Date Title
US12074127B2 (en) Semiconductor die contact structure and method
US11417599B2 (en) Plurality of different size metal layers for a pad structure
US8865585B2 (en) Method of forming post passivation interconnects
TWI411079B (zh) 半導體晶粒及形成導電元件之方法
KR101167441B1 (ko) Ｕｂｍ 에칭 방법
US9437564B2 (en) Interconnect structure and method of fabricating same
US20130320522A1 (en) Re-distribution Layer Via Structure and Method of Making Same
JP2007088478A (ja) 相互接続層置換用のアンダー・ボンディング・パッド経路
US8846524B2 (en) Plating process
KR20170068095A (ko) 반도체 디바이스 및 그 제조 방법
KR101571604B1 (ko) 단일 마스크 패키지 장치 및 방법
US8697565B2 (en) Shallow via formation by oxidation
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
JP2012119444A (ja) 半導体装置
US10796956B2 (en) Contact fabrication to mitigate undercut

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507