CN111446174A - 一种用于晶圆生产中铜柱元件加工方法 - Google Patents
一种用于晶圆生产中铜柱元件加工方法 Download PDFInfo
- Publication number
- CN111446174A CN111446174A CN202010225671.3A CN202010225671A CN111446174A CN 111446174 A CN111446174 A CN 111446174A CN 202010225671 A CN202010225671 A CN 202010225671A CN 111446174 A CN111446174 A CN 111446174A
- Authority
- CN
- China
- Prior art keywords
- copper
- layer
- silicon nitride
- silicon oxide
- wafer production
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 title claims abstract description 86
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000003672 processing method Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000007747 plating Methods 0.000 claims abstract description 15
- 239000011247 coating layer Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 12
- 238000003466 welding Methods 0.000 claims abstract description 8
- 239000006023 eutectic alloy Substances 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 230000007774 longterm Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
本发明公开了一种用于晶圆生产中铜柱元件加工方法，属于晶片生产技术领域，包括以下步骤：S1在晶圆基板上沉积形成氮化硅层；S2在氮化硅层上沉积形成氧化硅层；S3进行黄光工艺，在晶片基板上生成掩膜图案；S4在氧化硅层和氮化硅层上进行纵向蚀刻蚀刻出铜柱镀沟槽；S5以电化学镀铜工艺进行铜电镀形成铜电镀层，铜电镀层厚度大于铜柱厚度；S6用化学机械研磨方法去除沟槽外的铜；S7以湿法或干法电浆蚀刻氧化硅层，露出铜柱；S8以化学电镀方式形成铜柱的贵金属外壳包覆层；S9用引线框架在贵金属外壳包覆层上焊接，其焊接接触面形成共熔合金接触层，本方案以铜柱结构取代嵌入型铜或铝垫面取得较佳的导电及散热性功率元件，提高接触长期导通的可靠性。
Description
技术领域
本发明涉及晶片生产技术领域，更具体地说，涉及一种用于晶圆生产中铜柱元件加工方法。
背景技术
电子元件的发展趋向于更小更薄更轻及较好的性能特性，散热性及接触的可靠性是非常重要的尤其是对于高电流高电压高频的功率元件。目前芯片晶粒生产工艺生成铜或铝垫面，晶粒切割后，用金，铝，或铜导线焊接引线框架(LeadFrame)，进行封装作业。在晶粒的导电垫面和引线框架之间，以导线焊接，但因为垫面埋嵌入晶粒介质层，使得散热性较差，而且导线焊接铜垫面的工艺，在长时间使用上，容易产生接触可靠性的问题。
取代嵌入型垫面，改用铜柱结构，对于大电流高电压高频的功率元件生产工艺，有益于导电性散热性及接触可靠性。
发明内容
针对现有技术的不足，本发明的目的在于提供一种用于晶圆生产中铜柱元件加工方法，以铜柱结构取代嵌入型铜或铝垫面取得较佳的导电及散热性功率元件，提高接触长期导通的可靠性。
本发明的目的可以通过以下技术方案实现：
一种用于晶圆生产中铜柱元件加工方法，在晶圆生产工艺过程步骤至钨化学气相淀积及钨化学机械研磨工艺之后，包括以下步骤：
S1以等离子体增强型化学气相沉积法工艺，在晶圆基板上沉积形成氮化硅层；
S2以低温化学气相沉积或是旋转涂布玻璃设备，在氮化硅层上沉积形成氧化硅层；
S3进行黄光工艺，在晶片基板上生成掩膜图案；
S4在氧化硅层和氮化硅层上进行纵向蚀刻，蚀刻深度为氧化硅层加氮化硅层厚度，蚀刻出铜柱镀沟槽；
S5以物理薄膜沉积溅射铜的种子层，种子层厚度为
以电化学镀铜工艺进行铜电镀形成铜电镀层，铜电镀层厚度大于铜柱厚度；
S6用化学机械研磨方法去除沟槽外的铜；
S7以湿法或干法电浆蚀刻氧化硅层，蚀刻止于氮化硅层，氧化硅对氮化硅蚀刻选择比大于20，露出铜柱；
S8以化学电镀方式形成铜柱的贵金属外壳包覆层；
S9用引线框架在贵金属外壳包覆层上焊接，所述引线框架和贵金属外壳包覆层的焊接接触面形成共熔合金接触层。
作为本发明的一种优选方案，在步骤S1中，还包括以低压力化学气相沉积法工艺，在晶圆基板上沉积形成氮化硅层。
作为本发明的一种优选方案，在步骤S1中，所述氮化硅层的厚度大于
作为本发明的一种优选方案，在步骤S2中，还包括使用旋转涂布玻璃设备在氮化硅层上沉积形成氧化硅层。
作为本发明的一种优选方案，在步骤S2中，所述氧化硅层的厚度为
作为本发明的一种优选方案，在步骤S4中，所述铜柱镀沟槽的深度为
作为本发明的一种优选方案，在步骤S4中，所述铜柱厚度为
作为本发明的一种优选方案，在步骤S8中，所述贵金属外壳包覆层包覆为镍、钯和金的组合。
作为本发明的一种优选方案，在步骤S9中，引线框架为铜夹框架。
本发明的有益效果：
以铜柱结构取代嵌入型铜或铝垫面取得较佳的导电及散热性功率元件，以铜柱结构取代嵌入型垫面提高接触长期导通的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为步骤S2完成后的示意图；
图2为步骤S4完成后的示意图；
图3为步骤S5完成后的示意图；
图4为步骤S6完成后的示意图；
图5为步骤S7完成后的示意图；
图6为步骤S8完成后的示意图；
图7为步骤S9完成后的示意图。
图中标号说明：1铜柱、2氧化硅层、3氧化硅层、4贵金属外壳包覆层、5引线框架、6钨柱、7晶圆基板
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图所示，一种用于晶圆生产中铜柱元件加工方法，在晶圆生产工艺过程步骤至钨化学气相淀积及钨化学机械研磨工艺之后，包括以下步骤：
S1以等离子体增强型化学气相沉积法(PECVD Plasma Enhanced Chemical VaporDeposition)工艺，在晶圆基板7上沉积形成氮化硅层3；
S2以低温化学气相沉积或是旋转涂布玻璃设备，在氮化硅层3上沉积形成氧化硅层2，如图1所示；
S3进行黄光工艺，在晶片基板上生成掩膜图案；
S4在氧化硅层2和氮化硅层3上进行纵向蚀刻，蚀刻深度为氧化硅层2加氮化硅层3厚度，蚀刻出铜柱1镀沟槽，如图2所示；
S5以物理薄膜沉积溅射铜的种子层，种子层厚度为
以电化学镀铜(ECP Electrode Chemical Plating)工艺进行铜电镀形成铜电镀层，铜电镀层厚度大于铜柱1厚度，如图3所示；
S6用化学机械研磨方法(CMP Chemical Mechanical Polishing)去除沟槽外的铜，如图4所示；
S7以湿法或干法电浆蚀刻氧化硅层2，蚀刻止于氮化硅层3，氧化硅对氮化硅蚀刻选择比大于20，露出铜柱1结构，刻蚀选择比指的是在同一刻蚀条件下一种材料与另一种材料相对刻蚀速率快慢，如图5所示；
S8以化学电镀方式形成铜柱1的贵金属外壳包覆层4，贵金属外壳包覆层4用于和外部导通的接触体共熔连接，如图6所示；
S9用引线框架5在贵金属外壳包覆层4上焊接，引线框架5和贵金属外壳包覆层4的焊接接触面形成共熔合金接触层，如图7所示，共熔合金接触层具有低电阻高导电性及高散热性，最终形成低电阻高导电及高散热性元件。
在步骤S1中，还包括以低压力化学气相沉积法(LPCVD-Low Pressure ChemicalVapor Deposition)工艺，在晶圆基板7上沉积形成氮化硅层3。
在步骤S1中，氮化硅层3的厚度大于
在步骤S2中，还包括使用旋转涂布玻璃设备在氮化硅层3上沉积形成氧化硅层2。
在步骤S2中，氧化硅层2的厚度为
在步骤S4中，铜柱1镀沟槽的深度为
在步骤S4中，铜柱1厚度为
在步骤S8中，贵金属外壳包覆层4包覆为镍(Ni)、钯(Pd)和金(Au)的组合。
在步骤S9中，引线框架5为铜夹框架(Cu Clip Lead Frame)。
完成步骤S1至S9，最终形成一种用于晶圆生产中铜柱元件，包括铜柱1、钨柱6、晶圆基板7和引线框架5，铜柱1下端固定连接在晶圆基板7上，钨柱6的上端固定连接在铜柱1的下端，铜柱1的侧面和顶面包覆有贵金属外壳包覆层4，引线框架5焊接在贵金属外壳包覆层4上，引线框架5和贵金属外壳包覆层4的焊接接触面形成共熔合金接触层。该铜柱元件是低电阻高导电及高散热性的元件。以铜柱结构取代现有技术中嵌入型铜或铝垫面，取得较佳的导电及散热性功率元件，以铜柱结构取代现有技术中嵌入型垫面，提高接触长期导通的可靠性。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (9)
1.一种用于晶圆生产中铜柱元件加工方法，在晶圆生产工艺过程步骤至钨化学气相淀积及钨化学机械研磨工艺之后，其特征在于：
包括以下步骤：
S1以等离子体增强型化学气相沉积法工艺，在晶圆基板(7)上沉积形成氮化硅层(3)；
S2以低温化学气相沉积或是旋转涂布玻璃设备，在氮化硅层(3)上沉积形成氧化硅层(2)；
S3进行黄光工艺，在晶片基板上生成掩膜图案；
S4在氧化硅层(2)和氮化硅层(3)上进行纵向蚀刻，蚀刻深度为氧化硅层(2)加氮化硅层(3)厚度，蚀刻出铜柱(1)镀沟槽；
S5以物理薄膜沉积溅射铜的种子层，种子层厚度为
以电化学镀铜工艺进行铜电镀形成铜电镀层，铜电镀层厚度大于铜柱(1)厚度；
S6用化学机械研磨方法去除沟槽外的铜；
S7以湿法或干法电浆蚀刻氧化硅层(2)，蚀刻止于氮化硅层(3)，氧化硅对氮化硅蚀刻选择比大于20，露出铜柱(1)；
S8以化学电镀方式形成铜柱(1)的贵金属外壳包覆层(4)；
S9用引线框架(5)在贵金属外壳包覆层(4)上焊接，所述引线框架(5)和贵金属外壳包覆层(4)的焊接接触面形成共熔合金接触层。
2.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S1中，还包括以低压力化学气相沉积法工艺，在晶圆基板(7)上沉积形成氮化硅层(3)。
3.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S1中，所述氮化硅层(3)的厚度大于
4.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S2中，还包括使用旋转涂布玻璃设备在氮化硅层(3)上沉积形成氧化硅层(2)。
5.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S2中，所述氧化硅层(2)的厚度为
6.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S4中，所述铜柱(1)镀沟槽的深度为
7.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S4中，所述铜柱(1)厚度为
8.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S8中，所述贵金属外壳包覆层(4)包覆为镍、钯和金的组合。
9.根据权利要求1所述的一种用于晶圆生产中铜柱元件加工方法，其特征在于：在步骤S9中，引线框架(5)为铜夹框架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010225671.3A CN111446174A (zh) | 2020-03-26 | 2020-03-26 | 一种用于晶圆生产中铜柱元件加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010225671.3A CN111446174A (zh) | 2020-03-26 | 2020-03-26 | 一种用于晶圆生产中铜柱元件加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111446174A true CN111446174A (zh) | 2020-07-24 |
Family
ID=71652531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010225671.3A Pending CN111446174A (zh) | 2020-03-26 | 2020-03-26 | 一种用于晶圆生产中铜柱元件加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111446174A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054790A (zh) * | 2009-10-29 | 2011-05-11 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| CN102064154A (zh) * | 2009-11-05 | 2011-05-18 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN104952783A (zh) * | 2014-03-31 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 |
| CN208819860U (zh) * | 2018-09-12 | 2019-05-03 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和半导体器件 |
-
2020
- 2020-03-26 CN CN202010225671.3A patent/CN111446174A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054790A (zh) * | 2009-10-29 | 2011-05-11 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| CN102064154A (zh) * | 2009-11-05 | 2011-05-18 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN104952783A (zh) * | 2014-03-31 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 |
| CN208819860U (zh) * | 2018-09-12 | 2019-05-03 | 长鑫存储技术有限公司 | 浅沟槽隔离结构和半导体器件 |
Non-Patent Citations (3)
| Title |
|---|
| 张亚非，段力编著: "《集成电路制造技术》", 31 October 2018, 上海交通大学出版社 * |
| 彭英才，赵新为，傅广生编著: "《硅基纳米光电子技术》", 30 April 2009, 河北大学出版社 * |
| 潘贵堂主编: "《英汉集成电路辞典》", 31 January 2000, 中国科学技术出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2873954B2 (ja) | チップサイズ半導体パッケージの製造方法 | |
| US7646058B2 (en) | Device configuration and method to manufacture trench MOSFET with solderable front metal | |
| CN102754203B (zh) | 在具有多层焊盘上金属化的接合焊盘及形成方法 | |
| JP2526007B2 (ja) | 半導体チップへの電気的相互接続を形成するための構造および方法 | |
| CN102165582B (zh) | 引线框基板及其制造方法以及半导体装置 | |
| JP2019106550A (ja) | 電極接続方法及び電極接続構造 | |
| CN106797105A (zh) | 半导体装置 | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| CN103632985A (zh) | 制造裸片的金属垫片结构的方法、裸片配置和芯片配置 | |
| US7553743B2 (en) | Wafer bonding method of system in package | |
| JP2008306196A (ja) | 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ | |
| CN1630039A (zh) | 选择性电镀半导体器件的输入/输出焊盘的方法 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| CN206961827U (zh) | 半导体封装以及用于半导体封装的夹片 | |
| JP4498652B2 (ja) | 無電解メッキ方法 | |
| CN111446174A (zh) | 一种用于晶圆生产中铜柱元件加工方法 | |
| CN106549000A (zh) | 半导体器件及其制造方法 | |
| JP4724355B2 (ja) | 半導体装置 | |
| US11398442B2 (en) | Bonding structure, package structure, and method for manufacturing package structure | |
| CN105980840B (zh) | 制造具有凸起接触的半导体器件的方法 | |
| CN111446178A (zh) | 一种聚酰亚胺结合铜柱元件的加工方法 | |
| JP2001274191A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN111446224A (zh) | 一种用于晶圆生产中铜柱元件 | |
| CN217983336U (zh) | 半导体装置 | |
| CN111653487B (zh) | 一种金属凸块的制备方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200724 |
|
| RJ01 | Rejection of invention patent application after publication |