TW201642362A - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201642362A
TW201642362A TW105115071A TW105115071A TW201642362A TW 201642362 A TW201642362 A TW 201642362A TW 105115071 A TW105115071 A TW 105115071A TW 105115071 A TW105115071 A TW 105115071A TW 201642362 A TW201642362 A TW 201642362A
Authority
TW
Taiwan
Prior art keywords
chip package
insulating layer
layer
conductive
wafer
Prior art date
Application number
TW105115071A
Other languages
English (en)
Other versions
TWI585870B (zh
Inventor
郭怡茵
黃銘傑
林錫堅
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201642362A publication Critical patent/TW201642362A/zh
Application granted granted Critical
Publication of TWI585870B publication Critical patent/TWI585870B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

一種晶片封裝體，包含一晶片、一絕緣層、一流動 材料絕緣層以及一導電層。晶片具有一導電墊，以及一側面與相對的一第一表面與一第二表面，側面位於第一表面與第二表面之間，導電墊位於第一表面下，並凸出於側面。絕緣層覆蓋第二表面與側面，而流動材料絕緣層位於絕緣層下，並具有一缺口暴露凸出於側面的導電墊。一導電層位於流動材料絕緣層下，並延伸至缺口中接觸導電墊。

Description

晶片封裝體及其製造方法
本發明是有關一種晶片封裝體及一種晶片封裝體的製造方法。
在各項電子產品要求多功能且外型尚須輕薄短小的需求之下，各項電子產品所對應的半導體晶片，不僅其尺寸微縮化，當中之佈線密度亦隨之提升，因此後續在製造半導體晶片封裝體的挑戰亦漸趨嚴峻。其中，晶圓級晶片封裝是半導體晶片封裝方式的一種，係指晶圓上所有晶片生產完成後，直接對整片晶圓上所有晶片進行封裝製程及測試，完成之後才切割製成單顆晶片封裝體的晶片封裝方式。
在半導體晶片尺寸微縮化、佈線密度提高的情形之下，晶片的絕緣性質是當今晶片封裝技術重要的研發方向之一，以防止產生錯誤的電性連接。近年來，環氧樹酯系材料因具有良好的絕緣性質、成本較低與製程簡單的特性而廣泛用於晶片封裝體的絕緣層。然而，環氧樹酯系材料具有流動性並易受重力影響而聚集，其將不利於形成均勻的絕緣層，而大幅降低晶片封裝體的良率。
因此，本發明提供一種晶片封裝體與其製備方法，以提升晶片封裝體內部線路間的絕緣性。
本發明之一態樣係提供一種晶片封裝體，包含一晶片、一絕緣層、一流動材料絕緣層以及一導電層。晶片具有一導電墊，以及一側面與相對的一第一表面與一第二表面，側面位於第一表面與第二表面之間，導電墊位於第一表面下，並凸出於側面。絕緣層覆蓋第二表面與側面，而流動材料絕緣層位於絕緣層下，並具有一缺口暴露凸出於側面的導電墊。一導電層位於流動材料絕緣層下，並延伸至缺口中接觸導電墊。
根據本發明一或多個實施方式，絕緣層之材質包含氧化物、氮化物、氮氧化物、或其組合。
根據本發明一或多個實施方式，絕緣層之材質包含氧化矽、氮化矽、氮氧化矽、或其組合。
根據本發明一或多個實施方式，流動材料絕緣層之材質包含環氧樹脂。
根據本發明一或多個實施方式，絕緣層之厚度介於0.5至1.5微米之間。
根據本發明一或多個實施方式，流動材料絕緣層在第二表面下的厚度介於20至25微米之間。
根據本發明一或多個實施方式，流動材料絕緣層在側面下的厚度介於6至10微米之間。
根據本發明一或多個實施方式，晶片封裝體更包含一保護層，位於該導電層下，並具有一開口暴露導電層。而一外部導電結構位於開口中，並接觸導電層。
根據本發明一或多個實施方式，其中晶片更包含一感測區，位於第一表面下。
根據本發明一或多個實施方式，晶片封裝體更包含一間隔層位於第一表面上，且環繞感測區，以及一透明基板位於間隔層上，且覆蓋感測區。
本發明之一態樣係提供一種晶片封裝體的製造方法，包含下列步驟。先提供一晶圓，晶圓包含一導電墊、以及相對之一第一表面與一第二表面，其中導電墊位於該第一表面下。接著移除部分晶圓，以形成一側面於第一表面與第二表面之間，且導電墊凸出於側面。再形成一絕緣層覆蓋第二表面與側面，以及一流動材料絕緣層覆蓋絕緣層與導電墊。之後形成一缺口於流動材料絕緣層中，以暴露凸出於側面的導電墊。最後形成一導電層於流動材料絕緣層下，且導電層延伸至缺口中接觸導電墊。
根據本發明一或多個實施方式，晶圓更包含一感測區，位於第一表面下。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一間隔層於第一表面上，並環繞感測區。接著形成一透明基板於間隔層上，以覆蓋感測區。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一保護層於導電層下，以及形成一開口於保護層中，以暴露導電層。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含形成一外部導電結構於開口中，以接觸導電層。
根據本發明一或多個實施方式，晶片封裝體的製造方法更包含下列步驟沿缺口切割保護層、導電層、間隔層與透明基板，以形成一晶片封裝體。
根據本發明一或多個實施方式，絕緣層係以化學氣相沉積法形成。
根據本發明一或多個實施方式，流動材料絕緣層係以塗佈、沉積或印刷的方式形成。
根據本發明一或多個實施方式，絕緣層之材質包含氧化物、氮化物、氮氧化物、或其組合。
根據本發明一或多個實施方式，絕緣層之材質包含氧化矽、氮化矽、氮氧化矽、或其組合。
根據本發明一或多個實施方式，流動材料絕緣層之材質包含環氧樹脂。
100‧‧‧晶片封裝體
110‧‧‧晶片
112‧‧‧導電墊
114‧‧‧感測區
115‧‧‧側面
116‧‧‧第一表面
117‧‧‧第二表面
120‧‧‧間隔層
130‧‧‧透明基板
140‧‧‧絕緣層
150‧‧‧流動材料絕緣層
152‧‧‧缺口
160‧‧‧導電層
170‧‧‧保護層
172‧‧‧開口
180‧‧‧外部導電結構
T1、T2、T3‧‧‧厚度
210-290‧‧‧步驟
300‧‧‧晶圓
310‧‧‧切割道
第1圖繪示根據本發明部分實施方式之一種晶片封裝體的剖面圖； 第2圖繪示根據本發明部分實施方式之晶片封裝體的製造方法流程圖；以及第3A-3H繪示第1圖的晶片封裝體在製程各個階段的剖面圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
第1圖繪示根據本發明部分實施方式之一種晶片封裝體100的剖面圖。如第1圖所示，一晶片封裝體100包含一晶片110、一間隔層120、一透明基板130、一絕緣層140、一流動材料絕緣層150、一導電層160、一保護層170與一外部導電結構180。晶片110具有導電墊112與感測區114，以及一側面115與相對的第一表面116與第二表面117，其中側面115位於第一表面116與第二表面117之間，並連接第二表面117與導電墊112。導電墊112與感測區114位於第一表面116下，且導電墊112凸出於晶片110的側面115。在本發明之部分實施例中，感測區114位於兩個導電墊112之間，並電性連接至此些導電墊112。在本發明之部分實施方式中，晶片110中具有半導體元件、內層介電層(ILD)、內金屬介電層(IMD)、鈍化層(passivation layer)與內連金屬結構，其中導電墊112可為內連金屬結構中的其中一層金屬層。
間隔層120位於第一表面116上，並且環繞感測區114。透明基板130位於間隔層120上，並覆蓋感測區114。透明基板130可使光線通過，而間隔層120使透明基板130與感測區114間維持一間距，並與透明基板130共同構成一凹穴，以保護感測區114。藉此，當光線通過透明基板130到達感測區114後，可有效率的將入射的光訊號轉換為數位訊號。在本發明之部分實施例中，間隔層120與第一表面116之間更具有一黏著層，以使間隔層120黏著至第一表面116上。
絕緣層140覆蓋第二表面117，且延伸覆蓋側面115，而流動材料絕緣層150位於絕緣層140下，並具有一缺口 152暴露凸出於側面115的導電墊112。由於流動材料絕緣層150在未固化前具有流動性，使其易受重力影響而不易控制均勻程度。舉例來說，流動材料絕緣層150在側面115下的厚度T1若過薄，會使得導電層160與晶片110之間的距離過近。此將使得晶片110的絕緣性變差，更有漏電流的疑慮產生。然而，若調控製程使流動材料絕緣層150在側面115具有足夠的厚度T1，此時流動材料絕緣層150在第二表面117下的厚度T2將會相對增加，側面115的厚度T1可介於例如6-10微米之間。在晶片封裝體100進行反覆的升降溫測試時，過厚的流動材料絕緣層150易因熱漲冷縮而崩裂，連帶的使導電層160產生斷線。在本發明之部分實施例中，流動材料絕緣層150在第二表面117與側面115之間的轉角119處具有最低的厚度T1。
為解決上述之問題，絕緣層140夾設於晶片110與流動材料絕緣層150之間，並具有厚度T3。絕緣層140的材質選用低介電常數(low-k)材料，其結構緻密且性質穩定而使晶片110具有良好的絕緣性質。此外，絕緣層140不具流動性，因而能均勻的覆蓋第二表面117與側面115。即使流動材料絕緣層150在側面115下的厚度T1過薄使得導電層160與晶片110之間的距離過近，絕緣層140仍讓晶片110維持良好的絕緣性質，使其不會與導電層160接觸而產生錯誤的電性連接。另一方面，由於不需增加流動材料的使用量，流動材料絕緣層150在第二表面下更維持良好的厚度T2，使導電層160在升降溫測試時不會斷線。值得注意的是，絕緣層140的厚度T3過低時晶片110的絕緣性質不佳，而厚度T3過高時又會不利後續形成導 電層160。在本發明之部分實施例中，絕緣層140的厚度T3介於0.5至1.5微米之間，較佳為1微米。在本發明之部分實施例中，流動材料絕緣層150在側面115下的厚度T1介於6至10微米之間，而流動材料絕緣層150在第二表面下的厚度T2介於20至25微米之間。
在本發明之其他部分實施例中，絕緣層140之材質包含氧化物、氮化物、氮氧化物、或其組合，其中氧化物為氧化矽、氮化物為氮化矽、而氮氧化物為氮氧化矽，但不以此為限。在本發明之其他部分實施例中，流動材料絕緣層150之材質包含環氧樹脂，例如：感光性環氧樹脂。
此外，流動材料絕緣層150更具有一缺口152暴露凸出於側面115的導電墊112，此缺口152更延伸至間隔層120中。導電層160位於流動材料絕緣層150下，並延伸至缺口152中以接觸導電墊160。保護層170位於導電層160下並覆蓋導電層160，且保護層170具有一開口172暴露導電層160。外部導電結構180則位於此開口172中，並接觸導電層160。藉此，外部導電連結180藉由導電層160與導電墊112電性連接至感測區114，以將感測區114之訊號傳送至外部裝置，例如：印刷電路板。在本發明之部分實施例中，導電層160的材質包含鋁、銅、鎳、或任何合適的導電材料，保護層170的材質包含環氧樹脂，例如：感光性環氧樹脂，而外部導電連結180為焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。
請接著參閱第2圖，第2圖繪示根據本發明部分實施方式之晶片封裝體的製造方法流程圖。並同時參閱第3A-3H圖以進一步理解晶片封裝體的製造方法，第3A-3H繪示第1圖的晶片封裝體在製程各個階段的剖面圖。
請先參閱步驟210與第3A圖，提供一晶圓300，晶圓300包含一導電墊112，以及相對的第一表面116與第二表面117，其中導電墊位於第一表面116下。晶圓300上具有複數個晶片區，在後續製程中會切割此些晶片區以形成複數個晶片封裝體100。在本發明之部分實施例中，晶圓300中具有半導體元件、內層介電層(ILD)、內金屬介電層(IMD)、鈍化層(passivation layer)與內連金屬結構，其中導電墊112可為內連金屬結構的其中一層金屬層。在本發明之其他部分實施例中，晶圓300更包含感測區114位於兩個導電墊112之間，並電性連接至此些導電墊114。繼續參閱步驟220與第3A圖，形成一間隔層120於第一表面116上，並環繞感測區114，接著形成一透明基板130於間隔層120上，以覆蓋感測區114。
請繼續參閱步驟230與第3B圖，移除部分晶圓300，以形成側面115於第一表面116與第二表面117之間，且導電墊112凸出於側面115。在此步驟中，可利用微影蝕刻的方式移除部分的晶圓300，以形成一開口118於晶圓300中以暴露導電墊112。更清楚的說，形成開口118使晶圓300具有連接導電墊112與第二表面117的側面115，而部分的導電墊112凸出於側面115並暴露於開口118中。
接著請參閱步驟240與第3C圖，形成絕緣層140覆蓋第二表面117與側面115。在此步驟中，係以化學氣相沉積法(chemical vapor deposition,CVD)沉積低介電常數材料至第二表面117與側面115下，以形成絕緣層140。且絕緣層140不受重力影響而具有均勻的厚度T3。在本發明之部分實施例中，絕緣層140的厚度T3介於0.5至1.5微米之間，較佳為1微米。
請繼續參閱步驟250與第3D圖，形成一流動材料絕緣層150覆蓋絕緣層140與導電墊112。在此步驟中，係以塗佈、沉積或印刷的方式形成流動材料絕緣層150於第二表面117下與開口118中，並覆蓋暴露於開口118中的間隔層120與導電墊112。值得注意的是，流動材料絕緣層150在未固化前具有流動性，因此覆蓋側面115的流動材料絕緣層150受重力影響而流往開口118的底部，使流動材料絕緣層150在側面115下的厚度T1小於在第二表面117下的厚度T2。但覆蓋側面115的絕緣層140仍讓晶圓300維持良好的絕緣性質。在本發明之部分實施例中，流動材料絕緣層150在第二表面117與側面115之間的轉角119處具有最低的厚度T1。在本發明之其他部分實施例中，流動材料絕緣層150之材質包含環氧樹脂，例如：感光性環氧樹脂，因此更需進行曝光以交聯固化流動材料絕緣層150。
請繼續參閱步驟260與第3E圖，形成一缺口152於流動材料絕緣層150中，以暴露凸出於側面115的導電墊112。在此步驟中，係使用刀具切除部分的流動材料絕緣層 150、部分的導電墊112與部分的間隔層120，以形成缺口152暴露凸出於側面115的導電墊112。
請接著參閱步驟270與第3F圖，形成一導電層160於流動材料絕緣層150下，且導電層160延伸至缺口152中接觸導電墊112。可利用例如是濺鍍、蒸鍍、電鍍或無電鍍的方式來沉積導電材料以形成導電層160。如前所述，雖流動材料絕緣層150在側面115下的厚度T1過薄，使導電層160與晶片110的側面115之間距離過近，但絕緣層140仍能提供良好的絕緣性以防止漏電流的產生。此外，因直接使用刀具切割形成暴露導電墊112的缺口152，更節省了使用曝光顯影移除流動材料絕緣層150的所需成本。在本發明之部分實施例中，導電層160的材質例如可以採用鋁(aluminum)、銅(copper)、鎳(nickel)或其他合適的導電材料。
請接著參閱步驟280與第3G圖，形成一保護層170於導電層160下，並形成開口172於保護層170中以暴露導電層160。可藉由刷塗環氧樹脂系的材料於導電層160下，以形成保護層170。接著，再圖案化保護層170以形成開口172，使部分的導電層160於保護層170的開口172中暴露出來。在本實施例中，此保護層170之材質為感光性環氧樹脂，因此可直接以微影蝕刻方式來圖案化保護層170以形成開口，而不需使用光阻層即可定義保護層170的圖案。在本發明之部分實施例中，保護層170之材質同於流動材料絕緣層150之材質，但並不以此為限。
最後請參閱步驟290，並請參閱第3H圖，形成一外部導電連結180於開口中，並沿缺口152切割晶圓300，以形成一晶片封裝體。外部導電連結180為焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。在形成外部導電連結180後，沿著缺口152中的切割道310切割保護層170、導電層160、間隔層120與透明基板130，以分離晶圓300上個多個晶片區，形成獨立的晶片封裝體。在本實施例中，切割道310係位於缺口152中。
與習知技術相較，本發明之晶片封裝體具有絕緣層夾設於晶片與流動絕緣材料層之間。絕緣層使晶片具有良好的絕緣性質，以避免導電層與晶片接觸而產生錯誤的電性連接。此外，本發明不需增加流動材料絕緣層的厚度即能提升晶片的絕緣性質。據此，晶片封裝體在進行升降溫測試時，不會因過厚的流動材料絕緣層崩裂而連帶的使導電層產生斷線，而大幅降低晶片封裝體的良率與可靠度。另一方面，晶片封裝體在切割製程前，係以晶圓尺寸(wafer level)的製程製作，因此製作的成本較習知打線製程低。另一方面，在切割製程後的晶片封裝體為晶片尺寸封裝(CSP)，對於微小化設計有所助益。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片封裝體
110‧‧‧晶片
112‧‧‧導電墊
114‧‧‧感測區
115‧‧‧側面
116‧‧‧第一表面
117‧‧‧第二表面
119‧‧‧轉角
120‧‧‧間隔層
130‧‧‧透明基板
140‧‧‧絕緣層
150‧‧‧流動材料絕緣層
152‧‧‧缺口
160‧‧‧導電層
170‧‧‧保護層
172‧‧‧開口
180‧‧‧外部導電結構
T1、T2、T3‧‧‧厚度

Claims (21)

  1. 一種晶片封裝體，包含：一晶片，具有一導電墊，以及一側面與相對的一第一表面與一第二表面，該側面位於該第一表面與該第二表面之間，該導電墊位於該第一表面下，並凸出於該側面；一絕緣層，覆蓋該第二表面與該側面；一流動材料絕緣層，位於該絕緣層下，且該流動材料絕緣層具有一缺口暴露凸出於該側面的該導電墊；以及一導電層，位於該流動材料絕緣層下，並延伸至該缺口中接觸該導電墊。
  2. 如請求項1所述之晶片封裝體，其中該絕緣層之材質包含氧化物、氮化物、氮氧化物、或其組合。
  3. 如請求項2所述之晶片封裝體，其中該絕緣層之材質包含氧化矽、氮化矽、氮氧化矽、或其組合。
  4. 如請求項1所述之晶片封裝體，其中該流動材料絕緣層之材質包含環氧樹脂。
  5. 如請求項1所述之晶片封裝體，其中該絕緣層之厚度介於0.5至1.5微米之間。
  6. 如請求項1所述之晶片封裝體，其中該流動材料絕緣層在該第二表面下的厚度介於20至25微米之間。
  7. 如請求項1所述之晶片封裝體，其中該流動材料絕緣層在該側面下的厚度介於6至10微米之間。
  8. 如請求項1所述之晶片封裝體，更包含：一保護層，位於該導電層下，並具有一開口暴露該導電層；以及一外部導電結構位於該開口中，並接觸該導電層。
  9. 如請求項8所述之晶片封裝體，其中該晶片更包含：一感測區，位於該第一表面下。
  10. 如請求項9所述之晶片封裝體，更包含：一間隔層，位於該第一表面上，且環繞該感測區；以及一透明基板，位於該間隔層上，且覆蓋該感測區。
  11. 一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓包含一導電墊、以及相對之一第一表面與一第二表面，其中該導電墊位於該第一表面下；移除部分該晶圓，以形成一側面於該第一表面與該第二表面之間，且該導電墊凸出於該側面；形成一絕緣層覆蓋該第二表面與該側面；形成一流動材料絕緣層覆蓋該絕緣層與該導電墊； 形成一缺口於該流動材料絕緣層中，以暴露凸出於該側面的該導電墊；以及形成一導電層於該流動材料絕緣層下，且該導電層延伸至該缺口中接觸該導電墊。
  12. 如請求項11所述之晶片封裝體的製造方法，其中該晶圓更包含：一感測區，位於該第一表面下。
  13. 如請求項12所述之晶片封裝體的製造方法，更包含：形成一間隔層於該第一表面上，並環繞該感測區；以及形成一透明基板於該間隔層上，以覆蓋該感測區。
  14. 如請求項13所述之晶片封裝體的製造方法，更包含：形成一保護層於該導電層下；以及形成一開口於該保護層中，以暴露該導電層。
  15. 如請求項14所述之晶片封裝體的製造方法，更包含：形成一外部導電結構於該開口中，以接觸該導電層。
  16. 如請求項15所述之晶片封裝體的製造方法，更包含： 沿該缺口切割該保護層、該導電層、該間隔層與該透明基板，以形成一晶片封裝體。
  17. 如請求項11所述之晶片封裝體的製造方法，其中該絕緣層係以化學氣相沉積法形成。
  18. 如請求項11所述之晶片封裝體的製造方法，其中該流動材料絕緣層係以塗佈、沉積或印刷的方式形成。
  19. 如請求項11所述之晶片封裝體的製造方法，其中該絕緣層之材質包含氧化物、氮化物、氮氧化物、或其組合。
  20. 如請求項19所述之晶片封裝體的製造方法，其中該絕緣層之材質包含氧化矽、氮化矽、氮氧化矽、或其組合。
  21. 如請求項11所述之晶片封裝體的製造方法，其中該流動材料絕緣層之材質包含環氧樹脂。
TW105115071A 2015-05-20 2016-05-16 晶片封裝體及其製造方法 TWI585870B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562164218P 2015-05-20 2015-05-20

Publications (2)

Publication Number Publication Date
TW201642362A true TW201642362A (zh) 2016-12-01
TWI585870B TWI585870B (zh) 2017-06-01

Family

ID=57325737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115071A TWI585870B (zh) 2015-05-20 2016-05-16 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9799778B2 (zh)
CN (1) CN106169454A (zh)
TW (1) TWI585870B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US10665523B2 (en) 2018-07-17 2020-05-26 Advance Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package, and method for forming the same
TWI727870B (zh) * 2019-07-29 2021-05-11 精材科技股份有限公司 晶片結構及其製造方法
CN111354685B (zh) * 2020-03-17 2022-02-01 深圳汉德霍尔科技有限公司 一种指纹识别装置及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
TWI256146B (en) * 2005-07-21 2006-06-01 Siliconware Precision Industries Co Ltd Sensor semiconductor device and fabrication method thereof
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8575018B2 (en) * 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7394152B2 (en) * 2006-11-13 2008-07-01 China Wafer Level Csp Ltd. Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
US8772919B2 (en) * 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
US8351219B2 (en) * 2009-09-03 2013-01-08 Visera Technologies Company Limited Electronic assembly for an image sensing device
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
US8564123B2 (en) * 2010-01-21 2013-10-22 Ching-Yu Ni Chip package and fabrication method thereof
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
CN102592982B (zh) * 2011-01-17 2017-05-03 精材科技股份有限公司 晶片封装体的形成方法
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
US8872196B2 (en) * 2011-12-19 2014-10-28 Xintec Inc. Chip package
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
US10388541B2 (en) * 2015-04-20 2019-08-20 Xintec Inc. Wafer coating system and method of manufacturing chip package
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
TWI585870B (zh) 2017-06-01
US20160343882A1 (en) 2016-11-24
US9799778B2 (en) 2017-10-24
CN106169454A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
US10840231B2 (en) Semiconductor device and method of manufacturing
TWI629759B (zh) 晶片封裝體及其製造方法
US10128129B2 (en) Method of manufacturing semiconductor device
CN106898596A (zh) 半导体结构及其制造方法
TWI600125B (zh) 晶片封裝體及其製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI585870B (zh) 晶片封裝體及其製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
CN106971997A (zh) 半导体结构及其制造方法
TWI550737B (zh) 晶片封裝體及其製造方法
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
TW201644016A (zh) 晶片封裝體與其製備方法
TWI591764B (zh) 晶片封裝體及其製造方法
TWI588954B (zh) 晶片封裝體及其製造方法
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
TWI630712B (zh) 晶片封裝體及其製造方法
US20110204487A1 (en) Semiconductor device and electronic apparatus
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20100004332A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2006210802A (ja) 半導体装置
JP2004273561A (ja) 半導体装置及びその製造方法
US20220320028A1 (en) Semiconductor packaging structure, method, device and electronic product
JP2004281980A (ja) 半導体装置及びその製造方法