JP7164653B2 - チップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープ - Google Patents

Description

本発明は、チップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープに関する。

サンプリングオシロスコープは、被測定信号の波形を測定する装置であり、測定装置として周波数応答特性が直流から数十ＧＨｚ（例えば８０ＧＨｚ）までの広帯域にてフラットなことが要求されてきている。このため、サンプリングオシロスコープにおいて、被測定信号をサンプリングするサンプラ回路も、広帯域でフラットな周波数応答特性を有することが要求される。広帯域で良好な周波数応答特性を得るためには、例えば、パッケージ化されていないベアチップＩＣが用いられ、ベアチップＩＣの回路基板への実装では、ボンディングワイヤが不要なフリップチップ実装が行われている。

フリップチップ実装では、金属バンプを介してベアチップＩＣの電極パッドと回路基板の電極端子とを接続するために、ベアチップＩＣをコレットで吸引し熱や超音波振動を加えながら回路基板上に押し当てて金属バンプと電極端子を接合させる（例えば、特許文献１参照）。

特許文献１には、半導体チップと基板とを接着する熱収縮性の接着剤の厚さを薄くするために、基板上にダミーパッドを設けて半導体チップの平行度を保持することが記載されている。

特開２００６－２５２０５０号公報

特許文献１に記載の従来の技術は、十数ＭＨｚの周波数帯で通信を行うＩＣカードモジュールにチップをフリップチップ実装するものであり、熱収縮性の接着剤の厚さを薄くすることを目的に、基板にダミーパッドを設けチップを基板上に平行に保持している。

しかし、特許文献１では、数十ＧＨｚの高周波信号を扱う際に問題となるインピーダンス不整合及びインピーダンス不整合に起因する周波数応答特性の悪化については、何ら考慮されていなかった。例えば、数十ＧＨｚの高周波帯域では、配線長や配線形状に影響する、基板に対するベアチップの平行度が、より高い精度で要求される。

ベアチップと基板との高精度の平行度が保てなくなると、ベアチップＩＣの電極パッドと基板の電極端子間の高さにばらつきやバンプ形状のばらつきが生じ、設計通りの高さとならずにＲＦ的にはインピーダンス不整合を生じる問題がある。例えば直流から数十ＧＨｚまでの広帯域で用いられるサンプラ回路では、広帯域にわたって要求される良好な反射特性を満たせなくなる問題があり、ひいてはサンプリングオシロスコープに適用すれば良好なアナログ帯域が得られないなどの問題がある。

本発明は、従来の課題を解決するためになされたものであり、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現可能なチップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープを提供することを目的とする。

本発明のチップ実装構造は、基板（６０）と、前記基板と向き合う面に回路と該回路に接続された電極パッドと前記回路に接続されないダミーパッドとが形成されたベアチップ（１０）と、前記電極パッド及び前記ダミーパッドにそれぞれ設けられ、前記基板に接合されたバンプ（５０）と、を備え、前記電極パッド及び前記ダミーパッドが前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の中心線（７０）に対して線対称となるように配置され、前記電極パッドは、差動信号を構成する正相信号及び逆相信号をそれぞれ入力又は出力する正相電極パッド及び逆相電極パッドを含み、前記正相電極パッド及び前記逆相電極パッドが、前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の前記中心線に対して線対称となるように形成されていることを特徴とする。

上述のように、本発明のチップ実装構造において、電極パッド及びダミーパッドがベアチップの一面である回路面における少なくとも１本の中心線（ｘ軸又はｙ軸）に対して線対称となるように配置されている。この構成により、ベアチップと基板が、バンプを介して対称的な位置にて接合されるので、バンプの高さや形状のばらつきが低減できるとともに、ベアチップと基板とを高精度に平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。
また、本発明のチップ実装構造は、ベアチップと基板との平行度の高精度化だけでなく、差動信号を入出力する正相電極パッド及び逆相電極パッドの対称性により広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明のチップ実装構造において、前記電極パッド及び前記ダミーパッドが、前記ベアチップの前記面において前記中心線と直交する別の中心線（７１）に対して線対称となるように配置された構成であってもよい。

この構成により、本発明のチップ実装構造は、ベアチップと基板が、バンプを介してより対称的な位置にて接合されるので、バンプの高さや形状のばらつきが低減できるとともに、ベアチップと基板とをより高精度に平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明のチップ実装構造において、前記ダミーパッドは、前記電極パッド及び前記ダミーパッドのうち前記ベアチップの一端縁に沿って一列に配置されている電極パッド及びダミーパッドが互いに等間隔となるように配置された構成であってもよい。

この構成により、本発明のチップ実装構造は、ベアチップと基板が、バンプを介して対称的でかつ均等な位置にて接合されるので、バンプの高さや形状のばらつきが低減できるとともに、ベアチップと基板とをより高精度に平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明のチップ実装構造において、前記回路は、前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の前記中心線に対して線対称となるように形成された構成であってもよい。

この構成により、本発明のチップ実装構造は、ベアチップと基板との平行度の高精度化だけでなく、回路自体の対称性により広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明のチップ実装構造において、前記電極パッドは、高周波信号を入力又は出力するＲＦ電極パッドを含み、前記基板は、前記ベアチップに向き合う面にコプレーナ線路が形成され、前記ＲＦ電極パッドは、前記バンプを介して前記コプレーナ線路に接続された構成であってもよい。

この構成により、本発明のチップ実装構造は、ベアチップのＲＦ電極と基板に形成されたコプレーナ線路とが接続されるので、高周波帯域において周波数応答特性を劣化させることなく、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明のサンプリングオシロスコープは、被測定信号をサンプリングするサンプラ回路を備え、前記サンプラ回路が、上記いずれかに記載のチップ実装構造を有することを特徴とする。

上記のチップ実装構造は、ベアチップと基板との高精度の平行度を実現し、広帯域にわたって伝送線路のインピーダンスの整合をとり、広帯域でフラットな周波数応答特性を得ることができる。本発明のサンプリングオシロスコープは、このようなチップ実装構造がサンプラ回路に用いられるので、サンプラ回路の周波数応答特性が広帯域でフラットなものとなり、これにより、広帯域サンプリングオシロスコープが実現できる。

本発明のチップ実装方法は、基板（６０）を用意し、前記基板と向き合う面に回路と該回路に接続された電極パッドと前記回路に接続されないダミーパッドとが形成されたベアチップ（１０）を用意し、前記基板に接合されるバンプ（５０）を前記ベアチップの前記電極パッド及び前記ダミーパッドにそれぞれ設け、前記ベアチップを前記基板にフリップチップ実装する、ことを含み、前記電極パッド及び前記ダミーパッドが前記ベアチップの前記一面における少なくとも１本の中心線に対して線対称となるように配置されていることを特徴とする。

上述のように、ベアチップを用意するステップにより用意されるベアチップにおいて、電極パッド及びダミーパッドが、ベアチップの一面である回路面における少なくとも１本の中心線（ｘ軸又はｙ軸）に対して線対称となるように配置されている。この構成により、フリップチップ実装するステップにおいて、ベアチップと基板が、バンプを介して対称的な位置にて接合されるので、バンプの高さや形状のばらつきが低減できるとともに、基板に対しベアチップを高い精度で平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

本発明によれば、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できるチップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープを提供することができる。

本発明の第１の実施形態に係るベアチップの概略構成を示す平面図である。 図１のベアチップの部分拡大図である。 図１のベアチップが基板に実装されているチップ実装構造を示す断面図である。 本発明の第１の実施形態に係るチップ実装方法の概略を示すフローチャートである。 本発明の第１の実施形態に係るサンプリングオシロスコープの概略構成を示す図である。 本発明の第２の実施形態に係るベアチップの概略構成を示す平面図である。

［第１の実施形態］
本発明の第１の実施形態について図面を参照して説明する。

図３は、ベアチップ１０が基板６０に実装されているチップ実装構造１を示す断面図である。図３に示すように、本実施形態に係るチップ実装構造１は、基板６０と、ベアチップ１０と、バンプ５０とを備えている。

（ベアチップ）
まず、ベアチップ１０について説明する。

図１は、本実施形態に係るベアチップ１０の概略構成を示す平面図であり、図２は、図１の部分拡大図である。図１のベアチップ１０は、例としてサンプリングオシロスコープのサンプラ回路に適用されるチップ構成としているが、これに限定されるものではない。

図１及び図２に示すように、ベアチップ１０は、半導体からなるチップ本体１１と、基板６０と向き合うチップ面１２に形成された回路１４と、を備えている。ベアチップ１０は、回路１４の他にも、回路１４に接続された電極パッド２０と、回路１４に接続されない孤立したダミーパッド３０とが、チップ面１２に形成されている。具体的には、総称である電極パッド２０として、ＲＦ電極パッド２１、終端抵抗パッド２２、正相ＩＦ（Intermediate Frequency）パッド２３、逆相ＩＦパッド２４、正相ストローブパッド２５、逆相ストローブパッド２６が設けられている。総称であるダミーパッド３０として、正相ＩＦパッド２３に対向して配置されたダミーパッド３１と、逆相ＩＦパッド２４に対応して配置されたダミーパッド３２とが設けられている。ベアチップ１０の大きさは、例えば１．５ｍｍ×０．５ｍｍである。図１では、ウェハをカットする際のダイシング削り代４７も示されている。

回路１４は、Ｙ軸方向に沿って直列に接続された２つのダイオード１５、１６を含む。２つのダイオード１５、１６が接続されている接続部と、ＲＦ電極パッド２１から終端抵抗パッド２２までＸ軸方向に延在する配線パターン４０とが交差し、交差部で両者が接続されている。ＲＦ電極パッド２１は、例えば、基板６０に設けられた受信回路に接続される。終端抵抗パッド２２は、例えば、基板６０に設けられた終端抵抗に接続される。基板６０の受信回路で受信されたＲＦ（Radio Frequency）の被測定信号は、ＲＦ電極パッド２１から入力されダイオード１５、１６に送られる。

正相ストローブパッド２５とダイオード１５は、コンデンサ１７ａを介して配線パターン４１により接続されている。逆相ストローブパッド２６とダイオード１６は、コンデンサ１７ｂを介して配線パターン４２により接続されている。短パルスの正相ストローブ信号は、正相ストローブパッド２５からダイオード１５に送られ、短パルスの逆相ストローブ信号は、逆相ストローブパッド２６からダイオード１６に送られる。

正相ＩＦパッド２３とダイオード１５は、抵抗１８ａを介して配線パターン４３により接続されている。逆相ＩＦパッド２４とダイオード１６は、抵抗１８ｂを介して配線パターン４４により接続されている。正相の中間周波数信号は、正相ＩＦパッド２３から出力され、逆相の中間周波数信号は、逆相ＩＦパッド２４から出力される。

図１に示すように、平面視で矩形のベアチップ１０の中心８０を通り、短手方向に平行なＸ軸と、Ｘ軸に直交し長手方向に平行なＹ軸とを想定する。Ｘ軸とＹ軸は、ベアチップ１０のチップ面１２の中心８０を通る「中心線」である。

電極パッド２０及びダミーパッド３０は、ベアチップ１０のチップ面１２の中心を通りかつチップ面１２に平行な中心線であるＸ軸７０に対して線対称（Ｘ軸対称）となるように配置されている。

また、電極パッド２０及びダミーパッド３０は、ベアチップ１０のチップ面１２におけるＸ軸７０と直交する別の中心線であるＹ軸７１に対して線対称（Ｙ軸対称）となるように配置されている。

ダミーパッド３０は、電極パッド２０及びダミーパッド３０がベアチップ１０のチップ面１２においてＸ軸とＹ軸のうち少なくとも一方の軸に対して軸対称となるように配置するようにしてもよい。

この構成により、ベアチップ１０と基板６０が、バンプ５０を介して対称的な位置にて接合されるので、バンプ５０の高さや形状のばらつきが低減できるとともに、ベアチップ１０を基板６０に対して高い精度で平行に配置することができる。

ダミーパッド３０は、電極パッド２０及びダミーパッド３０のうちベアチップ１０の一端縁１１ａ、１１ｂに沿って一列に配置されている電極パッド２０及びダミーパッド３０が互いに等間隔となるように配置されている。具体的には、ベアチップ１０の長手方向（Ｙ軸方向）に延在する端縁１１ａに沿って配置されたＲＦ電極パッド２１とダミーパッド３１、３２は、互いに等間隔となるように配置されている。また、ベアチップ１０の長手方向に延在する端縁１１ｂに沿って配置された正相ＩＦパッド２３、終端抵抗パッド２２、及び逆相ＩＦパッド２４は、互いに等間隔となるように配置されている。

この構成により、ベアチップ１０と基板６０が、バンプ５０を介して対称的でかつ均等な位置にて接合されるので、フリップチップ実装時に加圧されたときバンプ５０の高さや形状のばらつきが生じるのを抑制でき、ベアチップ１０を基板６０に対してより高い精度で平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

図１に示すように、回路１４は、ベアチップ１０のチップ面１２における中心線であるＸ軸に対して線対称となるように形成されている。この構成により、ベアチップ１０と基板６０との平行度の高精度化だけでなく、回路１４自体の対称性により広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

電極パッド２０は、差動信号を構成する正相信号及び逆相信号をそれぞれ入力又は出力する正相電極パッド及び逆相電極パッドを含み、正相電極パッド及び逆相電極パッドが、ベアチップ１０のチップ面１２の中心線であるＸ軸に対して線対称となるように形成されている。具体的には、正相ストローブパッド２５と逆相ストローブパッド２６は、Ｘ軸に対して線対称となるように形成されている。また、正相ＩＦパッド２３と逆相ＩＦパッド２４は、Ｘ軸に対して線対称となるように形成されている。

この構成により、ベアチップ１０と基板６０との平行度の高精度化だけでなく、差動信号を入出力する正相電極パッド及び逆相電極パッドの対称性により広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

（バンプ）
バンプ５０は、ベアチップのチップ面１２に形成された電極パッド２０及びダミーパッド３０にそれぞれ設けられた突起状の金属電極であり、材質は例えば金、はんだ等である。バンプ５０は、フリップチップ実装により、基板６０の電極端子６２、６３に接合されている。基板６０からベアチップ１０のチップ面１２までの高さは、例えば６０μｍ程度である。

（基板）
基板６０は、例えば薄膜基板であり、ベアチップ１０と向かい合う基材６１の一面には、複数の電極端子６２、６３及び必要に応じて伝送路や回路が形成されている。具体的には、電極端子６２は、ベアチップ１０のチップ面１２の電極パッド２０に対向する位置に配置され、電極端子６３は、ベアチップ１０のチップ面１２のダミーパッド３０に対向する位置に配置されている。電極端子６３は、伝送線路や回路に接続されず、孤立して形成される。

基板６０は、ベアチップ１０に向き合う面に伝送路としてコプレーナ線路が形成されていてもよい。この場合、ベアチップ１０のチップ面１２に形成された、高周波信号を入力又は出力するＲＦ電極パッド２１が、バンプ５０を介して基板６０のコプレーナ線路に接続されるようにしてもよい。この構成により、ベアチップ１０のＲＦ電極パッド２１と基板６０に形成されたコプレーナ線路とが接続されるので、高周波帯域において周波数応答特性を劣化させることなく、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

（チップ実装方法）
次に、本実施形態に係るチップ実装方法について説明する。

図４は、チップ実装方法の概略を示すフローチャートである。図４に示すように、ベアチップ１０のチップ面１２と向き合う面に、電極端子６２、６３、伝送路、回路等が形成された基板６０（例えば薄膜基板）を用意する（ステップＳ１）。

チップ面１２上に電極パッド２０及びダミーパッド３０がＸ軸及びＹ軸に対して線対称に配置されたベアチップ１０を用意する（ステップＳ２）。

次いで、基板６０の電極端子６２、６３に接合されるバンプ５０を、例えば超音波振動を加えつつ、ベアチップ１０の電極パッド２０及びダミーパッド３０にそれぞれ設ける（ステップＳ３）。

次いで、ベアチップ１０の回路１４等の形成されていない裏面１３をコレットで吸着して保持し、例えば熱あるいは超音波振動を与えつつ、基板６０に押し付けてバンプ５０と基板６０の電極端子６２、６３とを接合する、いわゆるフリップチップ実装を行う（ステップＳ４）。

（サンプリングオシロスコープ）
次に、サンプリングオシロスコープについて説明する。

サンプリングオシロスコープ１００は、広帯域・低雑音の特徴を有し、測定対象物（ＤＵＴ（Device Under Test））２００から送信された被測定信号の波形表示を行うものである。図５に示すように、サンプリングオシロスコープ１００は、トリガ生成部１１０、サンプラ１２０、Ａ／Ｄ変換部１３０、表示部１４０、及び制御部１５０を備えている。

トリガ生成部１１０は、サンプラ１２０が動作するサンプリングタイミングとして用いられるストローブ信号を生成するようになっている。例えばステップリカバリダイオードや高速動作するトランジスタ回路が使用され、高速短パルスのストローブ信号を生成する。

サンプラ１２０は、トリガ生成部１１０にて生成されるストローブ信号をサンプリングタイミングとして例えば数百ｋＨｚ～数十ＭＨｚでスイッチング動作（閉状態：例えば数ｐｓ～数十ｐｓ）し、外部から入力される被測定信号をサンプリングする（等価時間サンプリング：ランダムサンプリング、シーケンシャルサンプリング）。

Ａ／Ｄ変換部１３０は、サンプラ１２０にてサンプリングされたアナログ出力によるデータをデジタルのデータに変換する。

表示部１４０は、例えば液晶表示器などで構成され、制御部１５０の制御により、被測定信号の波形や統計処理された測定結果などを表示する。

制御部１５０は、高い周波数で繰り返す波形を観測するため、トリガ生成部１１０、サンプラ１２０、Ａ／Ｄ変換部１３０、表示部１４０を統括制御する。

本実施形態では、上記のチップ実装構造１が、サンプリングオシロスコープ１００において被測定信号をサンプリングするサンプラ１２０に用いられている。なお、本実施形態のサンプラ１２０は、本発明のサンプラ回路に対応する。

広帯域でフラットな周波数応答特性が要求されるサンプラ１２０では、フリップチップ実装において、ベアチップ１０が基板６０に対してより精密に平行になるように実装することは、高周波特性上、信頼性上、極めて重要である。上記のチップ実装構造１は、ベアチップ１０と基板６０との高精度の平行度を実現し、広帯域にわたって伝送線路のインピーダンスの整合をとることができる。本実施形態のサンプリングオシロスコープ１００は、このようなチップ実装構造１がサンプラ１２０に用いられるので、サンプラ１２０の周波数応答特性が広帯域でフラットなものとなる。これにより、広帯域で良好な周波数応答特性を有するサンプリングオシロスコープ１００が実現できる。

（作用・効果）
以上のように、本実施形態に係るチップ実装構造１において、電極パッド２０及びダミーパッド３０が、ベアチップ１０のチップ面１２における中心線であるＸ軸及びＹ軸に対して線対称となるように配置されている。この構成により、ベアチップ１０と基板６０が、バンプ５０を介して対称的な位置にて接合されるので、フリップチップ実装時にベアチップ１０が基板６０に押し付けられたとき、バンプ５０の高さや形状のばらつきが生じるのを抑制でき、ベアチップ１０を基板６０に対して高い精度で平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

［第２の実施形態］
次に、本発明の第２の実施形態に係るチップ実装構造について説明する。

第２の実施形態は、ダミーパッドが６個設けられている点で、ダミーパッドが２個設けられている第１の実施形態と異なっている。第１の実施形態と同一の構成要素については同一の符号を付し、詳細な説明は適宜省略する。

図６は、第２の実施形態に係るベアチップ１０Ａの概略構成を示す平面図である。図６に示すように、チップ実装構造１のベアチップ１０Ａは、正相ストローブパッド２５の両側にダミーパッド３３、３４が設けられ、逆相ストローブパッド２６の両側にダミーパッド３５、３６が設けられている。

第１の実施形態と同様に、電極パッド２０及びダミーパッド３０が、ベアチップ１０Ａのチップ面１２における中心線であるＸ軸７０及びＹ軸７１に対して線対称となるように配置されている。この構成により、ベアチップ１０Ａと基板６０が、バンプ５０を介して対称的な位置にて接合されるので、バンプ５０の高さや形状のばらつきが低減できるとともに、ベアチップ１０Ａを基板６０に対して高い精度で平行に配置することができる。

ダミーパッド３０は、ベアチップ１０Ａの長手方向（Ｙ軸方向）の端縁１１ａ、１１ｂに沿って配置されている電極パッド２０及びダミーパッド３０が互いに等間隔となるように配置されている。具体的には、ベアチップ１０Ａの端縁１１ａに沿って配置されたＲＦ電極パッド２１とダミーパッド３１、３２、３３、３５は、互いに等間隔（間隔ｄ）となるように配置されている。また、ベアチップ１０Ａの端縁１１ｂに沿って配置された正相ＩＦパッド２３、逆相ＩＦパッド２４、終端抵抗パッド２２、及びダミーパッド３４、３６は、互いに等間隔（間隔ｄ）となるように配置されている。

この構成により、ベアチップ１０Ａと基板６０が、バンプ５０を介して対称的でかつ均等な位置にて接合されるので、フリップチップ実装時に加圧されたときバンプ５０の高さや形状のばらつきが生じるのを抑制でき、ベアチップ１０を基板６０に対してより高い精度で平行に配置することができる。その結果、広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

図６に示すように、回路１４は、ベアチップ１０Ａのチップ面１２における中心線であるＸ軸に対して線対称となるように形成されている。この構成により、ベアチップ１０Ａと基板６０との平行度の高精度化だけでなく、回路１４自体の対称性により広帯域にわたって伝送線路のインピーダンスの整合がとれ、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現できる。

以上説明したように、本発明は、直流から数十ＧＨｚの高い周波数にわたる広帯域にてフラットで良好な周波数応答特性を実現することができるという効果を有し、チップ実装構造及びチップ実装方法、並びにそれを用いたサンプリングオシロスコープの全体に有用である。

１ チップ実装構造
１０、１０Ａ ベアチップ
１１ チップ本体
１１ａ、１１ｂ 端縁
１２ チップ面（面）
１３ 裏面
１４ 回路
１５、１６ ダイオード
１７ａ、１７ｂ コンデンサ
１８ａ、１８ｂ 抵抗
２０ 電極パッド
２１ ＲＦ電極パッド
２２ 終端抵抗パッド
２３ 正相ＩＦパッド
２４ 逆相ＩＦパッド
２５ 正相ストローブパッド
２６ 逆相ストローブパッド
３０、３１、３２、３３、３４、３５、３６ ダミーパッド
４０、４１、４２、４３、４４ 配線パターン
４７ ダイシング削り代
５０ バンプ
６０ 基板
６１ 基材
６２、６３ 電極端子
７０ 中心線（Ｘ軸）
７１ 中心線（Ｙ軸）
８０ 中心
１００ サンプリングオシロスコープ
１１０ トリガ生成部
１２０ サンプラ
１３０ Ａ／Ｄ変換部
１４０ 表示部
１５０ 制御部
２００ ＤＵＴ

Claims (8)

1. 基板（６０）と、
   前記基板と向き合う面に回路と該回路に接続された電極パッドと前記回路に接続されないダミーパッドとが形成されたベアチップ（１０）と、
   前記電極パッド及び前記ダミーパッドにそれぞれ設けられ、前記基板に接合されたバンプ（５０）と、を備え、
   前記電極パッド及び前記ダミーパッドが前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の中心線（７０）に対して線対称となるように配置され、
   前記電極パッドは、差動信号を構成する正相信号及び逆相信号をそれぞれ入力又は出力する正相電極パッド及び逆相電極パッドを含み、前記正相電極パッド及び前記逆相電極パッドが、前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の前記中心線に対して線対称となるように形成されている、チップ実装構造。
2. 基板（６０）と、
   前記基板と向き合う面に回路と該回路に接続された電極パッドと前記回路に接続されないダミーパッドとが形成されたベアチップ（１０）と、
   前記電極パッド及び前記ダミーパッドにそれぞれ設けられ、前記基板に接合されたバンプ（５０）と、を備え、
   前記電極パッド及び前記ダミーパッドが前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の中心線（７０）に対して線対称となるように配置され、
   前記電極パッドは、高周波信号を入力又は出力するＲＦ電極パッドを含み、前記基板は、前記ベアチップと向き合う面にコプレーナ線路が形成され、前記ＲＦ電極パッドは、前記バンプを介して前記コプレーナ線路に接続されている、チップ実装構造。
3. 前記電極パッド及び前記ダミーパッドが前記ベアチップの前記面において前記中心線と直交する別の中心線（７１）に対して線対称となるように配置されている、請求項１又は２に記載のチップ実装構造。
4. 前記電極パッド及び前記ダミーパッドのうち前記ベアチップの一端縁に沿って一列に配置されている電極パッド及びダミーパッドが互いに等間隔となるように配置されている、請求項１～３のいずれか一項に記載のチップ実装構造。
5. 前記回路は、前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の前記中心線に対して線対称となるように形成されている、請求項１～４のいずれか一項に記載のチップ実装構造。
6. 前記電極パッドは、高周波信号を入力又は出力するＲＦ電極パッドを含み、前記基板は、前記ベアチップと向き合う面にコプレーナ線路が形成され、前記ＲＦ電極パッドは、前記バンプを介して前記コプレーナ線路に接続されている、請求項１に記載のチップ実装構造。
7. 被測定信号をサンプリングするサンプラ回路を備え、前記サンプラ回路が、請求項１～６のいずれか一項に記載のチップ実装構造を有する、サンプリングオシロスコープ。
8. 基板（６０）を用意し、
   前記基板と向き合う面に回路と該回路に接続された電極パッドと前記回路に接続されないダミーパッドとが形成されたベアチップ（１０）を用意し、
   前記基板に接合されるバンプ（５０）を前記ベアチップの前記電極パッド及び前記ダミーパッドにそれぞれ設け、
   前記ベアチップを前記基板にフリップチップ実装することを含み、
   前記電極パッド及び前記ダミーパッドが前記ベアチップの前記面における少なくとも１本の中心線に対して線対称となるように配置され、
   前記電極パッドは、差動信号を構成する正相信号及び逆相信号をそれぞれ入力又は出力する正相電極パッド及び逆相電極パッドを含み、前記正相電極パッド及び前記逆相電極パッドが、前記ベアチップの前記面の中心を通り該面に平行な少なくとも１本の前記中心線に対して線対称となるように形成されている、チップ実装方法。

Images