CN102903673A - 一种圆片级穿硅通孔tsv的制作方法 - Google Patents

一种圆片级穿硅通孔tsv的制作方法 Download PDF

Info

Publication number
CN102903673A
CN102903673A CN2012104249495A CN201210424949A CN102903673A CN 102903673 A CN102903673 A CN 102903673A CN 2012104249495 A CN2012104249495 A CN 2012104249495A CN 201210424949 A CN201210424949 A CN 201210424949A CN 102903673 A CN102903673 A CN 102903673A
Authority
CN
China
Prior art keywords
silicon
tsv
insulating layer
chip
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104249495A
Other languages
English (en)
Inventor
陈骁
罗乐
徐高卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2012104249495A priority Critical patent/CN102903673A/zh
Publication of CN102903673A publication Critical patent/CN102903673A/zh
Priority to PCT/CN2013/077029 priority patent/WO2014067288A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

本发明涉及一种圆片级穿硅通孔TSV的制作方法，首先在硅片正反两面淀积氧化硅绝缘层，然后在正反两面的光刻胶上形成TSV图形，将TSV图形转移至硅片上；进行湿法腐蚀直至形成穿硅通孔；随后，湿法腐蚀掉硅片两面的氧化层；再次使用热氧化工艺在硅片正反两面以及TSV侧壁同时淀积一层氧化硅绝缘层；采用磁控溅射工艺在硅片的一面上沉积金属层TiW/Au。再在硅片的另一面同样通过溅射工艺沉积金属层TiW/Au；然后通过硅片的双面电镀工艺，整个TSV被金属层完全覆盖实现了双面导通。本发明与干法刻蚀的垂直侧壁形貌的TSV互连技术相比，该技术具有可靠性高，良品率高的等关键优势，并且由于湿法腐蚀出的TSV侧壁形貌呈斜坡状，非常有利于后续的薄膜沉积和电镀沉积，因此操作极为简单，成本低，适合于工业化生产。

Description

一种圆片级穿硅通孔TSV的制作方法
技术领域
本发明涉及一种采用湿法腐蚀工艺制作TSV的圆片级制造工艺，属于高密度的三维电子封装领域。
背景技术
为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术是采用TSV（穿硅通孔）代替了2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，日月光公司集团研发中心总经理唐和明博士在Chartered 2007技术研讨会上将TSV称为继线键合（Wire Bonding）、载带自动焊(TAB)和倒装芯片(FC)之后的第四代封装技术。
3D封装中的关键技术就是TSV，它具体是用来连通硅晶圆上下两边的通孔，并在通孔中填充导体形成互连线。在制作TSV的过程中，深孔侧壁呈垂直形貌的TSV是目前研究的重点，因为垂直形貌的TSV由于其尺寸可以控制极小，因此可以实现fine pitch的3D高集成度互连，但是由于垂直形貌的TSV制作过程极为复杂，特别是干法刻蚀形成垂直深孔、PVD实现对深孔侧壁和底部种子层的连续均匀覆盖、快速电镀实现对深孔的无缺陷填充，以及后续的TSV晶圆平坦化工艺等，都是传统微电子工艺难以成功实现的，并且可靠性差、成本高昂，这也是目前TSV技术仍然没有实现应用的关键所在。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种圆片级穿硅通孔TSV的制作方法，用于解决现有技术中采用干法刻蚀技术成本昂贵、制造难度极高的问题。
为实现上述目的及其他相关目的，本发明采用如下技术方案：一种圆片级穿硅通孔TSV的制作方法，该方法包括以下步骤：
1）提供一硅片；
2）在该硅片正反两面淀积第一氧化硅绝缘层；
3）在步骤2）形成的结构正反两面形成TSV图形，该TSV图形相互对应；
4）以光刻胶作为掩膜，湿法腐蚀部分第一氧化硅绝缘层以露出硅片；
5）将去除光刻胶后的硅片浸入腐蚀溶液中，通过对该硅片正反两面同时进行湿法腐蚀直至形成穿硅通孔TSV；
6）湿法腐蚀掉所述硅片正反两面的第一氧化硅绝缘层；
7）在硅片正反两面以及穿硅通孔TSV的侧壁淀积第二氧化硅绝缘层；
8）然后在淀积第二氧化硅绝缘层的硅片正反两面以及穿硅通孔TSV的侧壁沉积粘附/种子层；使得两个粘附/种子层接触实现穿硅通孔TSV导通；
9）对硅片的正反两面刻蚀部分粘附/种子层，露出所述第二氧化硅绝缘层；
10）分别在步骤9）后露出的第二氧化硅绝缘层上安装芯片，通过打线键合或倒装焊工艺双面互连。
优选地，所述步骤2）中的第一氧化硅绝缘层的厚度为1～2um。
优选地，所述步骤4）中的光刻胶厚度为1.2-1.7um。
优选地，所述步骤5）中的腐蚀溶液为KOH溶液，其温度为50oC，KOH浓度为40wt%。
优选地，所述步骤5）中形成的穿硅通孔TSV为上下两个方向相对称的倒梯形。
优选地，所述步骤7）中的第二氧化硅绝缘层的厚度为1～2um。
优选地，所述步骤8）中的粘附/种子层为TiW/Au，其中粘附层TiW厚度为100nm～200nm；种子层Au的厚度为200nm～300nm。
本发明制造工艺可以实现高集成度的封装互连，与干法刻蚀的垂直侧壁形貌的TSV互连技术相比，该技术具有可靠性高，良品率高的等关键优势，并且由于湿法腐蚀出的TSV侧壁形貌呈斜坡状，非常有利于后续的薄膜沉积和电镀沉积，因此工艺操作极为简单，成本低，适合于工业化生产。
附图说明
图1 显示为本发明中SiO2做绝缘层、光刻胶做掩膜的硅片截面构造图。
图2显示为本发明中进行完BOE后的硅片截面构造图。
图3显示为本发明中进行完KOH湿法腐蚀获得TSV的硅片截面构造图。
图4显示为本发明中进行完热氧化和金属沉积后的硅片截面构造图。
图5显示为本发明中进行完电镀后的硅片截面构造图。
图6显示为本发明中进行后Ion-beam刻蚀后，在基板双面互连芯片后的硅基板截面构造图。
元件标号说明
Figure BDA0000233241511
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了能使本发明的优点和积极效果得到充分体现，下面结合附图和实施例对本发明进一步地说明。
步骤一，请参阅图1所示，以4寸450um厚N <100>晶向的普通硅片101(电阻率1-10 Ohm·cm)作为衬底用热氧化在硅片正反两面同时淀积1-2um的氧化层102。然后在硅片上进行双面光刻工艺，通过光刻分别在硅片的正反两面的光刻胶103上形成TSV图形，并且硅片正反两面的TSV图形是相互对应并且完全重合的。
步骤二，其请参阅图2所示，以设有窗口104的光刻胶103作为掩膜，用氧化物蚀刻缓冲液（BOE）腐蚀氧化层102以露出裸硅，将TSV图形转移至裸硅上。
步骤三，请参阅图3所示，通过湿法去胶工艺（浓硫酸）将硅片正面两面的光刻胶掩膜103去除，并冲洗甩干。将硅片浸入50oC的40wt%的KOH溶液，通过对硅片101正反两面同时进行湿法腐蚀直至形成穿硅通孔105。由于采用的是硅片的双面腐蚀，TSV呈现两个方向相对的倒梯形形貌。
步骤四，请参阅图4所示，用氧化物蚀刻缓冲液（BOE）腐蚀掉硅片两面的氧化层102。再次使用热氧化工艺在硅片正反两面以及TSV侧壁同时淀积1-2um的氧化层106。然后采用磁控溅射工艺在硅片101的正反两面先后淀积沉积粘附层TiW 107（厚度为100-200nm）和种子层Au 108（厚度为200-300nm）。由于TSV形貌呈现两个方向相对的倒梯形形貌，因此在硅片两面沉积粘附/种子层的同时，整个TSV被粘附/种子层完全覆盖实现了双面导通。
步骤五，请参阅图5所示，分别在硅片101正反面采用喷胶工艺，光刻胶厚7～9 um，光刻显影后形成的光刻胶图形109作为电镀掩膜。
步骤六，请参阅图6所示，电镀后湿法去除光刻胶掩膜109，采用离子束（I-beam）刻蚀掉之前光刻胶掩膜下的那部分的种子层TiW/Au 107和108，露出氧化层106。划片后，在每个硅基板正反面安装芯片111和112，通过打线键合或倒装焊工艺实现硅基板的双面互连。该步骤为本领域的公知常识，在此不再赘述。
本发明首先用热氧化在硅片正反两面同时淀积一层氧化硅绝缘层，然后在硅片上进行双面光刻工艺，通过光刻分别在硅片的正反两面的光刻胶上形成TSV图形，并且硅片正反两面的TSV图形是相互对应并且完全重合的。以光刻胶作为掩膜，湿法腐蚀氧化层以露出裸硅，也就是将TSV图形转移至裸硅上。硅片去胶后，将硅片浸入KOH溶液中，通过对硅片正反两面同时进行湿法腐蚀直至形成穿硅通孔。由于KOH对硅片进行的是各向同性的双面湿法腐蚀，因此腐蚀后的TSV呈现两个方向相对的倒梯形形貌。随后，湿法腐蚀掉硅片两面的氧化层。再次使用热氧化工艺在硅片正反两面以及TSV侧壁同时淀积一层氧化硅绝缘层。采用磁控溅射工艺在硅片的一面上沉积金属层TiW/Au。再在硅片的另一面同样通过溅射工艺沉积金属层TiW/Au。由于TSV形貌呈现两个方向相对的倒梯形形貌，因此在硅片两面沉积金属层的同时，整个TSV被金属层完全覆盖实现了双面导通。分别在硅片正反面采用喷胶工艺，光刻显影后形成的光刻胶图形作为电镀掩膜。采用硅片双面电镀工艺，同时对硅片的正反两面以及TSV侧壁进行电镀。电镀完成后去胶，采用离子束（I-beam）刻蚀掉之前光刻胶掩膜下的那部分的种子层TiW/Au，露出氧化层。划片后，在每个die正反面安装芯片，通过打线键合或倒装焊工艺实现在基板上的双面互连。
本发明的有益效果：该制造工艺可以实现高集成度的封装互连，与干法刻蚀的垂直侧壁形貌的TSV互连技术相比，该技术具有可靠性高，良品率高的等关键优势，并且由于湿法腐蚀出的TSV侧壁形貌呈斜坡状，非常有利于后续的薄膜沉积和电镀沉积，因此工艺操作极为简单，成本低，适合于工业化生产。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种圆片级穿硅通孔TSV的制作方法，其特征在于，该方法包括以下步骤：
1）提供一硅片；
2）在该硅片正反两面淀积第一氧化硅绝缘层；
3）在步骤2）形成的结构正反两面形成TSV图形，该TSV图形相互对应；
4）以光刻胶作为掩膜，湿法腐蚀部分第一氧化硅绝缘层以露出硅片；
5）将去除光刻胶后的硅片浸入腐蚀溶液中，通过对该硅片正反两面同时进行湿法腐蚀直至形成穿硅通孔TSV；
6）湿法腐蚀掉所述硅片正反两面的第一氧化硅绝缘层；
7）在硅片正反两面以及穿硅通孔TSV的侧壁淀积第二氧化硅绝缘层；
8）然后在淀积第二氧化硅绝缘层的硅片正反两面以及穿硅通孔TSV的侧壁沉积粘附/种子层；使得两个粘附/种子层接触实现穿硅通孔TSV导通；
9）对硅片的正反两面刻蚀部分粘附/种子层，露出所述第二氧化硅绝缘层；
10）分别在步骤9）后露出的第二氧化硅绝缘层上安装芯片，通过打线键合或倒装焊工艺双面互连。
2.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤2）中的第一氧化硅绝缘层的厚度为1～2um。
3.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤4）中的光刻胶厚度为1.2-1.7um。
4.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤5）中的腐蚀溶液为KOH溶液，其温度为50oC，KOH浓度为40wt%。
5.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤5）中形成的穿硅通孔TSV为上下两个方向相对称的倒梯形。
6.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤7）中的第二氧化硅绝缘层的厚度为1～2um。
7.根据权利要求1所述的圆片级穿硅通孔TSV的制作方法，其特征在于，所述步骤8）中的粘附/种子层为TiW/Au，其中粘附层TiW厚度为100nm～200nm；种子层Au的厚度为200-300nm。
CN2012104249495A 2012-10-30 2012-10-30 一种圆片级穿硅通孔tsv的制作方法 Pending CN102903673A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012104249495A CN102903673A (zh) 2012-10-30 2012-10-30 一种圆片级穿硅通孔tsv的制作方法
PCT/CN2013/077029 WO2014067288A1 (zh) 2012-10-30 2013-06-09 一种圆片级穿硅通孔tsv的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012104249495A CN102903673A (zh) 2012-10-30 2012-10-30 一种圆片级穿硅通孔tsv的制作方法

Publications (1)

Publication Number Publication Date
CN102903673A true CN102903673A (zh) 2013-01-30

Family

ID=47575851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104249495A Pending CN102903673A (zh) 2012-10-30 2012-10-30 一种圆片级穿硅通孔tsv的制作方法

Country Status (2)

Country Link
CN (1) CN102903673A (zh)
WO (1) WO2014067288A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014067288A1 (zh) * 2012-10-30 2014-05-08 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
CN105679701A (zh) * 2016-01-18 2016-06-15 上海交通大学 一种高效电镀填充硅基tsv的方法
CN110400787A (zh) * 2019-06-26 2019-11-01 中国电子科技集团公司第三十八研究所 一种硅基垂直互联结构及制备方法
CN110937567A (zh) * 2018-09-21 2020-03-31 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用
CN113066719A (zh) * 2021-03-18 2021-07-02 吉林华微电子股份有限公司 一种硅片制作方法及硅片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US20060046468A1 (en) * 2004-08-31 2006-03-02 Salman Akram Through-substrate interconnect fabrication methods and resulting structures and assemblies
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420643B (zh) * 2008-12-16 2013-12-21 Powertech Technology Inc 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造
CN101540295B (zh) * 2009-04-21 2011-01-26 北京大学 一种tsv通孔的绝缘层的制备方法
CN102903673A (zh) * 2012-10-30 2013-01-30 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US20060046468A1 (en) * 2004-08-31 2006-03-02 Salman Akram Through-substrate interconnect fabrication methods and resulting structures and assemblies
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014067288A1 (zh) * 2012-10-30 2014-05-08 中国科学院上海微系统与信息技术研究所 一种圆片级穿硅通孔tsv的制作方法
CN105679701A (zh) * 2016-01-18 2016-06-15 上海交通大学 一种高效电镀填充硅基tsv的方法
CN105679701B (zh) * 2016-01-18 2019-01-11 上海交通大学 一种高效电镀填充硅基tsv的方法
CN110937567A (zh) * 2018-09-21 2020-03-31 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用
CN110937567B (zh) * 2018-09-21 2022-12-13 国家纳米科学中心 硅基四棱台状微型通孔阵列、其制备方法和应用
CN110400787A (zh) * 2019-06-26 2019-11-01 中国电子科技集团公司第三十八研究所 一种硅基垂直互联结构及制备方法
CN113066719A (zh) * 2021-03-18 2021-07-02 吉林华微电子股份有限公司 一种硅片制作方法及硅片

Also Published As

Publication number Publication date
WO2014067288A1 (zh) 2014-05-08

Similar Documents

Publication Publication Date Title
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
CN103500729B (zh) 硅转接板结构及其圆片级制作方法
CN103681390B (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
CN105684140A (zh) 包括与过孔结合的精细间距背面金属再分布线的互连结构
CN102903673A (zh) 一种圆片级穿硅通孔tsv的制作方法
US8822329B2 (en) Method for making conductive interconnects
CN103367285B (zh) 一种通孔结构及其制作方法
CN102723306A (zh) 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
US9647161B2 (en) Method of manufacturing a device comprising an integrated circuit and photovoltaic cells
CN102376689A (zh) 具有台阶的硅通孔结构及其制备工艺
CN103219281B (zh) 一种tsv背面露头工艺
CN111689460B (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN104347492A (zh) 具有高深宽比的通孔结构及多晶片互联的制造方法
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN102412193A (zh) 硅通孔填充方法
CN102157438A (zh) 晶圆级转接板的制备方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN103219282B (zh) 一种tsv露头工艺
CN103325700B (zh) 一种通过自底向上填充实现通孔互联的方法及其产品
CN103258791A (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
CN104124205B (zh) 一种rdl布线层的制备方法
CN105470146B (zh) 采用cmp工艺制作大通孔晶圆转接板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130130