TWI503885B - Etching method and etching treatment device - Google Patents

Etching method and etching treatment device Download PDF

Info

Publication number
TWI503885B
TWI503885B TW099145407A TW99145407A TWI503885B TW I503885 B TWI503885 B TW I503885B TW 099145407 A TW099145407 A TW 099145407A TW 99145407 A TW99145407 A TW 99145407A TW I503885 B TWI503885 B TW I503885B
Authority
TW
Taiwan
Prior art keywords
gas
etching
cos
film
flow rate
Prior art date
Application number
TW099145407A
Other languages
English (en)
Other versions
TW201137971A (en
Inventor
Takahito Mukawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201137971A publication Critical patent/TW201137971A/zh
Application granted granted Critical
Publication of TWI503885B publication Critical patent/TWI503885B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

蝕刻方法及蝕刻處理裝置
本發明係關於一種蝕刻方法以及蝕刻處理裝置。尤其係關於一種以阻膜(resist film)圖案作為罩體來進行蝕刻之技術。
半導體製程中之形成所需圖案之罩體製程，係對蝕刻對象膜上塗佈感光膜之後，藉由曝光以及顯影來進行圖案化。此時，為了防止曝光中之反射，係於蝕刻對象膜之上、感光膜之下形成有抗反射膜ARC(Anti Reflection Coating Layer)。抗反射膜包括有機抗反射膜、無機抗反射膜。例如於專利文獻1、2當中揭示了一種方法，一邊以有機抗反射膜來抑制反射，並利用所需蝕刻氣體而於抗反射膜形成圖案。
但是，終究有機抗反射膜與無機抗反射膜在膜質上不同。因此，適當的蝕刻氣體也不同。因而，即使將上述專利文獻1、2所揭示之有機抗反射膜的蝕刻氣體轉用於無機抗反射膜之蝕刻上也難以實現良好的蝕刻。
習知技術文獻
專利文獻1　日本特開2009-152586號公報
專利文獻2　國際公開WO98/32162號小冊
於無機抗反射膜當中，尤其是含矽無機抗反射膜(以下，也稱為Si-ARC膜)，以往，係以ArF阻膜為罩體，以四氟甲烷(CF4 )氣體與氧(O2 )氣體之混合氣體作為蝕刻氣體來蝕刻Si-ARC膜。但是，此混合氣體所進行之蝕刻所存在的問題在於：ArF阻膜與Si-ARC膜之選擇比並非良好，ArF阻膜之減少量高，對後續製程產生障礙。此外，尚發生於圖案之線寬發生差異、圖案變形之LWR(Line Width Roughness)，或是圖案之邊緣變形之LER(Line Edge Roughness)的問題。
針對上述課題，本發明之目的在於提供一種蝕刻方法以及蝕刻處理裝置，其適合於以阻膜為罩體之抗反射膜的蝕刻上。
為了解決上述課題，依據本發明之某觀點，係提供一種蝕刻方法，包含下述製程：於被蝕刻層上形成抗反射膜之製程；於該抗反射膜上形成經圖案化阻膜之製程；以及，以該阻膜為罩體，將含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體導入處理室內，使用所導入之蝕刻氣體來蝕刻該抗反射膜，藉以於該抗反射膜形成所需圖案之製程。
藉此，抗反射膜係以阻膜為罩體，使用含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體進行蝕刻。於CF4 氣體與COS氣體與O2 氣體之混合氣體當中，CF4氣體主要係使用於抗反射膜之蝕刻上，COS氣體主要係使用於該蝕刻面之包覆(沉積)上，O2 氣體主要係使用於COS氣體之包覆(沉積)之降低上。依據以上構成，一邊以CF4 氣體與COS氣體與O2 氣體當中之CF4 氣體來蝕刻抗反射膜，一邊在COS氣體所致包覆與O2 氣體所致前述包覆之抑制間取得平衡，可謀求阻膜以及抗反射膜間之選擇比的提高、以及抗反射膜之LWR之改善。
前述阻膜亦可為ArF阻膜。
前述抗反射膜亦可含有矽。
前述蝕刻氣體所含COS氣體之流量上限可為50sccm。
前述蝕刻氣體所含CF4 氣體之流量可在50～300sccm之範圍內。
前述蝕刻氣體所含O2 氣體之流量上限可為100sccm。
前述蝕刻氣體所含COS氣體之流量以及O2 氣體之流量亦可成正比控制。
前述處理室內之壓力可在30～100mT之範圍內。
再者，前述處理室內之壓力上限以75mT為更佳。
此外，為了解決上述課題，依據本發明之另一觀點，係提供一種蝕刻處理裝置，具備有：氣體供給源，係將含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體供給至處理室；以及高頻電源，係對該處理室供給所需高頻電力；另外，使用高頻電力而由該蝕刻氣體生成電漿，藉由該電漿對於形成有抗反射膜以及經圖案化阻膜之被處理體施行蝕刻處理，以於該抗反射膜形成所需圖案。
如以上說明般，依據本發明，能以適合於以阻膜為罩體之抗反射膜之蝕刻上的蝕刻方法，來謀求阻膜以及抗反射膜間之選擇比的提高以及抗反射膜之LWR的改善。
以下參照所附圖式，針對本發明之實施形態做詳細說明。此外，於本說明書以及圖式中，針對實質上具有同一機能構成之構成要素係賦予同一符號而省略重複說明。
本發明之一實施形態之蝕刻方法係適合於以ArF阻膜為罩體之Si-ARC膜的蝕刻上。圖1係用以說明本實施形態之Si-ARC膜之蝕刻方法的積層膜截面圖。
如圖1之上側圖所示般，於作為被蝕刻層之有機膜10上形成有Si-ARC膜(含矽無機反射膜)。Si-ARC膜12乃感光膜之曝光製程時用以防止反射之物。有機膜10為被蝕刻層之一例，被蝕刻層不限於此，亦可為例如絕緣膜或是導電膜。被蝕刻層亦可為矽基板。
於Si-ARC膜12上形成有ArF阻膜14。ArF阻膜14係於Si-ARC膜12上使用ArF光微影而形成者。具體而言，於Si-ARC膜12上塗佈感光劑，通過刻印有欲印刷圖案之被稱為罩體的遮光材，照射波長193nm之ArF雷射光線進行曝光。於曝光後，對感光部分進行化學性腐蝕(蝕刻)，於ArF阻膜14形成所需圖案。以此方式，使用以ArF雷射作為曝光光源之ArF光微影來朝向短波長化，達成電路之微細化。
此外，ArF阻膜14係用以於Si-ARC膜形成圖案之阻膜的一例，阻膜不侷限於此。阻膜亦可使用g線(436nm)、i線(365nm)、KrF(248nm)來形成。
圖1之下側圖係顯示蝕刻製程。本製程係以由四氟甲烷(CF4 )氣體、硫化碳醯(COS)氣體與氧(O2 )氣體所構成之混合氣體作為蝕刻氣體來蝕刻Si-ARC膜12。ArF阻膜14發揮罩體之功用。蝕刻的結果，於Si-ARC膜12形成所需圖案。
(LWR/選擇比)
發明者以實驗證明了使用由CF4 氣體、COS氣體以及O2 氣體所構成之混合氣體，可提高Si-ARC膜12之LWR(Line Width Roughness)以及ArF阻膜14與Si-ARC膜12之間的選擇比。
此時，在蝕刻處理裝置方面係使用圖2所示平行平板型電漿處理裝置。關於該裝置構成簡單說明之。
蝕刻處理裝置100具有處理室105。處理室105係由例如鋁等金屬所形成並接地。於處理室105內部，有上部電極110與下部電極115對向配置著，藉此構成一對的平行平板電極。於上部電極110貫通有複數氣體孔Op而同時發揮淋灑板之作用。亦即，從氣體供給源120所供給之CF4 氣體與COS氣體與O2 氣體在處理室內之氣體擴散空間S擴散之後，從複數氣體孔Op導入處理室內。
下部電極115係受到支持台125所支持著。於下部電極115之載置台表面係載置著晶圓W。於下部電極115(載置台)內部埋設有加熱器115a以及未圖示之冷卻管，可將晶圓W調整至既定溫度。下部電極115係經由未圖示之整合器而與高頻電源130連接著。被導入處理室內之CF4 氣體與COS氣體與O2 氣體之混合氣體係被高頻電源130所輸出之高頻電場能量所激發，藉此在上部電極110與下部電極115之間的電漿空間生成放電型電漿。利用以此方式所生成之電漿而在晶圓W上施行圖1之蝕刻處理。
於處理室105底面設有排氣口135，藉由驅動連接於排氣口135之排氣裝置140，將處理室105內部保持在所需真空狀態。
於相關構成之蝕刻處理裝置100中來蝕刻含矽之Si-ARC膜12。可作為程序條件使用之範圍表示於圖3。具體而言，處理室105之壓力落於30～100mT之範圍內，建議值為50mT。
關於從氣體供給源120所供給之各氣體流量，COS氣體在50sccm以下之範圍內，建議值為30sccm。CF4 氣體在50～300sccm之範圍內，建議值為250sccm。O2 氣體在100sccm以下之範圍內，建議值為5sccm。
從高頻電源130所輸出之電力在200～600W之範圍內，建議值為400W。載置台內部之加熱器115a在10～60℃之範圍內，建議值為30℃。
以下，一開始先考察COS氣體之流量為可變時進行蝕刻處理後之實驗結果與該時之蝕刻狀態，其次考察COS氣體之流量與壓力兩者為可變時進行蝕刻處理後之實驗結果與該時之蝕刻狀態。
＜COS氣體之流量控制＞
首先，針對COS氣體之流量控制與蝕刻狀態的關係，參照圖4以及圖5來說明。針對此時之程序條件描述。蝕刻對象為Si-ARC膜，以ArF阻膜發揮罩體之作用。處理室內之壓力為50mT，高頻電力為400W，CF4氣體、COS氣體、O2 氣體之流量分別為250sccm、0～35sccm(可變)、5sccm。蝕刻時間為過度蝕刻時間之30%的時間，實際乃圖4所示蝕刻時間。此外，當COS氣體為40sccm以上，由於COS氣體所造成之堆積物變得過多，故並未測量。
對上部電極110並未施加直流電壓DCS。於下部電極115所設之未圖示冷卻管內的壓力在中心側以及邊緣側皆為30T。處理室105之溫度在上部電極110以及處理室側面皆為60℃，晶圓W之載置下部為30℃。
經以上程序條件實驗之結果表示於圖4以及圖5。圖4最左上端之圖像係與圖1之上側圖為相同截面狀態，從上而下表示經圖案化之ArF阻膜14、初期狀態之未經蝕刻之Si-ARC膜12、底膜。圖4最左下端之圖像係從上方觀看上部截面圖之圖，顯示著初期狀態之阻劑圖案之線寬(CD：Critical Dimension)。
於此實驗中，係將COS氣體之流量以0、10、30、35sccm來變化。實驗結果，如圖4以及圖5(a)所示般，可知COS氣體之流量愈多則蝕刻速率E/R(ArF阻膜之蝕刻速率(PR E/R)、Si-ARC膜之蝕刻速率(Si-ARC E/R))愈為降低。
此外，如圖4以及圖5(b)所示般，COS氣體之流量愈多則選擇比愈為提高。尤其，當COS氣體之流量從30sccm變化為35sccm之際，選擇比顯著地提高了。
此外，如圖4以及圖5(c)所示般，COS氣體之流量愈多則LWR(Line Width Roughness)愈為降低，不易於線寬出現差異，圖案形狀少有變形發生。一般認為此乃由於COS氣體所致包覆(coating)之故。
此外，如圖4以及圖5(d)所示般，COS氣體之流量愈多則圖案線寬(CD)變得愈粗。此被認為乃由於COS氣體所致沉積之故。
由以上結果可知，由CF4 氣體與COS氣體與O2 氣體所構成之混合氣體當中之CF4 氣體主要被使用於Si-ARC膜12之蝕刻上。
此外，由於COS氣體之流量愈多則蝕刻速率(E/R：阻膜之蝕刻速率(PR E/R)與Si-ARC膜之蝕刻速率(Si-ARC E/R))變得愈差，故一般認為COS氣體主要係使用於該蝕刻面之包覆(沉積)上。是以，被認為當COS氣體之流量愈多則ArF阻膜之減少量變少，可得到ArF阻膜與Si-ARC膜之選擇比良好之結果。
再者，O2 氣體被認為主要係使用於COS氣體之包覆(沉積)的降低上。
從以上實驗結果，證明了藉由以ArF阻膜14為罩體，並使用由CF4 氣體與COS氣體與O2 氣體所構成之蝕刻氣體來蝕刻Si-ARC膜12，可謀求ArF阻膜14與Si-ARC膜12之間的選擇比之提高以及Si-ARC膜12之LWR的改善。
＜COS氣體之流量控制以及壓力控制＞
其次，針對COS氣體之流量控制以及壓力控制與蝕刻狀態之關係，參照圖6以及圖7來說明。若針對此時之程序條件來說明，則於處理製程，處理室內之壓力為100mT，高頻電力為200W，對處理室內導入H2 氣體以及N2 氣體，其流量皆為450sccm，處理時間為120秒，並未對上部電極110施加直流電壓DCS。
在處理製程後之蝕刻製程，蝕刻對象為Si-ARC膜，ArF阻膜作為罩體來作用。在此實驗中，係將COS氣體之流量以0、10、30sccm來變化，並使得處理室內之壓力以30、50、75mT來變化。
高頻電力為400W，CF4 氣體、COS氣體、O2 氣體之流量分別為250sccm、0～35sccm、5sccm。蝕刻時間為過度蝕刻時間之30%的時間。於下部電極115所設之未圖示之冷卻管內部的壓力在中心側以及邊緣側皆為30T。處理室105之溫度在上部電極110以及處理室側面皆為60℃，晶圓W之載置下部為30℃。
以以上程序條件實驗之結果係表示於圖6以及圖7。圖6之大致左半邊的圖像係表示當COS氣體之流量為10sccm之情況下之蝕刻狀態，圖6之大致右半邊的圖像係表示當COS氣體之流量為30sccm之情況下之蝕刻狀態。
依據此實驗，如圖6所示般，可知COS之流量不論在何種情況下，壓力愈低則蝕刻速率(E/R)愈為上昇。若壓力高則堆積物變多，在圖6之結果，一旦處理室內之壓力成為75mT則COS之堆積物變得過多而無法進行蝕刻製程。
此外，如圖6以及圖7(a)所示般，當COS氣體之流量高於0之情況(COS氣體為10sccm或是30sccm之情況)，則處理室內之壓力愈高，選擇比愈為提高。
此外，如圖6以及圖7(b)所示般，尤其當COS氣體為30sccm、壓力為50mT之時，LWR成為最佳狀態。
此外，如圖6以及圖7(c)所示般，COS氣體之流量愈多則圖案線寬(CD)變得愈粗。一般認為此乃由於COS氣體所致沉積之故。
從以上的結果，一般認為由CF4 氣體與COS氣體與O2 氣體所構成之混合氣體當中之CF4 氣體主要被使用於Si-ARC膜12之蝕刻，COS氣體主要被使用於圖案之蝕刻面的包覆，O2 氣體主要被使用於COS氣體所致沉積的抑制。此時，可知尤其處理室內之壓力愈低則蝕刻速率(E/R)愈高，處理室內之壓力愈高則COS氣體所致沉積愈多。
此外，可知當COS氣體之流量愈多、壓力愈低則蝕刻速率E/R(阻膜之蝕刻速率(PR E/R)、Si-ARC膜之蝕刻速率(Si-ARC E/R))愈為良好。
由以上實驗結果，可知在選擇比之提高以及LWR之改善上，雖可使用含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體，惟一旦COS氣體達到既定流量以上，會因為附著性高之COS的沉積而造成蝕刻停止(etch stop)。是以，基於防止沉積而實現良好的蝕刻製程之觀點，參照圖6之結果，處理室內之壓力以75mT為上限。
此外，基於前述般COS氣體主要係使用於圖案之蝕刻面的包覆，而O2 氣體主要係使用於COS氣體所致沉積之抑制的性質上，以COS氣體之流量與O2 氣體之流量的流量比成為大致一定的方式進行控制為佳。
以上，參照所附圖式對本發明之較佳實施形態作了詳細說明，惟本發明不限定於相關之例。只要是本發明所屬技術領域具有通常知識者，顯然地可於申請專利範圍所記載之技術思想的範疇內思及各種變更例或是修正例，這些當然也屬於本發明之技術範圍。
例如，本發明之阻膜不限於ArF阻膜，亦可為其他阻膜。此外，本發明之抗反射膜不限於Si-ARC膜，亦可為不含矽之無機抗反射膜，或是亦可為有機抗反射膜。無機抗反射膜主要係由F系氣體所蝕刻，而有機抗反射膜主要係由氧系氣體所蝕刻。
本發明之蝕刻氣體可僅為CF4 氣體與COS氣體與O2 氣體之混合氣體，亦可為於CF4 氣體與COS氣體與O2 氣體之混合氣體中加入惰性氣體而成之混合氣體。
本發明之蝕刻處理裝置只要是電漿處理裝置則不限於平行平板型電漿處理裝置，亦可為ICP(Inductively Coupled Plasma)電漿處理裝置等電漿處理裝置。
10．．．有機膜
12．．．Si-ARC
14．．．ArF阻膜
100．．．蝕刻處理裝置
105．．．處理室
110．．．上部電極
115．．．下部電極
120．．．氣體供給源
130．．．高頻電源
圖1係本發明之一實施形態之Si-ARC膜的蝕刻製程圖。
圖2係實行同實施形態之蝕刻製程的電漿處理裝置截面圖。
圖3係表示同實施形態之蝕刻製程中之程序條件表。
圖4係表示同實施形態之蝕刻製程中，當控制了COS流量之情況下罩體之殘存狀態圖。
圖5(a)~(d)係表示同實施形態之蝕刻製程中COS流量控制與蝕刻速率、選擇比等之關係圖。
圖6係表示於同實施形態之蝕刻製程中，當控制了COS流量以及壓力之情況下之罩體殘存狀態之圖。
圖7(a)~(c)係表示同實施形態之蝕刻製程中，COS流量控制以及壓力控制與選擇比、LWR等之關係圖。
10．．．有機膜
12．．．Si-ARC
14．．．ArF阻膜

Claims (16)

  1. 一種蝕刻方法，包含下述製程：於被蝕刻層上形成抗反射膜之製程；於該抗反射膜上形成經圖案化阻膜之製程；以及以該阻膜為罩體，將含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體導入處理室內，使用所導入之蝕刻氣體來蝕刻該抗反射膜，藉以於該抗反射膜形成所需圖案之製程；該COS氣體係使用於該抗反射膜的蝕刻面之包覆上，該O2 氣體係使用於該COS氣體之該包覆的抑制上。
  2. 如申請專利範圍第1項之蝕刻方法，其中該阻膜為ArF阻膜。
  3. 如申請專利範圍第1項之蝕刻方法，其中該抗反射膜含有矽。
  4. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該蝕刻氣體所含COS氣體之流量上限為50sccm。
  5. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該蝕刻氣體所含CF4 氣體之流量在50~300sccm之範圍內。
  6. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該蝕刻氣體所含O2 氣體之流量上限為100sccm。
  7. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該蝕刻氣體所含COS氣體之流量以及O2 氣體之流 量係以正比方式控制。
  8. 如申請專利範圍第1至3項中任一項之蝕刻方法，其中該處理室內之壓力在30~100mT之範圍內。
  9. 如申請專利範圍第8項之蝕刻方法，其中該處理室內之壓力上限為75mT。
  10. 一種蝕刻處理裝置，具備有：氣體供給源，係將含有CF4 氣體與COS氣體與O2 氣體之蝕刻氣體供給至處理室；以及高頻電源，係對該處理室供給所需高頻電力；使用高頻電力而由該蝕刻氣體生成電漿，藉由該電漿對於形成有抗反射膜以及經圖案化阻膜之被處理體施行蝕刻處理，以於該抗反射膜形成所需圖案；該COS氣體係使用於該抗反射膜的蝕刻面之包覆上，該O2 氣體係使用於該COS氣體之該包覆的抑制上。
  11. 一種蝕刻方法，係依序形成有抗反射膜、經圖案化阻膜，而在處理室內將該阻膜作為罩體來蝕刻該抗反射膜；具備有：將CF4 氣體與COS氣體與O2 氣體之蝕刻氣體導入處理室內之製程；生成該CF4 氣體與該COS氣體與該O2 氣體之蝕刻氣體電漿之製程；藉由該CF4 氣體與該COS氣體與該O2 氣體之蝕刻氣體電漿，並以該阻膜為罩體來蝕刻該抗反射膜，藉以於該抗反射膜形成所需圖案之製程。
  12. 如申請專利範圍第11項之蝕刻方法，其中該蝕刻氣體包含有非活性氣體。
  13. 如申請專利範圍第12項之蝕刻方法，其中該COS氣體之流量係10~35sccm。
  14. 如申請專利範圍第13項之蝕刻方法，其中該處理室內之壓力係30~100mT的範圍內。
  15. 如申請專利範圍第11或12項之蝕刻方法，其中該COS氣體之流量與該O2 氣體之流量的流量比係控制為幾乎成定值。
  16. 如申請專利範圍第11之蝕刻方法，其中該COS氣體係使用於該抗反射膜的蝕刻面之包覆上，該O2 氣體係使用於該COS氣體之該包覆的抑制上。
TW099145407A 2009-12-24 2010-12-23 Etching method and etching treatment device TWI503885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009293094A JP5606060B2 (ja) 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置

Publications (2)

Publication Number Publication Date
TW201137971A TW201137971A (en) 2011-11-01
TWI503885B true TWI503885B (zh) 2015-10-11

Family

ID=44188073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145407A TWI503885B (zh) 2009-12-24 2010-12-23 Etching method and etching treatment device

Country Status (5)

Country Link
US (1) US8283254B2 (zh)
JP (1) JP5606060B2 (zh)
KR (1) KR101810970B1 (zh)
CN (1) CN102129983B (zh)
TW (1) TWI503885B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087996A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open
US20090212010A1 (en) * 2008-02-21 2009-08-27 Judy Wang Plasma etching carbonaceous layers with sulfur-based etchants

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
US6187688B1 (en) * 1997-01-21 2001-02-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP2009152586A (ja) 2007-12-24 2009-07-09 Hynix Semiconductor Inc 半導体装置の製造方法
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8986561B2 (en) * 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090087996A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open
US20090212010A1 (en) * 2008-02-21 2009-08-27 Judy Wang Plasma etching carbonaceous layers with sulfur-based etchants

Also Published As

Publication number Publication date
TW201137971A (en) 2011-11-01
KR101810970B1 (ko) 2017-12-20
US20110159697A1 (en) 2011-06-30
CN102129983A (zh) 2011-07-20
KR20110074455A (ko) 2011-06-30
JP2011134896A (ja) 2011-07-07
CN102129983B (zh) 2012-11-21
US8283254B2 (en) 2012-10-09
JP5606060B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
EP1686421B1 (en) Method for plasma etching a chromium layer suitable for photomask fabrication
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
TWI503885B (zh) Etching method and etching treatment device
KR20190100035A (ko) 반도체 제조에서의 스페이서-한정 직접 패터닝 방법
EP1686422B1 (en) Method for photomask plasma etching using a protected mask
US20130048606A1 (en) Methods for in-situ chamber dry clean in photomask plasma etching processing chamber
TWI554848B (zh) 為半導體裝置形成薄膜圖案的方法及其設備
JP2006215552A5 (zh)
TWI550707B (zh) The processing method of the object to be processed, and the computer-readable memory medium
KR101570551B1 (ko) 에칭층 내에 피쳐들을 에칭하기 위한 방법
JP2007096295A (ja) フォトマスクを製造するのに適した炭素ハードマスクを介してクロム層をプラズマエッチングする方法
KR20120022582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2004038154A (ja) フォトリソグラフィレチクルをエッチングする方法
US8778574B2 (en) Method for etching EUV material layers utilized to form a photomask
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
JP5036726B2 (ja) フォトリソグラフィ用基体の改善されたエッチング方法
US20130092655A1 (en) Method for etching an euv reflective multi-material layers utilized to form a photomask
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
TW493232B (en) Etching aluminum over refractory metal with successive plasmas
JPH06342744A (ja) ａ−Ｃによる反射防止
KR20050065745A (ko) 반도체 소자의 패턴 형성 방법
TWI338921B (en) Improved method for etching photolithographic substrates
TW202032277A (zh) 改善光阻粗糙度及移除光阻浮渣的電漿處理方法