JP2011134896A - エッチング方法及びエッチング処理装置 - Google Patents

エッチング方法及びエッチング処理装置 Download PDF

Info

Publication number
JP2011134896A
JP2011134896A JP2009293094A JP2009293094A JP2011134896A JP 2011134896 A JP2011134896 A JP 2011134896A JP 2009293094 A JP2009293094 A JP 2009293094A JP 2009293094 A JP2009293094 A JP 2009293094A JP 2011134896 A JP2011134896 A JP 2011134896A
Authority
JP
Japan
Prior art keywords
gas
etching
film
cos
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009293094A
Other languages
English (en)
Other versions
JP2011134896A5 (ja
JP5606060B2 (ja
Inventor
Takahito Takekawa
貴仁 武川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009293094A priority Critical patent/JP5606060B2/ja
Priority to KR1020100131305A priority patent/KR101810970B1/ko
Priority to US12/977,266 priority patent/US8283254B2/en
Priority to TW099145407A priority patent/TWI503885B/zh
Priority to CN2010106218007A priority patent/CN102129983B/zh
Publication of JP2011134896A publication Critical patent/JP2011134896A/ja
Publication of JP2011134896A5 publication Critical patent/JP2011134896A5/ja
Application granted granted Critical
Publication of JP5606060B2 publication Critical patent/JP5606060B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】レジスト膜をマスクとした反射防止膜のエッチングに適したエッチング方法及びエッチング処理装置を提供する。
【解決手段】被エッチング層上に反射防止膜（Ｓｉ−ＡＲＣ膜）を形成する工程と、前記反射防止膜上にパターン化されたレジスト膜（ＡｒＦレジスト膜）を形成する工程と、前記レジスト膜をマスクとして、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを用いて前記反射防止膜をエッチングすることにより、前記反射防止膜に所望のパターンを形成する工程と、を含むことを特徴とするエッチング方法が提供される。
【選択図】図１

Description

本発明は、エッチング方法及びエッチング処理装置に関する。特に、レジスト膜によるパターンをマスクとしてエッチングを行う技術に関する。
半導体の製造工程のうち所望のパターンを形成するマスク工程では、エッチング対象膜上に感光膜をコーティングした後、露光及び現像によってパターンニングが行われる。その際、露光における反射を防止するために、エッチング対象膜の上であって感光膜の下には反射防止膜ＡＲＣ（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ Ｌａｙｅｒ）が形成されている。反射防止膜には、有機反射防止膜や無機反射防止膜がある。たとえば、特許文献１，２には、有機反射防止膜を用いて反射を抑えながら、所望のエッチングガスにより反射防止膜にパターンを形成する方法が開示されている。
しかしながら、そもそも有機反射防止膜と無機反射防止膜とでは膜質が異なる。このため、適正なエッチングガスも異なる。よって、上記特許文献１，２に開示された有機反射防止膜のエッチングガスを、無機反射防止膜のエッチングに転用しても良好なエッチングを実現することは難しい。
特開２００９−１５２５８６号公報 国際公開ＷＯ９８／３２１６２号パンフレット
無機反射防止膜のうち、特に、シリコン含有無機反射防止膜（以下、Ｓｉ−ＡＲＣ膜ともいう）では、従来、ＡｒＦレジスト膜をマスクとし、四フッ化メタン（ＣＦ４）ガスと酸素（Ｏ２）ガスの混合ガスをエッチングガスとしてＳｉ−ＡＲＣ膜をエッチングしていた。しかし、この混合ガスによるエッチングでは、ＡｒＦレジスト膜とＳｉ−ＡＲＣ膜との選択比が良好でなく、ＡｒＦレジスト膜の減少量が多く、後続の工程に支障が生じるという問題があった。また、パターンのライン幅にバラツキが生じ、パターンが歪むＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）や、パターンのエッジが歪むＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）の問題が生じていた。
上記課題に対して、本発明の目的とするところは、レジスト膜をマスクとした反射防止膜のエッチングに適したエッチング方法及びエッチング処理装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、被エッチング層上に反射防止膜を形成する工程と、前記反射防止膜上にパターン化されたレジスト膜を形成する工程と、前記レジスト膜をマスクとして、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを用いて前記反射防止膜をエッチングすることにより、前記反射防止膜に所望のパターンを形成する工程と、を含むことを特徴とするエッチング方法が提供される。
これによれば、反射防止膜は、レジスト膜をマスクとして、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを用いてエッチングされる。ＣＦ４ガスとＣＯＳガスとＯ２ガスの混合ガスのうち、ＣＦ４ガスは主に反射防止膜のエッチングに使用され、ＣＯＳガスは主にそのエッチング面のコーティング（デポジション）に使用され、Ｏ２ガスは主にＣＯＳガスのコーティング（デポジション）の低減に使用される。以上から、ＣＦ４ガスとＣＯＳガスとＯ２ガスのうち、ＣＦ４ガスにより反射防止膜をエッチングしながら、ＣＯＳガスによるコーティングとＯ２ガスによる前記コーティングの抑止のバランスによりレジスト膜及び反射防止膜間の選択比の向上と、反射防止膜のＬＷＲの改善を図ることができる。
前記レジスト膜は、ＡｒＦレジスト膜であってもよい。
前記反射防止膜は、シリコンを含有してもよい。
前記エッチングガスに含まれるＣＯＳガスの流量の上限は５０ｓｃｃｍであってもよい。
前記エッチングガスに含まれるＣＦ４ガスの流量は、５０〜３００ｓｃｃｍの範囲内であってもよい。
前記エッチングガスに含まれるＯ２ガスの流量の上限は１００ｓｃｃｍであってもよい。
前記エッチングガスに含まれるＣＯＳガスの流量及びＯ２ガスの流量は比例するように制御されてもよい。
前記処理室内の圧力は、３０〜１００ｍＴの範囲内であってもよい。
さらに、前記処理室内の圧力の上限は７５ｍＴであるとより好ましい。
また、上記課題を解決するために、本発明の別の観点によれば、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを処理室内に供給するガス供給源と、前記処理室内に所望の高周波電力を供給する高周波電源と、を備え、高周波電力を用いて前記エッチングガスからプラズマを生成し、前記プラズマにより反射防止膜及びパターン化されたレジスト膜が形成された被処理体に対して、エッチング処理を施すことによって、前記反射防止膜に所望のパターンを形成することを特徴とするエッチング処理装置が提供される。
以上説明したように本発明によれば、レジスト膜をマスクとした反射防止膜のエッチングに適したエッチング方法により、レジスト膜及び反射防止膜間の選択比の向上と反射防止膜のＬＷＲの改善を図ることができる。
本発明の一実施形態に係るＳｉ−ＡＲＣ膜のエッチング工程図である。 同実施形態のエッチング工程を実行するプラズマ処理装置の断面図である。 同実施形態のエッチング工程におけるプロセス条件を示した表である。 同実施形態のエッチング工程においてＣＯＳ流量を制御した場合のマスクの残存状態を示した図である。 同実施形態のエッチング工程におけるＣＯＳ流量制御とエッチングレート、選択比等との関係を示したグラフである。 同実施形態のエッチング工程においてＣＯＳ流量及び圧力を制御した場合のマスクの残存状態を示した図である。 同実施形態のエッチング工程におけるＣＯＳ流量制御及び圧力制御と選択比、ＬＷＲ等との関係を示したグラフである。
以下に添付図面を参照しながら、本発明の実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
本発明の一実施形態に係るエッチング方法は、ＡｒＦレジスト膜をマスクとしたＳｉ−ＡＲＣ膜のエッチングに適している。図１は、本実施形態に係るＳｉ−ＡＲＣ膜のエッチング方法を説明するための積層膜の断面図である。
図１の上側図に示したように、被エッチング層である有機膜１０上にはＳｉ−ＡＲＣ膜（シリコン含有無機反射膜）が形成されている。Ｓｉ−ＡＲＣ膜１２は、感光膜の露光工程時における反射を防止するためのものである。有機膜１０は被エッチング層の一例であり、被エッチング層はこれに限られず、例えば絶縁膜又は導電膜であってもよい。被エッチング層は、シリコン基板であってもよい。
Ｓｉ−ＡＲＣ膜１２上にはＡｒＦレジスト膜１４が形成されている。ＡｒＦレジスト膜１４は、Ｓｉ−ＡＲＣ膜１２上にＡｒＦリソグラフィーを使用して形成される。具体的には、Ｓｉ−ＡＲＣ膜１２上に感光剤を塗布し、焼き付けたいパターンを書き込んだマスクと呼ばれる遮光材を通じて、波長１９３ｎｍのＡｒＦレーザ光線を照射し露光する。露光後、感光部分を化学的に腐食(エッチング)させることにより、ＡｒＦレジスト膜１４に所望のパターンを形成する。このようにして、ＡｒＦレーザを露光光源とするＡｒＦリソグラフィーを使って短波長化を進めることにより、回路の微細化が達成される。
なお、ＡｒＦレジスト膜１４はＳｉ−ＡＲＣ膜にパターンを形成するためのレジスト膜の一例であり、レジスト膜はこれに限らない。レジスト膜は、ｇ線（４３６ｎｍ）、ｉ線（３６５ｎｍ）、ＫｒＦ（２４８ｎｍ）を用いて形成されてもよい。
図１の下側図は、エッチング工程を示す。本工程では、四フッ化メタン（ＣＦ４）ガスと硫化カルボニル（ＣＯＳ）ガスと酸素（Ｏ２）ガスとからなる混合ガスをエッチングガスとしてＳｉ−ＡＲＣ膜１２をエッチングする。ＡｒＦレジスト膜１４はマスクとして機能する。エッチングの結果、Ｓｉ−ＡＲＣ膜１２には所望のパターンが形成される。
（ＬＷＲ／選択比）
発明者は、ＣＦ４ガスとＣＯＳガスとＯ２ガスとからなる混合ガスを用いて、Ｓｉ−ＡＲＣ膜１２のＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）、及びＡｒＦレジスト膜１４とＳｉ−ＡＲＣ膜１２との間の選択比を向上させることができることを実験により証明した。
その際、エッチング処理装置として、図２に示した平行平板型プラズマ処理装置を用いた。その装置構成について簡単に説明する。
エッチング処理装置１００は、処理室１０５を有する。処理室１０５は、たとえばアルミニウム等の金属により形成され、接地されている。処理室１０５の内部には、上部電極１１０及び下部電極１１５が対向して配設され、これにより一対の平行平板電極が構成されている。上部電極１１０には、複数のガス穴Ｏｐが貫通していてシャワープレートとしても機能するようになっている。つまり、ガス供給源１２０から供給されたＣＦ４ガスとＣＯＳガスとＯ２ガスとは、処理室内のガス拡散空間Ｓにて拡散された後、複数のガス穴Ｏｐから処理室内に導入される。
下部電極１１５は、支持台１２５により支持されている。下部電極１１５の載置台表面にはウエハＷが載置されている。下部電極１１５（載置台）の内部には、ヒータ１１５ａ及び図示しない冷却管が埋め込まれ、ウエハＷを所定の温度に調整するようになっている。下部電極１１５には、図示しない整合器を介して高周波電源１３０が接続されている。処理室内に導入されたＣＦ４ガスとＣＯＳガスとＯ２ガスとの混合ガスは、高周波電源１３０から出力された高周波の電界エネルギーにより励起され、これにより上部電極１１０と下部電極１１５との間のプラズマ空間に放電型のプラズマが生成される。このようにして生成されたプラズマによりウエハＷ上に、図１のエッチング処理が施される。
処理室１０５の底面には排気口１３５が設けられ、排気口１３５に接続された排気装置１４０を駆動することにより、処理室１０５の内部を所望の真空状態に保つようになっている。
かかる構成のエッチング処理装置１００において、シリコン含有のＳｉ−ＡＲＣ膜１２をエッチングした。プロセス条件として用いることができる範囲を図３に示す。具体的には、処理室１０５の圧力は３０〜１００ｍＴの範囲内であり、推奨値は５０ｍＴである。
ガス供給源１２０から供給される各ガスの流量については、ＣＯＳガスは５０ｓｃｃｍ以下の範囲内であり、推奨値は３０ｓｃｃｍである。ＣＦ４ガスは５０〜３００ｓｃｃｍの範囲内であり、推奨値は２５０ｓｃｃｍである。Ｏ２ガスは１００ｓｃｃｍ以下の範囲内であり、推奨値は５ｓｃｃｍである。
高周波電源１３０から出力される電力は、２００〜６００Ｗの範囲内であり、推奨値は４００Ｗである。載置台内部のヒータ１１５ａは、１０〜６０℃の範囲内であり、推奨値は３０℃である。
以下では、最初にＣＯＳガスの流量を可変にしてエッチング処理を行った実験結果と、そのときのエッチング状態を考察し、次にＣＯＳガスの流量と圧力との両方を可変にしてエッチング処理を行った実験結果と、そのときのエッチング状態を考察する。
＜ＣＯＳガスの流量制御＞
まず、ＣＯＳガスの流量制御とエッチング状態との関係について、図４及び図５を参照しながら説明する。このときのプロセス条件について述べる。エッチング対象はＳｉ−ＡＲＣ膜であり、ＡｒＦレジスト膜をマスクとして機能させる。処理室内の圧力は５０ｍＴ、高周波電力は４００Ｗ、ＣＦ４ガス、ＣＯＳガス、Ｏ２ガスの流量は、それぞれ２５０ｓｃｃｍ、０〜３５ｓｃｃｍの可変、５ｓｃｃｍである。エッチング時間は、オーバエッチング時間の３０％の時間であり、実際は図４に示したエッチング時間となる。なお、ＣＯＳガスが４０ｓｃｃｍ以上ではＣＯＳガスによる堆積物が過多になるため、計測していない。
上部電極１１０への直流電圧ＤＣＳは印加しない。（ＲＤＣについて記載する必要であれば記載内容をお教えください。）下部電極１１５に設けられた図示しない冷却管内の圧力は、センタ側及びエッチ側でともに３０Ｔである。処理室１０５の温度は、上部電極１１０及び処理室の側面がともに６０℃、ウエハＷの載置下部が３０℃である。
以上のプロセス条件で実験した結果を図４及び図５に示す。図４の最左上の画像は、図１の上側図と同じ断面状態であり、上から、パターン化されたＡｒＦレジスト膜１４、初期状態のエッチングされていないＳｉ−ＡＲＣ膜１２、下地膜が示されている。図４の最左下の画像は、上部の断面図を上から見た図であり、初期状態のレジストパターンの線幅（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）が示されている。
この実験では、ＣＯＳガスの流量を０、１０、３０、３５ｓｃｃｍと変化させる。実験の結果、図４及び図５（ａ）に示したように、ＣＯＳガスの流量が多くなるほどエッチングレートＥ／Ｒ（ＡｒＦレジスト膜のエッチングレート（ＰＲ Ｅ／Ｒ）、Ｓｉ−ＡＲＣ膜のエッチングレート（Ｓｉ−ＡＲＣ Ｅ／Ｒ））が低下することがわかる。
また、図４及び図５(ｂ)に示したように、ＣＯＳガスの流量が多くなるほど選択比が向上する。特に、ＣＯＳガスの流量が３０ｓｃｃｍから３５ｓｃｃｍに変化する際に、選択比が顕著に向上している。
また、図４及び図５(ｃ)に示したように、ＣＯＳガスの流量が多くなるほどＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）が低減され、ライン幅にバラツキが生じにくくなり、パターン形状に歪みが少なくなっている。これは、ＣＯＳガスによるコーティングのためと考えられる。
また、図４及び図５(ｄ)に示したように、ＣＯＳガスの流量が多くなるほどパターンの線幅（ＣＤ）が太くなる。これは、ＣＯＳガスによるデポジションのためと考えられる。
以上の結果から、ＣＦ４ガスとＣＯＳガスとＯ２ガスの混合ガスのうち、ＣＦ４ガスは主にＳｉ−ＡＲＣ膜１２のエッチングに使用されたものと考えられる。
また、ＣＯＳガスの流量が多いほどエッチングレート（Ｅ／Ｒ：レジスト膜のエッチングレート（ＰＲ Ｅ／Ｒ）とＳｉ−ＡＲＣ膜のエッチングレート（Ｓｉ−ＡＲＣ Ｅ／Ｒ））が悪くなっていることから、ＣＯＳガスは主にそのエッチング面のコーティング（デポジション）に使用されたものと考えられる。そのため、ＣＯＳガスの流量が多いほどＡｒＦレジスト膜の減少量が少なく、ＡｒＦレジスト膜とＳｉ−ＡＲＣ膜との選択比が良好となる結果が得られたものと考えられる。
さらに、Ｏ２ガスは主にＣＯＳガスのコーティング（デポジション）の低減に使用されたものと考えられる。
以上の実験結果から、ＡｒＦレジスト膜１４をマスクとして、ＣＦ４ガスとＣＯＳガスとＯ２ガスとからなるエッチングガスを用いてＳｉ−ＡＲＣ膜１２をエッチングすることにより、ＡｒＦレジスト膜１４及びＳｉ−ＡＲＣ膜１２間の選択比の向上と、Ｓｉ−ＡＲＣ膜１２のＬＷＲの改善を図ることができることが証明された。
＜ＣＯＳガスの流量制御及び圧力制御＞
次に、ＣＯＳガスの流量制御及び圧力制御とエッチング状態との関係について、図６及び図７を参照しながら説明する。このときのプロセス条件について述べると、トリートメント工程では、処理室内の圧力は１００ｍＴ、高周波電力は２００Ｗ、処理室内にはＨ２ガス及びＮ２ガスを導入し、その流量はともに４５０ｓｃｃｍ、トリートメント時間は１２０秒、上部電極１１０への直流電圧ＤＣＳは印加しない。（前述と同様に、ＲＤＣの記載が必要であれば加筆します。）
トリートメント工程後のエッチング工程では、エッチング対象はＳｉ−ＡＲＣ膜であり、ＡｒＦレジスト膜をマスクとして機能させる。この実験では、ＣＯＳガスの流量を０、１０、３０ｓｃｃｍと変化させ、処理室内の圧力を３０、５０、７５ｍＴと変化させる。高周波電力は４００Ｗ、ＣＦ４ガス、ＣＯＳガス、Ｏ２ガスの流量は、それぞれ２５０ｓｃｃｍ、０〜３５ｓｃｃｍ、５ｓｃｃｍである。エッチング時間は、オーバエッチング時間の３０％の時間である。下部電極１１５に設けられた図示しない冷却管内部の圧力は、センタ側及びエッチ側でともに３０Ｔである。処理室１０５の温度は、上部電極１１０及び処理室の側面がともに６０℃、ウエハＷの載置下部が３０℃である。
以上のプロセス条件で実験した結果を図６及び図７に示す。図６の約左半分の画像は、ＣＯＳガスの流量が１０ｓｃｃｍの場合のエッチングの状態を示し、図６の約右半分の画像は、ＣＯＳガスの流量が３０ｓｃｃｍの場合のエッチングの状態を示す。
この実験によれば、図６に示したように、ＣＯＳの流量がいずれの場合にも圧力が低いほどエッチングレート（Ｅ／Ｒ）が上昇することがわかる。圧力が高いと堆積物が多くなり、図６の結果では、処理室内の圧力が７５ｍＴになるとＣＯＳの堆積物が過多になってエッチング工程が成立しない。
また、図６及び図７(ａ)に示したように、ＣＯＳガスの流量が０より多い場合(ＣＯＳガスが１０ｓｃｃｍ又は３０ｓｃｃｍの場合)、処理室内の圧力が高いほど選択比が向上する。
また、図６及び図７(ｂ)に示したように、特に、ＣＯＳガスが３０ｓｃｃｍ、圧力が５０ｍＴのときのＬＷＲが最良の状態となっている。
また、図６及び図７(ｃ)に示したように、ＣＯＳガスの流量が多くなるほどパターンの線幅（ＣＤ）が太くなる。これは、ＣＯＳガスによるデポジションのためと考えられる。
以上の結果から、ＣＦ４ガスとＣＯＳガスとＯ２ガスとからなる混合ガスのうち、ＣＦ４ガスは主にＳｉ−ＡＲＣ膜１２のエッチングに使用され、ＣＯＳガスは主にパターンのエッチング面のコーティングに使用され、Ｏ２ガスは主にＣＯＳガスによるデポジションの抑止に使用されたものと考えられる。その際、特に処理室内の圧力が低いほど、エッチングレート（Ｅ／Ｒ）が高くなり、処理室内の圧力が高いほどＣＯＳガスによるデポジションが多くなることがわかった。
また、ＣＯＳガスの流量が多く、圧力が低いほどエッチングレートＥ／Ｒ（レジスト膜のエッチングレート（ＰＲ Ｅ／Ｒ）、Ｓｉ−ＡＲＣ膜のエッチングレート（Ｓｉ−ＡＲＣ Ｅ／Ｒ））が良好になることがわかった。
以上の実験結果から、選択比の向上及びＬＷＲの改善には、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを用いるとよいが、ＣＯＳガスを所定流量以上にすると、付着性の高いＣＯＳの堆積のためにエッチストップが生じる。よって、デポジションを防止して良好なエッチング工程を実現する観点から、図６の結果に基づき処理室内の圧力は７５ｍＴが上限となる。
なお、前述したように、ＣＯＳガスが主にパターンのエッチング面のコーティングに使用され、Ｏ２ガスが主にＣＯＳガスによるデポジションの抑止に使用される性質上、ＣＯＳガスの流量とＯ２ガスの流量との流量比がほぼ一定になるように制御することが好ましい。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
例えば、本発明にかかるレジスト膜は、ＡｒＦレジスト膜に限られず、他のレジスト膜であってもよい。また、本発明にかかる反射防止膜は、Ｓｉ−ＡＲＣ膜に限られず、シリコンが含有されていない無機反射防止膜であってもよいし、有機反射防止膜であってもよい。無機反射防止膜は主にＦ系ガスでエッチングされるが、有機反射防止膜は主に酸素系ガスでエッチングされる。
本発明のエッチングガスは、ＣＦ４ガスとＣＯＳガスとＯ２ガスのみの混合ガスでもよく、ＣＦ４ガスとＣＯＳガスとＯ２ガスの混合ガスに不活性ガスを加えた混合ガスでもよい。
本発明に係るエッチング処理装置は、プラズマ処理装置であれば平行平板型のプラズマ処理装置に限られず、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）プラズマ処理装置等のプラズマ処理装置でもよい。
１０ 有機膜
１２ Ｓｉ−ＡＲＣ
１４ ＡｒＦレジスト膜
１００ エッチング処理装置
１０５ 処理室
１１０ 上部電極
１１５ 下部電極
１２０ ガス供給源
１３０ 高周波電源

Claims (10)

  1. 被エッチング層上に反射防止膜を形成する工程と、
    前記反射防止膜上にパターン化されたレジスト膜を形成する工程と、
    前記レジスト膜をマスクとして、ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを処理室内に導入し、導入されたエッチングガスを用いて前記反射防止膜をエッチングすることにより、前記反射防止膜に所望のパターンを形成する工程と、
    を含むことを特徴とするエッチング方法。
  2. 前記レジスト膜は、ＡｒＦレジスト膜であることを特徴とする請求項１に記載のエッチング方法。
  3. 前記反射防止膜は、シリコンを含有することを特徴とする請求項１又は２に記載のエッチング方法。
  4. 前記エッチングガスに含まれるＣＯＳガスの流量の上限は５０ｓｃｃｍであることを特徴とする請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 前記エッチングガスに含まれるＣＦ４ガスの流量は、５０〜３００ｓｃｃｍの範囲内であることを特徴とする請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記エッチングガスに含まれるＯ２ガスの流量の上限は１００ｓｃｃｍであることを特徴とする請求項１〜５のいずれか一項に記載のエッチング方法。
  7. 前記エッチングガスに含まれるＣＯＳガスの流量及びＯ２ガスの流量は比例するように制御されることを特徴とする請求項１〜６のいずれか一項に記載のエッチング方法。
  8. 前記処理室内の圧力は、３０〜１００ｍＴの範囲内であることを特徴とする請求項１〜７のいずれか一項に記載のエッチング方法。
  9. 前記処理室内の圧力の上限は７５ｍＴであることを特徴とする請求項８に記載のエッチング方法。
  10. ＣＦ４ガスとＣＯＳガスとＯ２ガスとを含むエッチングガスを前記処理室に供給するガス供給源と、
    前記処理室に所望の高周波電力を供給する高周波電源と、を備え、
    高周波電力を用いて前記エッチングガスからプラズマを生成し、前記プラズマにより反射防止膜及びパターン化されたレジスト膜が形成された被処理体に対して、エッチング処理を施すことによって、前記反射防止膜に所望のパターンを形成することを特徴とするエッチング処理装置。
JP2009293094A 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置 Expired - Fee Related JP5606060B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009293094A JP5606060B2 (ja) 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置
KR1020100131305A KR101810970B1 (ko) 2009-12-24 2010-12-21 에칭 방법 및 에칭 처리 장치
US12/977,266 US8283254B2 (en) 2009-12-24 2010-12-23 Etching method and etching apparatus
TW099145407A TWI503885B (zh) 2009-12-24 2010-12-23 Etching method and etching treatment device
CN2010106218007A CN102129983B (zh) 2009-12-24 2010-12-24 蚀刻方法及蚀刻处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009293094A JP5606060B2 (ja) 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置

Publications (3)

Publication Number Publication Date
JP2011134896A true JP2011134896A (ja) 2011-07-07
JP2011134896A5 JP2011134896A5 (ja) 2013-02-14
JP5606060B2 JP5606060B2 (ja) 2014-10-15

Family

ID=44188073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009293094A Expired - Fee Related JP5606060B2 (ja) 2009-12-24 2009-12-24 エッチング方法及びエッチング処理装置

Country Status (5)

Country Link
US (1) US8283254B2 (ja)
JP (1) JP5606060B2 (ja)
KR (1) KR101810970B1 (ja)
CN (1) CN102129983B (ja)
TW (1) TWI503885B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293346B2 (en) 2012-04-17 2016-03-22 Tokyo Electron Limited Method for etching organic film and plasma etching device
US10224211B2 (en) 2015-11-16 2019-03-05 Tokyo Electron Limited Etching method
JP2020126899A (ja) * 2019-02-01 2020-08-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008192906A (ja) * 2007-02-06 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187688B1 (en) * 1997-01-21 2001-02-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
US8158524B2 (en) * 2007-09-27 2012-04-17 Lam Research Corporation Line width roughness control with arc layer open
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP2009152586A (ja) 2007-12-24 2009-07-09 Hynix Semiconductor Inc 半導体装置の製造方法
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8986561B2 (en) * 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008192906A (ja) * 2007-02-06 2008-08-21 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293346B2 (en) 2012-04-17 2016-03-22 Tokyo Electron Limited Method for etching organic film and plasma etching device
US10224211B2 (en) 2015-11-16 2019-03-05 Tokyo Electron Limited Etching method
JP2020126899A (ja) * 2019-02-01 2020-08-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7229033B2 (ja) 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
TW201137971A (en) 2011-11-01
KR101810970B1 (ko) 2017-12-20
US20110159697A1 (en) 2011-06-30
CN102129983A (zh) 2011-07-20
KR20110074455A (ko) 2011-06-30
TWI503885B (zh) 2015-10-11
CN102129983B (zh) 2012-11-21
US8283254B2 (en) 2012-10-09
JP5606060B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102166970B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20190100035A (ko) 반도체 제조에서의 스페이서-한정 직접 패터닝 방법
JP5642001B2 (ja) プラズマエッチング方法
JP4852196B2 (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
JP5606060B2 (ja) エッチング方法及びエッチング処理装置
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
TWI550707B (zh) The processing method of the object to be processed, and the computer-readable memory medium
TWI684218B (zh) 蝕刻方法（三）
KR101055962B1 (ko) 박막패턴 형성방법
JP2006215552A (ja) フォトマスク製作に適したクロム層をプラズマエッチングするための方法
JP2006215552A5 (ja)
JP2004038154A (ja) フォトリソグラフィレチクルをエッチングする方法
TWI692809B (zh) 蝕刻方法
JP2008166839A (ja) プラズマ処理方法
US20080179282A1 (en) Mask etch process
TW201409562A (zh) 以光阻上之電漿預蝕刻處理形成特徵部的方法及設備
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
TW201439668A (zh) 蝕刻用於形成光罩的極紫外光材料層的方法
JP5036726B2 (ja) フォトリソグラフィ用基体の改善されたエッチング方法
WO2003021659A1 (en) Methods and apparatus for etching metal layers on substrates
JP2014107520A (ja) プラズマエッチング方法
JP2004512673A (ja) 炭素を含有するシリコン酸化物膜をエッチングする方法
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
KR20070047624A (ko) 박막 패턴 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140826

R150 Certificate of patent or registration of utility model

Ref document number: 5606060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees