CN103946975B - 用于含氮电介质层的低能蚀刻方法 - Google Patents

用于含氮电介质层的低能蚀刻方法 Download PDF

Info

Publication number
CN103946975B
CN103946975B CN201280050854.XA CN201280050854A CN103946975B CN 103946975 B CN103946975 B CN 103946975B CN 201280050854 A CN201280050854 A CN 201280050854A CN 103946975 B CN103946975 B CN 103946975B
Authority
CN
China
Prior art keywords
layer
dielectric layer
nitrogenous
hard mask
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280050854.XA
Other languages
English (en)
Other versions
CN103946975A (zh
Inventor
M·布林克
R·L·布鲁斯
S·U·恩格尔曼
N·C·M·富勒
宫副裕之
中村昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
International Business Machines Corp
Original Assignee
Nippon Zeon Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Zeon Co Ltd, International Business Machines Corp filed Critical Nippon Zeon Co Ltd
Publication of CN103946975A publication Critical patent/CN103946975A/zh
Application granted granted Critical
Publication of CN103946975B publication Critical patent/CN103946975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在衬底上形成自下而上包括含氮电介质层、互连层面电介质材料层和硬掩模层的叠层。通过蚀刻图形化所述硬掩模层和互连层面电介质材料层。采用图形化的硬掩模材料作为蚀刻掩模，通过穿透性的各向异性蚀刻图形化所述含氮电介质层，该各向异性蚀刻使用含氟代烃的等离子体穿透所述含氮电介质层。用于产生所述含氟代烃的等离子体的氟代烃气体产生富碳的聚合物残留物，该残留物与所述含氮电介质层反应以形成挥发性化合物。等离子体能量可以被降低到100eV以下，从而减少了对互连层面电介质材料层的物理暴露表面的损伤。

Description

用于含氮电介质层的低能蚀刻方法
技术领域
本公开涉及半导体处理方法，并且尤其涉及在低能下各向异性蚀刻含氮电介质层的方法以及实现该方法的结构。
背景技术
由于贯穿图形转移过程而与暴露的金属表面一起形成的残余物、金属硬掩模保持（retention）以及对诸如有机硅酸盐玻璃的低k材料的损伤，“先沟槽”BEOL应用遇到问题。残余的氟通常与残余物形成以及低k损伤有关。然而，在图形转移过程的最后阶段期间，需要残余的氟来为盖层的材料提供足够的蚀刻速率。
通过工艺优化增加硬掩模保持是有挑战的。因此，对于充足的光刻工艺窗口而能够采用的硬掩模的初始厚度存在下限。
已经广泛地尝试了沉积可去除侧壁聚合物沉积物来阻止对低k材料的损伤。可去除侧壁聚合物沉积物填充了在各向异性蚀刻过程中形成的开口的外围。一旦在各向异性蚀刻过程结束时达到沟槽底部，就在随后的蚀刻处理步骤过程中，通过湿法蚀刻或干法蚀刻去除该可去除侧壁聚合物沉积物。去除侧壁聚合物沉积物的要求严重限制了各向异性蚀刻的蚀刻工艺窗口，并且有效增加了能够通过所述各向异性蚀刻形成的过孔的最小尺寸。
因此，期望这样的各向异性蚀刻：其不用聚合物填充过孔的外围并且同时提供对低k材料的保护。
发明内容
在衬底上形成自下而上包括含氮电介质层、互连层面电介质材料层和硬掩模层的叠层。通过蚀刻图形化所述硬掩模层和互连层面电介质材料层。采用图形化的硬掩模材料作为蚀刻掩模，通过穿透性（break-through）的各向异性蚀刻图形化所述含氮电介质层，该各向异性蚀刻使用含氟代烃的等离子体穿透所述含氮电介质层。用于产生所述含氟代烃等离子体的氟代烃气体产生富碳的聚合物残留物，该残留物与所述含氮电介质层反应以形成挥发性化合物。等离子体能量可以被降低到100eV以下，从而减少了对互连层面电介质材料层的物理暴露表面的损伤。
根据本公开的一个方面，提供了一种形成金属互连结构的方法。所述方法包括：形成自下而上包括衬底、含氮电介质层、互连层面电介质材料层和硬掩模层的叠层；在所述硬掩模层和低k电介质材料层中形成开口；以及采用含氟代烃的等离子体各向异性蚀刻位于所述开口下方的所述含氮电介质层的物理暴露部分。挥发性化合物形成在所述含氮电介质层的表面上并且从所述表面蒸发。所述挥发性化合物包括源自所述含氮电介质层的氮以及富碳聚合物，所述富碳聚合物包含碳和氟并且具有大于1的碳氟比。
根据本公开的另一方面，提供了一种结构，其包括：自下而上包括衬底、含氮电介质层、互连层面电介质材料层和硬掩模层的叠层；存在于所述硬掩模层和所述低k电介质材料层中的开口，所述开口向下延伸到所述含氮电介质层的至少上部中；以及位于所述开口内的所述含氮电介质层的表面上的挥发性化合物。所述挥发性化合物包括氮以及富碳聚合物，所述富碳聚合物包含碳和氟并且具有大于1的碳氟比。
附图说明
图1是根据本公开的第一实施例形成了叠层之后的第一示例性结构的垂直横截面视图，该叠层包括：衬底、含氮电介质层、互连层面电介质层、电介质盖层和金属硬掩模层。
图2是根据本公开的第一实施例的、在施加和光刻图形化光致抗蚀剂并且将光致抗蚀剂中的图形转移到金属硬掩模层和电介质盖层中之后的、该第一示例性结构的垂直横截面视图。
图3是根据本公开的第一实施例的、在去除了光致抗蚀剂并且将金属硬掩模层中的图形转移到互连层面电介质层中之后的、该第一示例性结构的垂直横截面视图。
图4是根据本公开的第一实施例、在含氮电介质层的各向异性蚀刻过程中的该第一示例性结构的垂直横截面视图。
图5是根据本公开第一实施例、在该各向异性蚀刻之后的该第一示例性结构的垂直横截面视图。
图6是根据本公开的第一实施例、在去除了聚合物并且在该含氮电介质层、该互连层面电介质层、该电介质盖层和该金属硬掩模层的叠层中的空腔内沉积了导电材料层之后的、该第一示例性结构的垂直横截面视图。
图7是根据本公开的第一实施例，在平坦化沉积的导电材料并去除金属硬掩模层之后的该第一示例性结构的垂直横截面视图。
图8是根据本公开的第一实施例、在形成上覆的互连层面结构之后的该第一示例性结构的垂直横截面视图。
图9是根据本公开的第二实施例、在形成过孔空腔之后的第二示例性结构的垂直横截面视图。
图10是根据本公开的第二实施例、在施加并光刻图形化光致抗蚀剂之后的第二示例性结构的垂直横截面视图。
图11是根据本公开的第二实施例、在将光致抗蚀剂中的图形转移到金属硬掩模层、电介质盖层以及互连层面电介质层的上部中以形成线路空腔之后的、该第二示例性结构的垂直横截面视图。
图12是根据本公开的第二实施例、在含氮电介质层的各向异性蚀刻过程中的该第二示例性结构的垂直横截面视图。
图13是根据本公开的第二实施例、在含氮电介质层的各向异性蚀刻之后的该第二示例性结构的垂直横截面视图。
图14是根据本公开的第二实施例、在去除了聚合物并且在该含氮电介质层、该互连层面电介质层、该电介质盖层和该金属硬掩模层的叠层中的线路空腔和过孔空腔内沉积了导电材料之后的、该第二示例性结构的垂直横截面视图。
图15是根据本公开的第二实施例、在平面化所沉积的导电材料并且去除了该金属硬掩模层之后的该第二示例性结构的垂直横截面视图。
具体实施方式
如上所述，本公开涉及在低能下各向异性蚀刻含氮电介质层的方法以及实现该方法的结构，现在参考附图详细描述所述方法和结构。贯穿附图，相同的参考数字或字母用于表示相似或等同的元件。附图不一定按比例绘制。
参考图1，根据本公开第一实施例的第一示例性半导体结构包括垂直材料叠层。该垂直材料叠层包括衬底10、可选的下面的金属互连层面结构200、含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36。
衬底10可以包括半导体材料、绝缘体材料、导电材料或其组合。该半导体材料可以是诸如硅、锗、碳或其合金的元素半导体材料、III-V化合物半导体材料、II-VI化合物半导体材料或者其任何组合或叠层。可以用诸如B、Ga、In、P、As和Sb的电掺杂剂掺杂该半导体材料。在该衬底中可以存在多种半导体材料。该绝缘体材料可以是掺杂的或未掺杂的氧化硅、氧化硅的掺杂衍生物、氮化硅、氧氮化硅、介电常数大于309的电介质金属氧化物或者其组合或叠层。在该衬底10中可以存在多种绝缘体材料。该导电材料可以包括诸如Cu、W、Ti、Ta、Al、WN、TiN、TaN、WC、TiC、TiC或其合金的金属材料。衬底10可以包括诸如场效应晶体管、结晶体管、二极管、晶闸管、电容器、电感器或者本领域中已知的其它任何半导体器件或光学器件。此外，衬底10可以包括接触层面电介质材料层和嵌入在其中的接触过孔结构。
如果存在，则该可选的下面的金属互连层面结构200在每个线路层面中并且在每个过孔层面中包括至少一个导电结构24和至少一个下面的电介质层。该可选的下面的金属互连层面结构200可以包括一个或多个线路层面和/或一个或多个过孔层面。每个线路层面包括提至少一个供横向导电路径的导电线路结构。每个过孔层面包括至少一个提供垂直导电路径的导电过孔结构。该至少一个导电结构24在该一个或多个线路层面中包括该至少一个导电线路结构，并且在该一个或多个过孔层面中包括该至少一个导电过孔结构。
线路层面中或过孔层面中的该至少一个下面的电介质层可以包括掺杂或未掺杂的氧化硅（即，掺杂的硅酸盐玻璃或未掺杂的硅酸盐玻璃）、氮化硅、包括Si、C、O、H以及可选的N的有机硅酸盐玻璃、电介质金属氧化物或者其组合。例如，下面的电介质层可以包括自下而上为下面的氮化硅层18、包括多孔或无孔有机硅酸盐玻璃的下面的互连层面电介质层20、以及包括氮化硅或掺氮的有机硅酸盐玻璃的电介质盖层22。
含氮电介质层28包括包含氮的电介质材料。可以用于含氮电介质层28的包含氮的示例性电介质材料包括但不限于：氮化硅、氧氮化硅、介电常数小于3.9并且包含氮的电介质材料、电介质金属氧氮化物或者其组合。含氮电介质层28的厚度可以为1nm-30nm，当然也可以采用更小和更大的厚度。
能够用于含氮电介质层28的氮化硅可以是硅和氮的原子比为3:4的化学计量氮化硅，或者可以是非化学计量氮化硅。含氮电介质层28中的氮化硅可以例如通过化学气相沉积（CVD）形成，并且可以用或不用紫外辐射和/或用热处理进行处理。
可用于含氮电介质层28的氧氮化硅具有为SiOxNy的组成，其中x是大于0且小于2的正数，并且y是大于0且小于4/3的正数。含氮电介质层28中的氧氮化硅可以例如通过用化学气相沉积来沉积氧氮化硅、通过在沉积氮化硅之后进行热氧化或等离子体氧化、或者通过在沉积氧化硅之后进行热氮化或等离子体氮化而形成。
介电常数小于3.9的电介质材料被称为低介电常数（低k）电介质材料。可用于含氮电介质层28的含氮低k电介质材料包括但不限于含氮有机硅酸盐玻璃。含氮有机硅酸盐玻璃包含Si、C、O、H和N。示例性含氮硅酸盐玻璃是可以从Applied Materials、Inc商业购买的NBLoKTM。用于含氮电介质层28的含氮低k电介质材料可以例如通过化学气相沉积被沉积。
可用于含氮电介质层28的电介质金属氧氮化物包括但不限于HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy及其合金。x的每一个值独立地为0.5-3，且y的每个值独立地为0-2。
互连层面电介质层30包括诸如氧化硅、氮化硅的电介质材料，或者诸如有机硅酸盐玻璃的低k电介质材料，该有机硅酸盐玻璃至少包含Si、C、O和H并且可选地包含N。氧化硅包括旋涂氧化物（SOG）、未掺杂的氧化硅（未掺杂硅酸盐玻璃）和掺杂的氧化硅（即，掺杂的硅酸盐玻璃），掺杂的氧化硅例如是氟硅酸盐玻璃（FSG）、磷硅酸盐玻璃（PSG）、硼硅酸盐玻璃（BSG）和硼磷硅酸盐玻璃（BPSG）。互连层面电介质层30可以例如通过等离子体增强的化学气相沉积（PECVD）或旋涂沉积。互连层面电介质层30的厚度可以为30nm-600nm，当然也可以采用更小和更大的厚度。
在一个实施例中，互连层面电介质层30包括多孔或无孔有机硅酸盐玻璃，该有机硅酸盐玻璃具有小于2.8的介电常数并且包含Si、C、O和H。该多孔或无孔有机硅酸盐玻璃可以例如通过等离子体增强的化学气相沉积（PECVD）沉积。
电介质盖层32包括诸如氧化硅、氮化硅、氧氮化硅、电介质金属氧化物或其组合的无孔电介质材料。电介质盖层32可以例如通过等离子体增强的化学气相沉积（PECVD）沉积。电介质盖层32的厚度可以为5nm-300nm，当然也可以采用更小和更大的厚度。
金属硬掩模层36包括诸如WN、TiN、TaN、WC、TiC、TiC或其合金或叠层的金属材料。金属电介质盖层36可以例如通过物理气相沉积（PVD）或化学气相沉积（CVD）被沉积。金属硬掩模层36的厚度可以为5nm-300nm，当然也可以采用更小和更大的厚度。
参考图2，直接在金属硬掩模层36的顶表面上形成光致抗蚀剂37。可以通过例如旋涂形成光致抗蚀剂37。光致抗蚀剂37可以是深紫外（DUV）光致抗蚀剂、中紫外（MUV）光致抗蚀剂、极紫外（EUV）光致抗蚀剂或者电子束（e-束）光致抗蚀剂。抗蚀剂37的材料对在波长范围内的光或电子辐射的照射起反应，并且例如通过交联被化学改变。光致抗蚀剂37的厚度可以为30nm-600nm，并且典型地为60nm-300nm，当然也可以采用更小和更大的厚度。
光致抗蚀剂37被光刻曝光，并且随后被显影。在光刻曝光和显影之后，在光致抗蚀剂37内形成具有第一宽度w1的开口。金属硬掩模层36的顶表面在光致抗蚀剂37中的开口的底部被物理暴露。光致抗蚀剂37中的图形包括例如具有第一宽度w1的开口39，该第一宽度w1由光刻曝光条件决定。
通过至少一次蚀刻将光致抗蚀剂37中的图形转移到金属硬掩模36和电介质盖层32中。该至少一次蚀刻可以包括诸如反应离子蚀刻的各向异性蚀刻或者诸如湿法蚀刻的各向同性蚀刻。
在一个实施例中，通过第一各向异性蚀刻将光致抗蚀剂37中的图形转移到金属硬掩模层36中，该第一各向异性蚀刻采用光致抗蚀剂37作为蚀刻掩模蚀刻金属硬掩模层36的金属材料。然后采用第二各向异性蚀刻将金属硬掩模层36中的图形转移到电介质硬掩模层32中，该第二各向异性蚀刻蚀刻电介质硬掩模层32的电介质材料。
随后例如通过灰化去除光致抗蚀剂37。
参考图3，进行各向异性蚀刻以将金属硬掩模层36中的图形转移到互连层面电介质层30中。通过该各向异性蚀刻形成此处称为空腔31的开口，该开口具有第二宽度w2并且从金属硬掩模层36的顶表面延伸到互连层面电介质层30的底部。
该各向异性蚀刻可以采用蚀刻剂的等离子体。可以基于互连层面电介质层30中的电介质材料的成分、该各向异性蚀刻对金属硬掩模层36的金属材料的选择性（即，互连层面电介质层30的被去除的（一种或多种）电介质材料的厚度与金属硬掩模层36的被去除的（一种或多种）金属材料的厚度的比），选择用于蚀刻剂的物种（species）。在一个实施例中，如果互连层面电介质层30包括有机硅酸盐玻璃，并且金属硬掩模层36包括诸如TaN、TiN和/或WN的金属氮化物和/或诸如TaC、TiC和/或WC的金属碳化物，则可以实现大于10的选择性。
参考图4，将第一示例性结构放置在构造成用于等离子体蚀刻（即反应离子蚀刻）的处理室中。对该第一示例性结构进行采用含氟代烃的等离子体的各向异性蚀刻。在该各向异性蚀刻的初始阶段期间，金属硬掩模层36中的图形被转移到含氮电介质层28的上部中。
供给到该处理室中的气体的成分包括具有CxHyFz的组成的一种或多种氟代烃气体（下文中称为“氟代烃气体”），其中x是选自3、4、5和6的整数，y和z是正整数，并且y大于z。例如，该氟代烃气体包括C3H5F3、C3H6F2、C3H7F、C3H4F2、C3H5F、C3H3F、C4H6F4、C4H7F3、C4H8F2、C4H9F、C4H5F3、C4H6F2、C4H7F、C4H4F2、C4H5F、C5H7F5、C5H8F4、C5H9F3、C5H10F2、C5H11F、C5H6F4、C5H7F3、C5H8F2、C5H9F、C5H5F3、C5H6F2、C5H7F、C6H8F6、C6H9F5、C6H10F4、C6H11F3、C6H12F2、C6H13F、C6H7F5、C6H8F4、C6H9F3、C6H10F2、C6H11F、C6H6F4、C6H7F3、C6H8F2和C6H9F中的一种或多种。对应地，含氟代烃的等离子体包括CxHyFz的离子。可选地，供给到该处理室中的气体的成分可以包括O2、N2、Ar、CO和/或CO2。换而言之，含氟代烃的等离子体可选地包括氧的等离子体。
CxHyFz的非限制性具体实例包括烷（alkanes）、烯（alkenes）和炔（alkynes）。
在一个实施例中，氟代烃气体可以包括化学式为CxHyFz的一种或多种烷氟代烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。该一种或多种烷氟代烷烃气体可以包括但不限于：诸如1-氟丙烷、2-氟丙烷的由C3H7F表示的饱和直线氟代烃（liner fluorohydrocarbons）；诸如1,1-二氟丙烷、2,2-二氟丙烷、1,2-二氟丙烷、1,3-二氟丙烷的由C3H6F2表示的饱和直线氟代烃；诸如1,1,1-三氟丙烷、1,1,2-三氟丙烷、1,1,3-三氟丙基、1,2,2-三氟的由C3H5F3表示的饱和直线氟代烃；诸如氟环丙烷的由C3H5F表示的饱和环氟烃；诸如1,2-二氟环丙烷的由C3H4F2表示的饱和环氟烃；诸如1-氟代丁烷、2-氟代丁烷的由C4H9F表示的饱和直线氟代烃；诸如1-氟-2-甲基丙烷、1,1-二氟丁烷、2,2-二氟丁烷、1,2-二氟丁烷、1,3-二氟丁烷、1,4-二氟丁烷、2,3-二氟丁烷、1,1-二氟2-甲基丙烷、1,2-二氟-2-甲基丙烷、1,3-二氟-2-甲基丙烷的由C4H8F2表示的饱和直线氟代烃；诸如1,1,1-三氟丁烷、1,1,1-三氟-2-甲基丙烷、1,1,2-三氟丁烷、1,1,3-三氟丁烷、1,1,4-三氟丁烷、2,2,3-三氟丁烷，2,2,4-三氟丁烷、1,1,2-三氟-2-甲基丙烷的由C4H7F3表示的饱和直线氟代烃；诸如1,1,1,2-四氟丁烷、1,1,1,3-四氟丁烷、1,1,1,4-四氟丁烷、1,1,2,2-四氟丁烷、1,1,2,3-四氟丁烷、1,1,2,4-四氟丁烷、1,1,3,3-四氟丁烷、1,1,3,4-四氟丁烷、1,1,4,4-四氟丁烷、2,2,3,3-四氟丁烷、2,2,3,4-四氟丁烷、1,2,3,4-四氟乙烷、1,1,1,2-四氟-2-甲基丙烷、1,1,1,3-四氟-2-甲基丙烷、1,1,2,3-四氟-2-甲基丙烷、1,1,3,3-四氟-2-甲基丙烷的由C4H6F4表示的饱和直线氟代烃；诸如氟环丁烷的由C4H7F表示的饱和环氟烃；诸如1,1-二氟环丁烷、1,2-二氟环丁烷、1,3-二氟环丁烷的由C4H6F2表示的饱和环氟烃；诸如1,1,2-三氟环丁烷、1,1,3-三氟环丁烷的由C4H5F3表示的饱和环氟烃；诸如1-氟戊烷、2-氟戊烷、3-氟戊烷、1-氟-2-甲基丁烷、1-氟-3-甲基丁烷、2-氟-3-甲基丁烷、1-氟-2,2-二甲基丙烷的由C5H11F表示的饱和直线氟烯烃；诸如1,1-二氟戊烷、2,2-二氟戊烷、3,3-二氟戊烷、1,2-二氟戊烷、1,3-二氟戊烷、1,4-二氟戊烷、1,5-二氟戊烷、1,1-二氟-2-甲基丁烷、1,1-二氟-3-甲基丁烷、1,2-二氟-2-甲基丁烷、1,2-二氟-3-甲基丁烷、1,3-二氟-2-甲基丁烷、1,3-二氟-3-甲基丁烷、1,4-二氟-2-甲基丁烷、2,2-二氟-3-甲基丁烷、2,3-二氟-2-甲基丁烷、1,1-二氟-2,2-二甲基丙烷、1,3-二氟2,2-二甲基丙烷、1-氟-2-氟甲基丁烷的由C5H10F2表示的饱和直线氟烯烃；诸如1,1,1-三氟戊烷、1,1,2-三氟戊烷、1,1,3-三氟戊烷、1,1,4-三氟戊烷、1,1,1-三氟-2-甲基丁烷、1,1,2-三氟2,3-二甲基丙烷的由C5H9F3表示的饱和直线氟代烃；诸如氟环丙烷、1-氟-2-甲基环丁烷、1-氟-3-甲基环丁烷、（氟甲基）环丁烷的由C5H9F表示的饱和环氟烃；诸如1,2-甲基环丁烷、1,3-甲基环丁烷、1,1-二氟-2-甲基环丁烷、1,1-二氟-3-甲基环丁烷的由C5H8F2表示的饱和环氟烃；诸如1,1,2-三氟环戊烷、1,2,3,三氟环戊烷的由C5H7F3表示的饱和环氟烃。
作为补充或者备选地，氟代烃气体可以包括化学式为CxHyFz的一种或多种烯氟代烷烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。该一种或多种烯氟代烯烃气体可以包括但不限于：诸如3-氟丙烯、1-氟丙烯、2-氟丙烯的由C3H5F表示的不饱和直线氟代烃；诸如1,1-二氟丙烯、3,3-二氟丙烯的由C3H4F2表示的不饱和直线氟代烃；诸如3-氟环丙烯、1-氟环丙烯的由C3H3F表示的不饱和环氟烃；诸如1-氟丁烯、2-氟丁烯、3-氟丁烯、4-氟丁烯、1-氟-2-丁烯、2-氟-2-丁烯、1-氟-2-甲基丙烯、3-氟-2-甲基丙烯、2-（氟甲基）-丙烯的由C4H7F表示的不饱和直线氟代烃；诸如1,1-二氟-2-甲基丙烯、3,3-二氟-2-甲基丙烯、2-（氟甲基）-氟丙烯、3,3-二氟丁烯、4,4-二氟丁烯、1,2-二氟丁烯、1,1-二氟-2-丁烯、1,4-二氟-2-丁烯的由C4H6F2表示的不饱和直线氟代烃；诸如4,4,4-三氟丁烯、3,3,4-三氟丁烯、1,1,1-三氟-2-丁烯、1,1,4-三氟-2-丁烯的由C4H5F3表示的不饱和直线氟代烃；诸如1-氟环丁烯、3-氟环丁烯的由C4H5F表示的不饱和环氟烃；诸如3,3-二氟环丁烯、3,4-二氟环丁烯的由C4H4F2表示的不饱和环氟烃；诸如1-氟戊烯、2-氟戊烯、3-氟戊烯、4-氟戊烯、5-氟戊烯、1-氟-2-戊烯、2-氟-2-戊烯、3-氟-2-戊烯、4-氟-2-戊烯、5-氟-2-戊烯、1-氟-2-甲基丁烯、1-氟-3-甲基丁烯、3-氟-2-甲基、3-氟-3-甲基丁烯、4-氟-2-甲基丁烯、4-氟-3-甲基丁烯、1-氟-2-甲基-2-丁烯、1-氟-3-甲基-2-丁烯、2-氟-3-甲基-2-丁烯、2-（氟甲基）-丁烯的由C5H9F表示的不饱和直线氟代烃；诸如3,3-二氟戊烯、4,4-二氟戊烯、5,5-二氟戊烯、1,2-二氟戊烯、3,4-二氟戊烯、3,5-二氟戊烯、4,5-二氟戊烯的由C5H8F2表示的不饱和直线氟代烃；诸如1-氟环戊烯、3-氟环戊烯、4-氟环戊烯的由C5H7F表示的不饱和环氟烃；诸如3,3-二氟环戊烯、4,4-二氟环戊烯、1,3-二氟环戊烯、1,4-二氟环戊烯、3,5-二氟环戊烯的由C5H6F2表示的不饱和环氟烃。
作为补充或者备选地，该氟代烃气体可以包括化学式为CxHyFz的一种或多种炔氟代烃气体，其中x是选自3、4和5的整数，y和z是正整数，并且y大于z。该一种或多种炔氟代烃气体可以包括但不限于：诸如3-氟丙炔的由C3H3F表示的不饱和直线氟代烃；诸如3,3-二氟丙炔的由C3H2F2表示的不饱和直线氟代烃；诸如3-氟丁炔、4-氟丁炔、1-氟-2-丁炔的由C4H5F表示不饱和直线氟代烃；诸如3,3-二氟丁炔、4,4-二氟丁炔、3,4-二氟丁炔、1,4-二氟-2-丁炔的由C4H4F2表示的不饱和直线氟代烃；诸如3-氟戊炔、4-氟戊炔、5-氟戊炔、1-氟-2-戊炔、4-氟-2-戊炔、5-氟-2-戊炔、3-(氟甲基)-丁炔的由C5H7F表示的不饱和直线氟代烃；诸如3,3-二氟戊炔、4,4-二氟戊炔、5,5-二氟戊炔、3,4-二氟戊炔、4,5-二氟戊炔、1,1-二氟-2-戊炔、4,4-二氟-2-戊炔、5,5-二氟-2-戊炔、4,5-二氟-2-戊炔、3-（二氟甲基）-丁炔、3-（氟甲基）-4-氟丁炔的由C5H6F2表示的不饱和直线氟代烃。
在该各向异性蚀刻期间,含氟代烃的等离子体产生含氟代烃的聚合物。含氟代烃的聚合物沉积在含氮电介质层28的凹陷表面上从而形成第一含氟代烃聚合物部分29，并且沉积在金属硬掩模层36的顶表面上从而形成第二含氟代烃聚合物部分23。第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃聚合物包含碳、氢和氟。碳在含氟代烃聚合物中的原子浓度大于氟在含氟代烃聚合物中的原子浓度。
在第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中，含氟代烃聚合物中的碳的原子浓度大于氟的原子浓度。换而言之，在该含氟代烃聚合物中碳与氟的原子比大于1。因此，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃聚合物是“富碳”聚合物。如此处所使用的，如果碳的原子浓度大于氟的原子浓度，则含氟代烃的聚合物是“富碳的”。
该含氟代烃聚合物包含为在富碳含氟代烃聚合物33中碳的原子浓度的至少一半的原子浓度的氢。在一个实施例中，该含氟代烃的聚合物中氢与碳的原子比在0.5到3.0之间。
该含氟代烃的聚合物是碳基聚合物，即，其中所有键的超过10%与至少一个碳原子键合。在一个实施例中，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分中的含氟代烃的聚合物包括原子浓度为30%到40%之间的碳、原子浓度为40%到50%之间的氢、原子浓度为5.0%到10.0%之间的氟、以及原子浓度不到5%的氧。
通过含氟代烃的等离子体在空腔31下方各向异性蚀刻含氮电介质层28的物理暴露部分。开口，即空腔31，存在于金属硬掩模层36、电介质盖层32以及互连层面电介质层30中并且至少向下延伸到含氮电介质层28的上部中。第一含氟代烃聚合物部分29中的含氟代烃的聚合物与含氮电介质层22中的氮原子反应，从而形成含氮的挥发性化合物。如此处所使用的，如果化合物在297.3K下在真空中蒸发，则其为“挥发性的”。该含氮挥发性化合物形成在含氮电介质层28的凹陷表面上、在该凹陷表面处挥发并且从该凹陷表面蒸发。该含氮的挥发性化合物包括得自于该含氮电介质层和第一含氟代烃聚合物部分29的富碳的含氟代烃聚合物的氮，该富碳的含氟代烃聚合物包括碳和氟并且具有大于1的碳与氟的原子比。
该含氮的挥发性化合物具有为CiHjFkNl的通式，其中i、j、k和l为整数。i的值可以为1-6，就、的值可以为0-8，k的值可以为0-6，并且l的值可以为0-4，当然对于i、j、k和l中的每一个可以采用更小和更大的值。该含氮挥发性化合物在含氮电介质层22的凹陷表面处挥发并且从该凹陷表面被去除。相对照地，第二含氟代烃聚合物部分23中的含氟代烃聚合物不与下面的金属硬掩模层36的金属材料反应。第二含氟代烃聚合物部分23包括与第一含氟代烃聚合物部分29相同的富碳的含氟代烃聚合物，并且不包含氮。
因此，第一含氟代烃聚合物部分29的平均厚度在稳态厚度下饱和，该稳态厚度在此被称为第一厚度。该第一厚度通常为0.2nm到1.0nm，当然可以采用更小和更大的厚度，取决于含氟代烃等离子体的成分和能量。由于第二含氟代烃聚合物部分23中的含氟代烃的聚合物不与下面的金属硬掩模层36的金属材料反应，因此第二含氟代烃聚合物部分的平均厚度趋向于随着各向异性蚀刻的进展而持续增加，或者在大于该第一厚度的厚度饱和。第二厚度的饱和值可以为1nm到3nm，当然该饱和值可以更小或更大，取决于含氟代烃等离子体的成分和能量。在该各向异性蚀刻的整个持续时段，第二厚度都大于第一厚度。
相对于等离子体具有相当动能的采用CF4或CHF3的离子的常规等离子体处理，在该各向异性蚀刻中产生的含氟代烃聚合物的量趋向于极其丰富，因为相对于在常规各向异性蚀刻工艺中采用的CF4或CHF3，源气体具有高原子百分比的碳和高原子百分比的氢。例如，在该各向异性蚀刻中产生的含氟代烃聚合物的量至少是采用具有可比较的动能的CF4或CHF3的离子的常规等离子体工艺所产生的聚合物的量的两倍，并且在一些实施例中，十倍或更多倍。因此，本公开的含氟代烃的等离子体的能量可以相对于用于常规各向异性蚀刻工艺的能量显著降低。具体地，当常规等离子体需要200eV的最小离子能量时，本公开的含氟代烃的等离子体的离子可以具有小于200eV的能量。本公开的含氟代烃的等离子体中的离子可以具有10eV-1keV之间的平均动能。在一个实施例中，本公开的含氟代烃的等离子体中的离子可以具有10eV-100eV之间的平均动能。
由于相对于CF4或CHF3的常规等离子体的碳含量和氢含量，含氟代烃的等离子体的（一种或多种）源气体中的高碳含量和高氢含量，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃聚合物具有与采用CF4或CHF3的等离子体蚀刻工艺中沉积的聚合物不同的属性。例如，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃的聚合物具有在1.8-2.2范围内的折射率，而在采用CF4或CHF3的等离子体蚀刻工艺中沉积的聚合物具有在1.4-1.7范围内的折射率。此外，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃聚合物具有1.5g/cm3到1.8g/cm3的范围内的密度，而在采用CF4或CHF3的沉积工艺中沉积的聚合物具有大于1.7g/cm3到2.0g/cm3的密度。在一个实施例中，第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23中的含氟代烃的聚合物具有在1.5g/cm3到1.7g/cm3范围内的密度。
在一个实施例中，互连层面电介质层30包括诸如有机硅酸盐玻璃的低k电介质材料，并且含氟代烃的等离子体引起对该低k电介质材料的物理暴露表面的结构损伤。具体地，低k电介质材料的分子之间的化学键被部分损坏，并且氟可以在各向异性蚀刻期间结合到该低k电介质材料中，以便将横向包围空腔31的互连层面电介质层30的垂直表面部分转化成含氟的受损低k材料部分33。含氟的受损低k材料部分33的厚度可以为2nm-20nm，当然也可以采用更小和更大的厚度。由于该聚合物的富碳性质，含氟的受损低k材料部分33的厚度小于在采用可比较的CF4和/或CHF3等离子体的各向异性蚀刻工艺中形成的受损的低k材料部分的厚度。
参考图5，随着各向异性蚀刻继续，金属硬掩模层36中的图形的转移进行到含氮电介质层28的底表面，直到衬底10的顶表面或者可选的下面的金属互连层面结构200的顶表面被暴露。衬底10或者可选的下面的金属互连层面结构200可以用作该各向异性蚀刻的蚀刻停止层。例如，与衬底10的顶表面或者可选的下面的金属互连层面结构200的物理暴露相伴随的含氟代烃的等离子体中的离子的成分变化可以通过光学装置检测，并且该变化可以用作触发各向异性蚀刻的即刻终止或延迟终止（在过蚀刻之后）的信号。
空腔31可以是界定随后要形成的导电线路结构的空间范围的线路沟槽，或者可以是界定随后要形成的导电过孔结构的空间范围的过孔。多个空腔31可以形成在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36的叠层中。
参考图6，例如通过湿法清洁去除在该各向异性蚀刻结束时的任何剩余聚合物。导电材料层34L例如通过电镀、无电镀、物理气相沉积（PVD）、化学气相沉积（CVD）或其组合沉积在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36的叠层中的空腔31中。导电材料层34L包括诸如Cu、Al、W、TiN、TaN、WN、TiC、TaC、WC及其组合的至少一种金属材料。所沉积的导电材料层34的导电材料完全填充在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36的叠层中的空腔31。
参考图7，例如通过化学机械平坦化（CMP）去除电介质盖层32和金属硬掩模层36的顶表面上的过量导电材料。电介质盖层32可以用作该平面化工艺的停止层。在平面化之后的导电材料层34L的剩余部分构成金属互连结构34，该金属互连结构34可以是导电线路或者导电过孔，取决于导电材料层34L的横向范围以及导电材料层34L相对于可选的下面的金属互连层面结构200（如果存在）中的下面的至少一个导电结构24的以及相对于可以可选地形成的上覆的导电结构的拓扑特征（topological feature）。
参考图8，可以可选地形成上覆的互连层面结构500。上覆的互连层面结构500可以包括例如上覆的含氮电介质层38、上覆的互连层面电介质层50、上覆的电介质层52和上覆的金属互连结构54。例如，可以采用与图2-7的处理步骤中相同的方法形成上覆的互连层面结构500。
参考图9，可以通过修改图2的处理步骤使得空腔31不在从光致抗蚀剂37到互连层面电介质层30的上部的图形转移结束时延伸到含氮电介质层28的顶表面，从图1的第一示例性结构得到根据本公开的第二实施例的第二示例性结构。在第二示例性结构中形成的空腔31在此处称为过孔空腔31'。因此，在与图3的处理步骤对应的处理步骤，在去除了光致抗蚀剂37之后，在过孔空腔31'的底表面与含氮电介质层28的顶表面之间存在有限距离。互连层面电介质层30的最上表面与过孔空腔31'的底面之间的垂直距离可以为互连层面电介质层30的最上表面与互连层面电介质层30的最下表面之间的垂直距离的15%到85%。在该蚀刻结束时的过孔空腔31'的宽度在此处称为过孔宽度wv。过孔空腔31'的图形可以被选择成界定后来要形成的导电过孔结构的区域。
参考图10，在第二示例性结构上施加另一种光致抗蚀剂47，并且对光致抗蚀剂47进行光刻图形化以在其中形成开口49。开口49覆盖空腔31，并且开口49的区域可以包括空腔31的整个区域。开口49的宽度此处称为线路宽度w1。开口49的图形可以被选择成界定后来要形成的导电线路结构的区域。
参考图11，进行各向异性蚀刻以将金属硬掩模层36中的图形转移到互连层面电介质层30的上部中来形成线路空腔41。同时，该各向异性蚀刻也使过孔空腔31'的底表面凹陷。包括线路空腔41和过孔空腔31'的双镶嵌集成空腔形成在互连层面电介质层30、电介质盖层32和金属硬掩模层36的材料叠层中。线路空腔41的平面底表面可以位于互连层面电介质层30的最低表面与互连层面电介质层30的最顶表面之间的层面处。
该各向异性蚀刻可以采用与第一实施例相同的蚀刻剂的等离子体。可以基于互连层面电介质层30中的电介质材料的成分以及各项异性蚀刻对于金属硬掩模层36的金属材料的选择性，选择用于蚀刻剂的物种。在一个实施例中，如果互连层面电介质层30包括有机硅酸盐玻璃，并且金属硬掩模层36包括诸如TaN、TiN和/或WN的金属氮化物和/或诸如TaC、TiC和/或WC的金属碳化物，则可以实现大于10的选择性。
参考图12，将第二示例性结构放置在构造成用于等离子体蚀刻的处理室中。对该第二示例性结构进行采用含氟代烃的等离子体的各向异性蚀刻。在该各向异性蚀刻的初始阶段期间，过孔空腔31'中的图形被转移到含氮电介质层28的上部中。
可以采用与第一实施例中相同的含氟代烃的等离子体。因此，第一含氟代烃聚合物部分29形成在含氮电介质层28的凹陷表面上，并且第二含氟代烃聚合物部分23形成在金属硬掩模层36的顶表面上。第一含氟代烃聚合物部分29和第二含氟代烃聚合物部分23的成分和物理属性与第一实施例中的相同。因此，通过来自含氮电介质层28中的氮原子和在第一含氟代烃聚合物部分29中存在的富碳的含氟代烃聚合物的反应，在第二含氟代烃聚合物部分23中形成相同的含氮挥发性化合物。
在一个实施例中，互连层面电介质层30包括诸如有机硅酸盐玻璃的低k电介质材料，并且含氟代烃的等离子体引起对该低k电介质材料的物理暴露表面的结构损伤。因此，在各向异性蚀刻过程中氟可以被结合到互连层面电介质层30的低k电介质材料中，从而分别转化线路空腔41周围的互连层面电介质层30的垂直表面部分以形成含氟的受损低k材料部分43，转化在线路空腔41的底部处的互连层面电介质层30的水平表面部分以形成水平的含氟受损低k材料部分35，并且转化在过孔空腔31'周围的互连层面电介质层30的垂直表面部分以形成下部垂直含氟受损低k材料部分33'。各种含氟的受损低k材料部分（43、35、33’）的厚度可以为2nm-20nm，当然也可以采用更小和更大的厚度。由于该CHF离子的富碳性质和较低的能量，水平含氟受损低k材料部分35的厚度小于在采用可比较的CF4和/或CHF3等离子体的各向异性蚀刻工艺中形成的受损的低k材料区域的厚度。
参考图13，随着各向异性蚀刻继续，过孔空腔31'中的图形到含氮电介质层28中的转移进行到含氮电介质层28的底表面，直到衬底10的顶表面或者可选的下面的金属互连层面结构200的顶表面被暴露。衬底10或者可选的下面的金属互连层面结构200可以用作该各向异性蚀刻的蚀刻停止层。例如，与衬底10的顶表面或者可选的下面的金属互连层面结构200的物理暴露相伴随的含氟代烃的等离子体中的离子的成分变化可以通过光学装置检测，并且该变化可以用作触发各向异性蚀刻的即刻终止或延迟终止（在过蚀刻之后）的信号。多个双镶嵌集成空腔（41、31’）可以形成在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36的叠层中。
参考图14，例如通过湿法清洁去除在该各向异性蚀刻结束时的任何剩余聚合物。导电材料层34L例如通过电镀、无电镀、物理气相沉积（PVD）、化学气相沉积（CVD）或其组合沉积在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36的叠层中的空腔31中。导电材料层34L包括诸如Cu、Al、W、TiN、TaN、WN、TiC、TaC、WC及其组合的至少一种金属材料。所沉积的导电材料层34L的导电材料完全填充在含氮电介质层28、互连层面电介质层30、电介质盖层32和金属硬掩模层36内的双镶嵌集成空腔（41、31’）。
参考图15，例如通过化学机械平坦化（CMP）去除电介质盖层32和金属硬掩模层36的顶表面上的过量导电材料。电介质盖层32可以用作该平面化工艺的停止层。在平面化之后的导电材料层34L的剩余部分构成金属互连结构34，金属互连结构34是集成的线路和过孔结构。
尽管已经就特定实施例描述了本公开，但是显然，考虑到前面的描述，大量备选方案、修改和变型对于本领域技术人员是显而易见的。因此，本公开意图包含落入本公开和后面的权利要求的范围和精神内所有这些备选方案、修改和变型。

Claims (24)

1.一种形成金属互连结构的方法，包括：
形成自下而上包括衬底、含氮电介质层、互连层面电介质材料层和硬掩模层的叠层；
在所述硬掩模层和所述互连层面电介质材料层中形成开口；以及
采用含氟代烃的等离子体各向异性蚀刻位于所述开口下方的所述含氮电介质层的物理暴露部分，其中挥发性化合物形成在所述含氮电介质层的表面上并且从所述表面蒸发，其中所述挥发性化合物包括源自所述含氮电介质层的氮以及富碳聚合物，所述富碳聚合物包含碳和氟并且具有大于1的碳氟比，
其中所述含氟代烃的等离子体包括CxHyFz的离子，其中x是选自4、5和6的整数，y和z是正整数，并且y大于z。
2.根据权利要求1所述的方法，其中所述含氟代烃的等离子体包括具有在10eV到100eV的范围内的平均动能的离子。
3.根据权利要求1所述的方法，其中在所述各向异性蚀刻过程中，所述富碳的聚合物附加地形成在所述硬掩模层的顶表面上。
4.根据权利要求3所述的方法，其中所述富碳聚合物具有在1.8到2.2范围内的折射率。
5.根据权利要求3所述的方法，其中所述富碳聚合物具有在1.5g/cm3到1.7g/cm3的范围内的密度。
6.根据权利要求1所述的方法，其中所述富碳聚合物包括为所述富碳聚合物中碳的原子浓度的至少一半的原子浓度的氢。
7.根据权利要求6所述的方法，其中所述富碳聚合物中氢与碳的原子比为0.5到3.0之间。
8.根据权利要求1所述的方法，其中所述富碳聚合物具有原子浓度为30％到40％之间的碳、原子浓度为40％到50％之间的氢、原子浓度为5.0％到10.0％之间的氟、以及原子浓度不到5％的氧。
9.根据权利要求1所述的方法，其中所述含氮电介质层包括氮化硅。
10.根据权利要求1所述的方法，其中所述含氮电介质层包括具有小于3.9的介电常数并且包含氮的电介质材料。
11.根据权利要求10所述的方法，其中所述含氮电介质层包含Si、C、O、H和N。
12.根据权利要求1所述的方法，其中所述硬掩模层包括金属材料。
13.根据权利要求12所述的方法，还包括在所述互连层面电介质材料层与所述硬掩模层之间形成具有至少3.9的介电常数的另一硬掩模层。
14.根据权利要求1所述的方法，其中所述互连层面电介质材料层的物理暴露表面被所述含氟代烃的等离子体结构性损伤，并且在所述各向异性蚀刻期间氟被并入到所述互连层面电介质材料层中。
15.根据权利要求1所述的方法，还包括：形成延伸穿过所述含氮电介质层中的开口并且穿过所述硬掩模层和所述互连层面电介质材料层中的所述开口的导电金属互连结构。
16.一种金属互连结构，包括：
自下而上包括衬底、含氮电介质层、互连层面电介质材料层和硬掩模层的叠层；
存在于所述硬掩模层和所述互连层面电介质材料层中的开口，所述开口向下延伸到所述含氮电介质层的至少上部中；以及
位于所述开口中的所述含氮电介质层的表面上的挥发性化合物，其中所述挥发性化合物包括氮和富碳聚合物，所述富碳聚合物包括碳和氟并且具有大于1的碳氟比，
其中采用含氟代烃的等离子体各向异性蚀刻位于所述开口中的所述含氮电介质层形成所述挥发性化合物，其中所述含氟代烃的等离子体包括CxHyFz的离子，其中x是选自4、5和6的整数，y和z是正整数，并且y大于z。
17.根据权利要求16所述的结构，还包括：位于所述硬掩模层的顶表面上并包括与所述富碳聚合物相同的材料且不包含氮的富碳聚合物层。
18.根据权利要求17所述的结构，其中所述富碳聚合物具有在1.8到2.2范围内的折射率。
19.根据权利要求17所述的结构，其中所述富碳聚合物具有在1.5g/cm3到1.7g/cm3的范围内的密度。
20.根据权利要求17所述的结构，其中所述富碳聚合物具有原子浓度为30％到40％之间的碳、原子浓度为40％到50％之间的氢、原子浓度为5.0％到10.0％之间的氟、以及原子浓度不到5％的氧。
21.根据权利要求16所述的结构，其中所述富碳聚合物包括为所述富碳聚合物中碳的原子浓度的至少一半的原子浓度的氢。
22.根据权利要求16所述的结构，其中所述富碳聚合物中氢与碳的原子比为0.5到3.0之间。
23.根据权利要求16所述的结构，其中所述含氮电介质层包括氮化硅。
24.根据权利要求16所述的结构，其中所述含氮电介质层包括具有小于3.9的介电常数并且包含氮的电介质材料。
CN201280050854.XA 2011-10-26 2012-10-25 用于含氮电介质层的低能蚀刻方法 Active CN103946975B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/281,732 2011-10-26
US13/281,732 US9190316B2 (en) 2011-10-26 2011-10-26 Low energy etch process for nitrogen-containing dielectric layer
PCT/US2012/061771 WO2013063179A1 (en) 2011-10-26 2012-10-25 Low energy etch process for nitrogen-containing dielectric layer

Publications (2)

Publication Number Publication Date
CN103946975A CN103946975A (zh) 2014-07-23
CN103946975B true CN103946975B (zh) 2016-08-17

Family

ID=48168457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280050854.XA Active CN103946975B (zh) 2011-10-26 2012-10-25 用于含氮电介质层的低能蚀刻方法

Country Status (4)

Country Link
US (2) US9190316B2 (zh)
CN (1) CN103946975B (zh)
DE (1) DE112012004488T5 (zh)
WO (1) WO2013063179A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916054B2 (en) * 2011-10-26 2014-12-23 International Business Machines Corporation High fidelity patterning employing a fluorohydrocarbon-containing polymer
CN103871961B (zh) * 2012-12-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
JP6104772B2 (ja) * 2013-03-29 2017-03-29 ソニーセミコンダクタソリューションズ株式会社 積層構造体及びその製造方法
US9659857B2 (en) * 2013-12-13 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
US9831154B2 (en) * 2014-07-14 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacuting method of the same
US10217681B1 (en) 2014-08-06 2019-02-26 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching
US9324650B2 (en) * 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
JPWO2016117464A1 (ja) * 2015-01-22 2017-11-02 日本ゼオン株式会社 フッ素化炭化水素化合物充填済みガス充填容器
US9536780B1 (en) * 2016-04-15 2017-01-03 International Business Machines Corporation Method and apparatus for single chamber treatment
CN107403725A (zh) * 2016-05-19 2017-11-28 中芯国际集成电路制造(上海)有限公司 氮化硅薄膜去除方法及半导体器件的制作方法
US12051589B2 (en) 2016-06-28 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10658296B2 (en) 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
JP7190814B2 (ja) 2017-02-13 2022-12-16 ラム リサーチ コーポレーション エアギャップの形成方法
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
CN109148681A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法
US10354955B2 (en) 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
CN111771264A (zh) 2018-01-30 2020-10-13 朗姆研究公司 在图案化中的氧化锡心轴
CN111886689A (zh) * 2018-03-19 2020-11-03 朗姆研究公司 无倒角通孔集成方案
US10395986B1 (en) * 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US10734278B2 (en) * 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
KR20200091526A (ko) * 2019-01-22 2020-07-31 삼성전자주식회사 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10629451B1 (en) 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
US11189497B2 (en) * 2019-05-17 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical planarization using nano-abrasive slurry
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
US11842922B2 (en) * 2021-08-11 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming interconnect structure
US20240105509A1 (en) * 2022-09-23 2024-03-28 Applied Materials, Inc. Middle of line dielectric layer engineering for via void prevention

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529476A (en) * 1983-06-01 1985-07-16 Showa Denko K.K. Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas
CN101911263A (zh) * 2008-01-04 2010-12-08 美光科技公司 蚀刻高纵横比接触的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784719A (en) 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
US6444137B1 (en) * 1990-07-31 2002-09-03 Applied Materials, Inc. Method for processing substrates using gaseous silicon scavenger
US5318667A (en) 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
JP3586899B2 (ja) * 1994-09-22 2004-11-10 ソニー株式会社 半導体装置およびその製造方法
US5814563A (en) 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
US6071597A (en) 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6228775B1 (en) * 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
WO2000005749A2 (en) * 1998-07-23 2000-02-03 Surface Technology Systems Limited Method and apparatus for anisotropic etching
US6849193B2 (en) * 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
TW486733B (en) * 1999-12-28 2002-05-11 Toshiba Corp Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
US6432318B1 (en) * 2000-02-17 2002-08-13 Applied Materials, Inc. Dielectric etch process reducing striations and maintaining critical dimensions
US20010053572A1 (en) * 2000-02-23 2001-12-20 Yoshinari Ichihashi Semiconductor device having opening and method of fabricating the same
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US7074723B2 (en) * 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
US6900133B2 (en) * 2002-09-18 2005-05-31 Applied Materials, Inc Method of etching variable depth features in a crystalline substrate
US6833325B2 (en) 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
KR20050065745A (ko) 2003-12-23 2005-06-30 동부아남반도체 주식회사 반도체 소자의 패턴 형성 방법
US7067435B2 (en) * 2004-09-29 2006-06-27 Texas Instruments Incorporated Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP5186086B2 (ja) * 2005-04-11 2013-04-17 アイメック デュアル・ダマシン・パターニング・アプローチ
US7335588B2 (en) * 2005-04-15 2008-02-26 International Business Machines Corporation Interconnect structure and method of fabrication of same
KR100685903B1 (ko) 2005-08-31 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100720481B1 (ko) 2005-11-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7244313B1 (en) * 2006-03-24 2007-07-17 Applied Materials, Inc. Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
US20080286698A1 (en) 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
US8110342B2 (en) * 2008-08-18 2012-02-07 United Microelectronics Corp. Method for forming an opening
US8232148B2 (en) 2010-03-04 2012-07-31 International Business Machines Corporation Structure and method to make replacement metal gate and contact metal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529476A (en) * 1983-06-01 1985-07-16 Showa Denko K.K. Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas
CN101911263A (zh) * 2008-01-04 2010-12-08 美光科技公司 蚀刻高纵横比接触的方法

Also Published As

Publication number Publication date
US9633948B2 (en) 2017-04-25
WO2013063179A1 (en) 2013-05-02
CN103946975A (zh) 2014-07-23
US20130105996A1 (en) 2013-05-02
DE112012004488T5 (de) 2014-07-10
US9190316B2 (en) 2015-11-17
US20160111374A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
CN103946975B (zh) 用于含氮电介质层的低能蚀刻方法
CN103890918B (zh) 高选择性氮化物蚀刻工艺
TWI295820B (en) Process for selectively etching dielectric layers
JP5494475B2 (ja) プラズマエッチング方法
TWI529885B (zh) 積體電路結構及其製造方法
US20040180551A1 (en) Carbon hard mask for aluminum interconnect fabrication
EP1353364A2 (en) Anisotropic etching of organic-containing insulating layers
CN109786236A (zh) 蚀刻和由此形成的结构
CN105575887B (zh) 互连结构的形成方法
CN103946954A (zh) 采用包含氟代烃的聚合物的高保真构图
CN106558531A (zh) 半导体结构及其制造方法
TW200419712A (en) Pre-etching plasma treatment to form dual damascene with improved profile
JP2012235124A (ja) 半導体装置の製造方法
CN104253081B (zh) 半导体器件的形成方法
TW567530B (en) Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method
CN104183536B (zh) 一种制作半导体器件的方法
CN104282619A (zh) 硅通孔的形成方法
CN105336585B (zh) 刻蚀方法和互连结构的形成方法
TW200824039A (en) Methods for forming semiconductor devices, damascene structures and interconnect structures
KR20040025287A (ko) 듀얼 다마신 공정
CN104078418B (zh) 半导体器件制造方法
CN102412139A (zh) 一种无定形碳硬掩模的等离子体刻蚀方法
CN105336664B (zh) 刻蚀方法
US6900140B2 (en) Anisotropic etching of organic-containing insulating layers
JP2005277375A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant