JPH08181109A - アッシング装置及びレジストのアッシング除去方法 - Google Patents

アッシング装置及びレジストのアッシング除去方法

Info

Publication number
JPH08181109A
JPH08181109A JP31963894A JP31963894A JPH08181109A JP H08181109 A JPH08181109 A JP H08181109A JP 31963894 A JP31963894 A JP 31963894A JP 31963894 A JP31963894 A JP 31963894A JP H08181109 A JPH08181109 A JP H08181109A
Authority
JP
Japan
Prior art keywords
ashing
gas
fluorine
introducing
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31963894A
Other languages
English (en)
Inventor
Yoichi To
洋一 塘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31963894A priority Critical patent/JPH08181109A/ja
Publication of JPH08181109A publication Critical patent/JPH08181109A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 プロセスステップ数を増やすことなく、レジ
ストや、更にクラウンと称される側壁膜等の不要物をき
れいに除去でき、これをコストが安く、歩留りの高いプ
ロセスで達成できるアッシング装置及びレジストのアッ
シング除去方法を提供する。 【構成】 アッシングチャンバー11内に配置された被
アッシング材の被アッシング部を、アッシングガスを用
いて灰化除去するアッシング装置において、アッシング
ガスをアッシングチャンバーに導入する導入系(酸化性
ガス導入系12であるO2 導入系等と、パージガス導入
系13であるN2 導入系等)と、少なくともフッ素系ガ
スをアッシングチャンバーに導入する導入系(14で示
すHF導入系14、水蒸気導入系14等)とを設けてア
ッシングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アッシング装置及びレ
ジストのアッシング除去方法に関する。本発明は、例え
ば電子材料(半導体装置等)の製造プロセスにおいて、
アッシングを用いる場合に利用することができる。
【0002】
【従来技術及びその問題点】従来より、アッシング技術
は、例えば半導体装置の製造プロセスにおいて、フォト
リソグラフィー工程に用いたフォトレジストを灰化除去
する場合や、その他不都合な残存物質を除去するために
用いられている。
【0003】従来のこの種の技術、及びその問題点につ
いて、半導体装置の製造プロセスにおいてフォトリソグ
ラフィー工程により開孔を形成する場合を例にとって説
明すると、次のとおりである。
【0004】フォトレジストをフォトリソグラフィー技
術によりパターニングして、これをマスクとしてエッチ
ングを行って開孔例えば微細コンタクトホールを形成す
ると、下地例えばエッチングストッパ層として用いた層
(例えばTiN)のスパッタ物や、レジストに由来する
堆積物、エッチングガスに由来する堆積物などが複雑に
反応し、これが形成されたコンタクトホールの側壁にほ
とんど不可避的に付着して成膜する。
【0005】これについて図3ないし図5を用いて説明
すると次のとおりである。例えば図3に示すように、下
地基板1上の配線2上に絶縁膜3(例えばSiO2 等の
酸化膜)をレジスト4をマスクとしてエッチングにより
開孔してコンタクトホール(ないしヴィアホール)を形
成する場合、一般に絶縁膜3とエッチング比のとれるT
iNなどの材料によりエッチングストッパ層5を形成す
る。これを図4のようにエッチングすると、絶縁膜3に
コンタクトホール6が形成されるが、このとき、エッチ
ングストッパ層5がスパッタされ、またレジストやエッ
チングガスからはデポ物(堆積物)が生じて、図6のよ
うにクラウンと称される環状の側壁膜7が形成される。
この側壁膜7は、エッチングの保護膜として機能する場
合もあるが、いずれにしても最終的には除去するもので
ある。
【0006】即ち、かかる側壁膜7(クラウン)は、デ
バイス作製工問題であるため、除去する必要があるが、
通常のアッシングではきれいに除去できない。このた
め、通常は、薬液処理や後工程でフッ酸及び水蒸気によ
るフッ酸気相処理(例えばエクスカリバー(装置名)を
使用)を用いる手段などをとる)などによって除去して
いるのが現状である。
【0007】しかしこのような手法は、アッシング後に
さらに何ステップかの処理が必要となるわけで、そのプ
ロセス増によるコスト増、歩留り低下などが問題とな
る。
【0008】
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、プロセスステップ数を増やすことなく、レジスト
や、更に側壁膜等の不要物をきれいに除去でき、これを
コストが安く、歩留りの高いプロセスで達成できるアッ
シング装置及びレジストのアッシング除去方法を提供す
ることを目的としている。
【0009】
【目的を達成するための手段及びその作用】本出願の請
求項1の発明は、アッシングチャンバー内に配置された
被アッシング材の被アッシング部を、アッシングガスを
用いて灰化除去するアッシング装置において、アッシン
グガスをアッシングチャンバーに導入する導入系と、少
なくともフッ素系ガスをアッシングチャンバーに導入す
る導入系とを設けたことを特徴とするアッシング装置で
あって、これにより上記目的を達成するものである。
【0010】本出願の請求項2の発明は、アッシングガ
スをアッシングチャンバーに導入する導入系と、フッ素
系ガス及び水蒸気をアッシングチャンバーに導入する導
入系とを設けたことを特徴とする請求項1に記載のアッ
シング装置であって、これにより上記目的を達成するも
のである。
【0011】本出願の請求項3の発明は、フッ素系ガス
が、少なくともフッ化水素ガスを含有するガス系である
ことを特徴とする請求項1または2に記載のアッシング
装置であって、これにより上記目的を達成するものであ
る。
【0012】本出願の請求項4の発明は、被アッシング
部として少なくともフォトレジストを有する被アッシン
グ材をアッシングするレジストのアッシング除去方法で
あって、アッシングガスをアッシングチャンバーに導入
する導入系と、少なくともフッ素系ガスをアッシングチ
ャンバーに導入する導入系とを設けたアッシング装置を
用いて、フォトレジストを上記アッシングガスによりア
ッシングし、その後、上記フッ素系ガス導入系から少な
くともフッ素系ガスを導入して、アッシングを行うこと
特徴とするレジストのアッシング除去方法であって、こ
れにより上記目的を達成するものである。
【0013】本出願の請求項5の発明は、被アッシング
部がフォトレジスト及び該フォトレジストを用いて加工
される被加工材の側壁に生成した側壁膜であって、フォ
トレジストを上記アッシングガスによりアッシング後、
上記フッ素系ガス導入系から少なくともフッ素系ガスを
導入して、上記側壁膜のアッシングを行うこと特徴とす
る請求項4に記載のレジストのアッシング除去方法であ
って、これにより上記目的を達成するものである。
【0014】本出願の請求項6の発明は、上記フッ素系
ガス導入系からは、フッ素系ガス及び水蒸気を導入する
ことを特徴とする請求項4または5に記載のレジストの
アッシング除去方法であって、これにより上記目的を達
成するものである。
【0015】本出願の請求項7の発明は、フッ素系ガス
が、少なくともフッ化水素ガスを含有するガス系である
ことを特徴とする請求項4ないし6のいずれかに記載の
レジストのアッシング除去方法であって、これにより上
記目的を達成するものであるであって、これにより上記
目的を達成するものである。
【0016】本発明において、フッ素系ガスは代表的に
はHFであるが、これは除去すべき側壁膜等の材質に応
じて適宜選定すべきものである。本発明のアッシング装
置の好ましい態様は、通常のアッシングやパージ操作に
必要なガス系のほかに、HFとH2 O蒸気導入用の配管
及びこれらを注入する機構を有する構成としたものであ
る。
【0017】本発明のアッシング除去方法の好ましい態
様においては、上記アッシング装置を用いて、最初にレ
ジストをアッシング後、HFとH2 O蒸気を導入して、
側壁保護膜を除去する。
【0018】本発明は、アッシングチャンバー内で、ア
ッシング後連続的にクラウン等の不要物を除去する機構
をアッシング装置に具備させる態様で実施することがで
きる。一般に、従来の通常のアッシング装置は、ガス系
としては、酸化性ガスである代表的にはO2 (場合によ
ってはO2 をオゾンに変えて利用しているものもあ
る。)とパージガス(N2 等、またオゾンを使うもの
は、N2 Oガスであることもある)程度のガス系しか導
入できない構成になっているが、本発明ではこれに更
に、例えばHFとH2 Oガス(水蒸気)も導入できるよ
うに構成する。
【0019】例えば、図1に模式的に示すように、アッ
シングチャンバー11内に配置された被アッシング材の
被アッシング部を、アッシングガスを用いて灰化除去す
るアッシング装置において、アッシングガスをアッシン
グチャンバーに導入する導入系(図示では酸化性ガス導
入系12であるO2 導入系と、パージガス導入系13で
あるN2 導入系)と、少なくともフッ素系ガスをアッシ
ングチャンバーに導入する導入系(図1の構成例におい
ては、符号14で示すHF導入系、15で示す水蒸気導
入系)とを設けたアッシング装置とする。
【0020】このような装置を用いて処理する場合に
は、次に例示する工程を用いることができる。まず図2
に示すように、被アッシング材であるウェハ(基板)の
チャンバー内への導入Iを行い、エッチング後のレジス
トをアッシングによって除去する工程IIを行う。この
段階で、側壁保護膜は完全に除去されていない。次に必
要に応じパージIIIを行い、次いでガス系を切り換え
て、少なくともフッ素系ガス、例えばHFとH2 O蒸気
を導入する。これによって少なくともフッ素系ガスによ
る処理IVを行い、不要物例えばクラウンを除去する。
【0021】最終的にはHFなどの酸は、チャンバーを
痛めるので、不活性ガスでパージする工程Vを行う。そ
の後ウェハ取り出しVIを行う。
【0022】処理後のウェハは、このままでは残留吸着
物があるので、水洗いなどの操作をすることが望まし
い。
【0023】
【実施例】以下に本発明の一実施例について、図面を参
照して説明する。但し、当然のことではあるが、本発明
は以下の実施例により限定されるものではない。
【0024】実施例1 この実施例は、半導体デバイス製造プロセスにおいて、
シリコン基板に微細なコンタクトホールをフォトレジス
ト工程により形成する場合に本発明を適用したものであ
る。
【0025】5インチシリコンウェハの上に、下地配線
としてAlを400nm、及びエッチングストッパ層と
してTiNを50nm、スパッタリングによって蒸着し
て形成した。その後、O3 −TEOSを400nm膜厚
でCVD法により堆積して成膜した。
【0026】このウェハを、100℃で60秒デハイド
レーションベーク後、HMDS(ヘキサメチルジシラザ
ン)により表面疎水化処理を行った。
【0027】この上に、i線用ポジ型レジストであるT
HMR.iP−3000(東京応化製)を1μmの膜厚
になるように回転塗布し、100℃で90秒間ベークし
た。
【0028】これを、ホールパターンを有するマスクを
用いて、i線ステッパであるNSR−2005−i9c
(ニコン(株)製)を用いて、650mJ/cm2 で露
光し、110℃で60秒間PEB(露光後ベーク)し
た。
【0029】その後、NMD−3C(東京応化製、水酸
化テトラメチルアンモニウム水溶液2.38%)で室温
(24℃)で現像を行った(パドル現像、60秒)。
【0030】これを100℃で90秒間ベークして、被
エッチング基板とした。なおかかる基板は、2枚用意し
た。
【0031】この被エッチング基板を、CF4 /O2
合ガスを用い、エッチング装置であるM308((株)
日立製作所製)でエッチングを行った。エッチング後、
1枚の被エッチング基板は、本発明を適用して、図1の
装置を用い、ガス導入系12からO2 を導入して、通常
のO2 アッシングの後、ガス系をガス導入系14,15
を用いて切り換えて、HF50sccm/H2 Oベーパ
100sccmの混合ガスとして、10秒間処理した。
他の1枚の被エッチング基板は、通常のアッシングのみ
にとどめた。
【0032】その後両方のアッシング後のウェハ基板を
水洗いし、100℃で60秒間乾燥した。
【0033】これら2枚の処理後のウェハをへき開し、
コンタクトホール部(0.6μm径)の断面をS900
SEM((株)日立製作所製)で5万倍に拡大し観察し
た。その結果、O2 アッシングの後にHF処理工程を行
った本発明の適用のウェハについては、クラウンがみら
れなかった。O2 アッシングのみのものは、クラウンが
観察された。
【0034】上述の如く、本発明を適用することによ
り、同一チャンバーでプロセスステップ数を増やすこと
なく、レジスト以外の不要物であるクラウンもきれいに
除去でき、コストが安く、歩留りの高いプロセスが提供
できるようになった。
【0035】
【発明の効果】以上説明したように、本発明によれば、
プロセスステップ数を増やすことなくレジストや、更に
側壁膜等の不要物をきれいに除去でき、これをコストが
安く、歩留りの高いプロセスで達成できるアッシング装
置及びレジストのアッシング除去方法を提供することが
できた。
【図面の簡単な説明】
【図1】本発明のアッシング装置の構成の一例を示す概
念図である。
【図2】本発明のアッシング方法の工程の一例を示すフ
ロー図である。
【図3】背景技術を示す図である(1)。
【図4】背景技術を示す図である(2)。
【図5】背景技術を示す図である(3)。
【符号の説明】
I ウェハ導入 II アッシング III パージ IV HF,H2 O処理 V パージ IV ウェハ取り出し 11 アッシングチャンバー 12 アッシングガス導入系(酸化性ガスであるO
2 導入系) 13 アッシングガス導入系(パージガスであるN
2 導入系) 14 少なくともフッ素系ガスを導入する導入系
(HF導入系) 15 少なくともフッ素系ガスを導入する導入系
(水蒸気導入系)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】アッシングチャンバー内に配置された被ア
    ッシング材の被アッシング部を、アッシングガスを用い
    て灰化除去するアッシング装置において、 アッシングガスをアッシングチャンバーに導入する導入
    系と、 少なくともフッ素系ガスをアッシングチャンバーに導入
    する導入系とを設けたことを特徴とするアッシング装
    置。
  2. 【請求項2】アッシングガスをアッシングチャンバーに
    導入する導入系と、 フッ素系ガス及び水蒸気をアッシングチャンバーに導入
    する導入系とを設けたことを特徴とする請求項1に記載
    のアッシング装置。
  3. 【請求項3】フッ素系ガスが、少なくともフッ化水素ガ
    スを含有するガス系であることを特徴とする請求項1ま
    たは2に記載のアッシング装置。
  4. 【請求項4】被アッシング部として少なくともフォトレ
    ジストを有する被アッシング材をアッシングするレジス
    トのアッシング除去方法であって、 アッシングガスをアッシングチャンバーに導入する導入
    系と、少なくともフッ素系ガスをアッシングチャンバー
    に導入する導入系とを設けたアッシング装置を用いて、 フォトレジストを上記アッシングガスによりアッシング
    し、その後、 上記フッ素系ガス導入系から少なくともフッ素系ガスを
    導入して、アッシングを行うこと特徴とするレジストの
    アッシング除去方法。
  5. 【請求項5】被アッシング部がフォトレジスト及び該フ
    ォトレジストを用いて加工される被加工材の側壁に生成
    し側壁膜であって、 フォトレジストを上記アッシングガスによりアッシング
    後、 上記フッ素系ガス導入系から少なくともフッ素系ガスを
    導入して、上記側壁膜のアッシングを行うこと特徴とす
    る請求項4に記載のレジストのアッシング除去方法。
  6. 【請求項6】上記フッ素系ガス導入系からは、 フッ素系ガス及び水蒸気を導入することを特徴とする請
    求項4または5に記載のレジストのアッシング除去方
    法。
  7. 【請求項7】フッ素系ガスが、少なくともフッ化水素ガ
    スを含有するガス系であることを特徴とする請求項4な
    いし6のいずれかに記載のレジストのアッシング除去方
    法。
JP31963894A 1994-12-22 1994-12-22 アッシング装置及びレジストのアッシング除去方法 Pending JPH08181109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31963894A JPH08181109A (ja) 1994-12-22 1994-12-22 アッシング装置及びレジストのアッシング除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31963894A JPH08181109A (ja) 1994-12-22 1994-12-22 アッシング装置及びレジストのアッシング除去方法

Publications (1)

Publication Number Publication Date
JPH08181109A true JPH08181109A (ja) 1996-07-12

Family

ID=18112535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31963894A Pending JPH08181109A (ja) 1994-12-22 1994-12-22 アッシング装置及びレジストのアッシング除去方法

Country Status (1)

Country Link
JP (1) JPH08181109A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539641A (ja) * 1999-03-15 2002-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体の接触抵抗を減少させるための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539641A (ja) * 1999-03-15 2002-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体の接触抵抗を減少させるための方法

Similar Documents

Publication Publication Date Title
US5883011A (en) Method of removing an inorganic antireflective coating from a semiconductor substrate
JPH10199864A (ja) 反射防止膜のエッチング方法
US6283131B1 (en) In-situ strip process for polysilicon etching in deep sub-micron technology
JP2741168B2 (ja) シリコン基またはゲルマニウム基が含有されたフォトレジスト除去方法
JPH0945633A (ja) 半導体集積回路装置の微細ホールの形成方法
US6218084B1 (en) Method for removing photoresist layer
JPH04251925A (ja) 半導体装置の製造方法
US20070161255A1 (en) Method for etching with hardmask
JPH10150027A (ja) 半導体装置の微細レジストパターンの形成方法
JPH08181109A (ja) アッシング装置及びレジストのアッシング除去方法
JP3362566B2 (ja) Si3N4膜の形成方法
JPH01100946A (ja) 半導体装置の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JPH07321091A (ja) エッチング方法及び配線形成方法
JPH08236506A (ja) 半導体装置の製造方法
JP3113040B2 (ja) 半導体装置の製造方法
JPH05109673A (ja) 半導体装置の製造方法
JP2000031123A (ja) 半導体装置の製造方法
US20020164543A1 (en) Bi-layer photolithographic process
JPH0799178A (ja) 半導体装置の製造方法
JPH07135198A (ja) エッチング方法
JPH07263406A (ja) 半導体装置の製造方法
JPH11176807A (ja) 半導体装置の製造方法
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
JPH06168917A (ja) レジスト除去方法