JPH06168917A - レジスト除去方法 - Google Patents
レジスト除去方法Info
- Publication number
- JPH06168917A JPH06168917A JP34526492A JP34526492A JPH06168917A JP H06168917 A JPH06168917 A JP H06168917A JP 34526492 A JP34526492 A JP 34526492A JP 34526492 A JP34526492 A JP 34526492A JP H06168917 A JPH06168917 A JP H06168917A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ashing
- gas
- etching
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体素子形成の工程で様々に変質したレジ
ストを、下地膜等にダメージを与えず、しかも残渣を残
さずに完全に剥離除去することができる、レジスト除去
方法を提供することを目的とする。 【構成】 上面にレジスト１４を塗布した半導体基板１
１を所定温度に保持し、Ｏ2 とＦ系ガスの混合ガスを放
電させて生成したプラズマによって、レジスト１４をア
ッシング除去する。次いで前記工程で発生した残渣１５
を、酸洗浄によって除去する。アッシング処理にＯ2 と
共にＦ系ガスの混合ガスを用いることで、ドライエッチ
ング等で変質したレジスト１４がアッシング除去され
る。しかもアッシング時に半導体基板１１の温度を所定
温度に保持することで、下地のＳｉＯ2 膜１２へのダメ
ージを抑えると共に、アッシングによる残渣１５が、酸
洗浄によって除去可能なものとなる。
ストを、下地膜等にダメージを与えず、しかも残渣を残
さずに完全に剥離除去することができる、レジスト除去
方法を提供することを目的とする。 【構成】 上面にレジスト１４を塗布した半導体基板１
１を所定温度に保持し、Ｏ2 とＦ系ガスの混合ガスを放
電させて生成したプラズマによって、レジスト１４をア
ッシング除去する。次いで前記工程で発生した残渣１５
を、酸洗浄によって除去する。アッシング処理にＯ2 と
共にＦ系ガスの混合ガスを用いることで、ドライエッチ
ング等で変質したレジスト１４がアッシング除去され
る。しかもアッシング時に半導体基板１１の温度を所定
温度に保持することで、下地のＳｉＯ2 膜１２へのダメ
ージを抑えると共に、アッシングによる残渣１５が、酸
洗浄によって除去可能なものとなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造プロセスに
おける、半導体基板上のレジスト除去方法に関するもの
である。
おける、半導体基板上のレジスト除去方法に関するもの
である。
【０００２】
【従来の技術】半導体製造プロセスにおいては、半導体
基板上へのパターン形成及び不純物の拡散等、レジスト
をマスクとして用いる様々な工程がある。また、それぞ
れの工程が終了した後には、レジストの剥離除去工程が
設けられているが、この工程においては、下地となるＳ
ｉ基板及びＳｉＯ2 膜等にダメージを与えず、しかも残
渣を残すことなく、レジストを完全に剥離除去すること
が要求される。
基板上へのパターン形成及び不純物の拡散等、レジスト
をマスクとして用いる様々な工程がある。また、それぞ
れの工程が終了した後には、レジストの剥離除去工程が
設けられているが、この工程においては、下地となるＳ
ｉ基板及びＳｉＯ2 膜等にダメージを与えず、しかも残
渣を残すことなく、レジストを完全に剥離除去すること
が要求される。
【０００３】レジストをマスクとして用いる工程に、Ｓ
ｉＯ2 膜上の多結晶Ｓｉをドライエッチングする工程が
ある。この工程においては、ＳＦ6 又はＣｌ2 とＣ2Ｃ
ｌＦ5の混合ガスをエッチングガスとして、ＳｉＯ2 膜
上の多結晶Ｓｉをドライエッチングしていた。そして、
ドライエッチングのマスクとして用いていたレジスト
は、アッシング処理を行うことで、除去していた。これ
は、レジストを酸素プラズマに晒、該酸素プラズマによ
って酸化除去する方法である。
ｉＯ2 膜上の多結晶Ｓｉをドライエッチングする工程が
ある。この工程においては、ＳＦ6 又はＣｌ2 とＣ2Ｃ
ｌＦ5の混合ガスをエッチングガスとして、ＳｉＯ2 膜
上の多結晶Ｓｉをドライエッチングしていた。そして、
ドライエッチングのマスクとして用いていたレジスト
は、アッシング処理を行うことで、除去していた。これ
は、レジストを酸素プラズマに晒、該酸素プラズマによ
って酸化除去する方法である。
【０００４】
【発明が解決しようとする課題】しかし、近年の環境破
壊問題に伴い、多結晶Ｓｉのドライエッチングに用いら
れていたＣ2 ＣｌＦ5 は、規制対象フロンガスに指定さ
れたため、これに変わるドライエッチングチング方法が
種々検討された。そこで提案されたエッチング方法が、
低温エッチング方法である。低温エッチング方法は、エ
ッチングガスとしてＳＦ6 または、Ｃｌ2 ガスのみを用
い、ウェハ温度を低温に保った状態でドライエッチング
を行う方法である。通常、ＳＦ6または、Ｃｌ2 ガスの
みを用いるドライエッチング方法では、ＳｉＯ2 膜と多
結晶Ｓｉとのエッチング選択比は高いものの、レジスト
膜の下層の多結晶Ｓｉにアンダーカットが発生してい
た。しかし、ドライエッチング時のウェハ温度を、低温
に保つことで、エッチング選択比が高く、しかもアンダ
ーカットを発生させずに、多結晶Ｓｉの異方性エッチン
グを行うことができた。
壊問題に伴い、多結晶Ｓｉのドライエッチングに用いら
れていたＣ2 ＣｌＦ5 は、規制対象フロンガスに指定さ
れたため、これに変わるドライエッチングチング方法が
種々検討された。そこで提案されたエッチング方法が、
低温エッチング方法である。低温エッチング方法は、エ
ッチングガスとしてＳＦ6 または、Ｃｌ2 ガスのみを用
い、ウェハ温度を低温に保った状態でドライエッチング
を行う方法である。通常、ＳＦ6または、Ｃｌ2 ガスの
みを用いるドライエッチング方法では、ＳｉＯ2 膜と多
結晶Ｓｉとのエッチング選択比は高いものの、レジスト
膜の下層の多結晶Ｓｉにアンダーカットが発生してい
た。しかし、ドライエッチング時のウェハ温度を、低温
に保つことで、エッチング選択比が高く、しかもアンダ
ーカットを発生させずに、多結晶Ｓｉの異方性エッチン
グを行うことができた。
【０００５】しかしながら、上記の低温エッチングによ
って、多結晶Ｓｉ上のレジストが変質してしまう。この
ため、低温エッチングを施した後、多結晶Ｓｉ上のレジ
ストを、酸素プラズマでアッシング除去した場合、以下
のような問題が発生した。即ち、レジストのアッシング
除去に際して、バレル型等のウェハ温度が高くなるアッ
シング装置を用いた場合は、アッシング除去の後に残渣
が発生してしまう。この残渣は、薬液処理によっても除
去が困難なものである。また、ダウンフロー型等の、ウ
ェハ温度が常温を保つタイプのアッシング装置を用いた
場合は、レジストが除去できずに、そのまま残ってしま
う。
って、多結晶Ｓｉ上のレジストが変質してしまう。この
ため、低温エッチングを施した後、多結晶Ｓｉ上のレジ
ストを、酸素プラズマでアッシング除去した場合、以下
のような問題が発生した。即ち、レジストのアッシング
除去に際して、バレル型等のウェハ温度が高くなるアッ
シング装置を用いた場合は、アッシング除去の後に残渣
が発生してしまう。この残渣は、薬液処理によっても除
去が困難なものである。また、ダウンフロー型等の、ウ
ェハ温度が常温を保つタイプのアッシング装置を用いた
場合は、レジストが除去できずに、そのまま残ってしま
う。
【０００６】本発明は、上記の問題点を解決するために
成されたものであり、半導体素子形成の工程で様々に変
質したレジストを、下地膜等にダメージを与えず、しか
も残渣を残さずに完全に剥離除去することができる、レ
ジスト除去方法を提供することを目的とする。
成されたものであり、半導体素子形成の工程で様々に変
質したレジストを、下地膜等にダメージを与えず、しか
も残渣を残さずに完全に剥離除去することができる、レ
ジスト除去方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は半導体基板上のレジスト除去方法であっ
て、先ず、第一工程において、上面にレジストを塗布し
た半導体基板を所定温度に保持し、Ｏ2 とＦ系ガスの混
合ガスを放電させて生成したプラズマによって、前記レ
ジストをアッシング除去する。次いで、第二工程におい
て、前記第一工程で発生した残渣を、酸洗浄によって除
去することを特徴とする。
に、本発明は半導体基板上のレジスト除去方法であっ
て、先ず、第一工程において、上面にレジストを塗布し
た半導体基板を所定温度に保持し、Ｏ2 とＦ系ガスの混
合ガスを放電させて生成したプラズマによって、前記レ
ジストをアッシング除去する。次いで、第二工程におい
て、前記第一工程で発生した残渣を、酸洗浄によって除
去することを特徴とする。
【０００８】
【作用】本発明のレジスト除去方法によれば、アッシン
グ処理にＯ2 と共にＦ系ガスの混合ガスを用いること
で、ドライエッチング等で変質したレジストがアッシン
グ除去される。しかもアッシング時に半導体基板の温度
を所定温度に保持することで、下地膜へのダメージを抑
えると共に、このアッシングによって発生した残渣が、
酸洗浄によって除去可能なものとなる。
グ処理にＯ2 と共にＦ系ガスの混合ガスを用いること
で、ドライエッチング等で変質したレジストがアッシン
グ除去される。しかもアッシング時に半導体基板の温度
を所定温度に保持することで、下地膜へのダメージを抑
えると共に、このアッシングによって発生した残渣が、
酸洗浄によって除去可能なものとなる。
【０００９】
【実施例】以下、本発明の実施例を詳細に説明する。先
ず、本発明のレジスト除去に用いるアッシング装置と、
レジストの除去に先立って行われる、レジストをマスク
とした低温エッチングに用いる装置を説明する。
ず、本発明のレジスト除去に用いるアッシング装置と、
レジストの除去に先立って行われる、レジストをマスク
とした低温エッチングに用いる装置を説明する。
【００１０】本発明のレジスト除去に用いるアッシング
装置は、試料温度を所定温度に保つことができなければ
ならない。このようなアッシング装置の一例として、図
２に示すダウンフロー型のアッシング装置がある。この
装置においては、ベルジャ２０の内部に、試料Ｓを載置
するための電極板２１が配置されている。この電極板２
１には、内部にヒーター２２が配置されると共に、外部
からは冷却水２３が循環し、電極板２１と試料Ｓを所定
温度に保持できるようになっている。そして、ベルジャ
２０内部のアッシングガスは、マグネトロン発振器２４
で発生させたマイクロ波によって放電し、プラズマを生
成する。このプラズマによって、電極板２１に載置され
た試料Ｓのレジストがアッシング除去される。
装置は、試料温度を所定温度に保つことができなければ
ならない。このようなアッシング装置の一例として、図
２に示すダウンフロー型のアッシング装置がある。この
装置においては、ベルジャ２０の内部に、試料Ｓを載置
するための電極板２１が配置されている。この電極板２
１には、内部にヒーター２２が配置されると共に、外部
からは冷却水２３が循環し、電極板２１と試料Ｓを所定
温度に保持できるようになっている。そして、ベルジャ
２０内部のアッシングガスは、マグネトロン発振器２４
で発生させたマイクロ波によって放電し、プラズマを生
成する。このプラズマによって、電極板２１に載置され
た試料Ｓのレジストがアッシング除去される。
【００１１】上記レジストの除去に先立って行われる低
温エッチングに用いる装置は、試料温度を低温に保つこ
とができなければならない。このようなドライエッチン
グ装置の一例として、図３に示す有磁場式のマイクロ波
プラズマエッチング装置がある。この装置においては、
ベルジャ３０の内部に、試料Ｓを載置するための電極板
３１が配置されている。この電極板３１には、外部から
冷却水３３が循環し、電極板３１と試料Ｓを所定温度に
冷却できるようになっている。そして、ベルジャ３０内
部のエッチングガスは、マグネトロン発振器３４で発生
させたマイクロ波と、ソレノイドコイル３５によって形
成された磁場によって放電し、プラズマを生成する。こ
のプラズマによって、電極板３１に載置された試料Ｓが
エッチングされる。
温エッチングに用いる装置は、試料温度を低温に保つこ
とができなければならない。このようなドライエッチン
グ装置の一例として、図３に示す有磁場式のマイクロ波
プラズマエッチング装置がある。この装置においては、
ベルジャ３０の内部に、試料Ｓを載置するための電極板
３１が配置されている。この電極板３１には、外部から
冷却水３３が循環し、電極板３１と試料Ｓを所定温度に
冷却できるようになっている。そして、ベルジャ３０内
部のエッチングガスは、マグネトロン発振器３４で発生
させたマイクロ波と、ソレノイドコイル３５によって形
成された磁場によって放電し、プラズマを生成する。こ
のプラズマによって、電極板３１に載置された試料Ｓが
エッチングされる。
【００１２】以下、上記エッチング装置を用いて行われ
る、レジストをマスクとした低温エッチングについて説
明し、次いで本発明のレジスト除去方法として、上記ア
ッシング装置を用いてのレジストのアッシングと、それ
に引き続いて行われる酸処理による、残渣の除去につい
て説明する。なお、試料Ｓとしては、図１（ａ）に示す
様に、Ｓｉ基板１１の上面に１００ÅのＳｉＯ2 膜１２
を成膜し、その上面に１５００Åの多結晶Ｓｉ１３をＣ
ＶＤ法にて堆積させ、リンドープを行い、さらにその上
面に１００００Åのレジスト１４をパターン形成したウ
ェハを用いた。
る、レジストをマスクとした低温エッチングについて説
明し、次いで本発明のレジスト除去方法として、上記ア
ッシング装置を用いてのレジストのアッシングと、それ
に引き続いて行われる酸処理による、残渣の除去につい
て説明する。なお、試料Ｓとしては、図１（ａ）に示す
様に、Ｓｉ基板１１の上面に１００ÅのＳｉＯ2 膜１２
を成膜し、その上面に１５００Åの多結晶Ｓｉ１３をＣ
ＶＤ法にて堆積させ、リンドープを行い、さらにその上
面に１００００Åのレジスト１４をパターン形成したウ
ェハを用いた。
【００１３】先ず、レジスト１４の除去に先立って、上
記のドライエッチング装置を用いて多結晶Ｓｉ１３の低
温エッチングを行う。エッチングガスとしてＣｌ2 を用
い、例えばＣｌ2 の流量を１００ＳＣＣＭ（Standard c
m3/min）、ベルジャ内のガス圧力１０ｍＴｏｒｒ、高周
波電力１０Ｗ、マイクロ波電力２００Ｗ、ウェハの冷却
温度−５０℃の条件で、上記ドライエッチング装置を作
動させる。すると、図１（ｂ）に示すように、レジスト
１４でマスキングされた以外の多結晶Ｓｉ１３がドライ
エッチングされる。またこの処理によって、レジスト１
４が変質する。
記のドライエッチング装置を用いて多結晶Ｓｉ１３の低
温エッチングを行う。エッチングガスとしてＣｌ2 を用
い、例えばＣｌ2 の流量を１００ＳＣＣＭ（Standard c
m3/min）、ベルジャ内のガス圧力１０ｍＴｏｒｒ、高周
波電力１０Ｗ、マイクロ波電力２００Ｗ、ウェハの冷却
温度−５０℃の条件で、上記ドライエッチング装置を作
動させる。すると、図１（ｂ）に示すように、レジスト
１４でマスキングされた以外の多結晶Ｓｉ１３がドライ
エッチングされる。またこの処理によって、レジスト１
４が変質する。
【００１４】次いで、マスクとして用いたレジスト１４
を除去する。始めに、上記のアッシング装置を用いて、
レジスト１４のアッシング処理を行う。アッシングガス
として、Ｏ2 にＣＦ4 を添加したガスを用い、Ｏ2 を４
００ＳＣＣＭ、ＣＦ4 を２０ＳＣＣＭ、ベルジャ内のガ
ス圧力１．０Ｔｏｒｒ、マイクロ波電力６００Ｗ、ウェ
ハの冷却温度２０℃の条件で、上記アッシング装置を作
動させる。すると、図１（ｃ）に示すように、レジスト
１４は除去されるが、パターン側壁にフェンス状の残渣
１５が残る。
を除去する。始めに、上記のアッシング装置を用いて、
レジスト１４のアッシング処理を行う。アッシングガス
として、Ｏ2 にＣＦ4 を添加したガスを用い、Ｏ2 を４
００ＳＣＣＭ、ＣＦ4 を２０ＳＣＣＭ、ベルジャ内のガ
ス圧力１．０Ｔｏｒｒ、マイクロ波電力６００Ｗ、ウェ
ハの冷却温度２０℃の条件で、上記アッシング装置を作
動させる。すると、図１（ｃ）に示すように、レジスト
１４は除去されるが、パターン側壁にフェンス状の残渣
１５が残る。
【００１５】次に、この残渣１５を酸処理にて除去す
る。酸としてＨ2 ＳＯ4 ５０％水溶液とＨ2 Ｏ2 の７：
１混合水溶液を１２０℃に加熱したものを用い、この溶
液中に、アッシング処理を終了した試料Ｓを１５分間浸
漬しする。すると、図１（ｄ）に示すように、フェンス
状の残渣１５は、完全に除去される。
る。酸としてＨ2 ＳＯ4 ５０％水溶液とＨ2 Ｏ2 の７：
１混合水溶液を１２０℃に加熱したものを用い、この溶
液中に、アッシング処理を終了した試料Ｓを１５分間浸
漬しする。すると、図１（ｄ）に示すように、フェンス
状の残渣１５は、完全に除去される。
【００１６】以上のように、本実施例のレジスト除去方
法は、良好な結果を得た。これは、アッシングガスとし
て、Ｏ2 に反応性に富むＦ系ガスを添加したためと考え
られる。また、通常アッシングガスとして、Ｏ2 にＦ系
ガスを添加した場合に見られる、下地のＳｉＯ2 膜１２
やＳｉ基板１１のエッチングは、アッシング時のウェハ
温度を２０℃の低温に保つことで、防止できた。
法は、良好な結果を得た。これは、アッシングガスとし
て、Ｏ2 に反応性に富むＦ系ガスを添加したためと考え
られる。また、通常アッシングガスとして、Ｏ2 にＦ系
ガスを添加した場合に見られる、下地のＳｉＯ2 膜１２
やＳｉ基板１１のエッチングは、アッシング時のウェハ
温度を２０℃の低温に保つことで、防止できた。
【００１７】尚、上記の実施例においては、Ｆ系ガスと
してＣＦ4 を用いたが、他のＦ系ガス例えば、ＣＨ
Ｆ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 等でも、同様の
効果が期待できる。また、アッシング装置としても、試
料温度を所定温度に保つことができるものであれば、実
施例で示したダウンフロー型の装置に限るものではな
い。さらに、実施例においては、Ｃｌ2 ガスを用いた低
温エッチングで変質したレジストの除去を示したが、本
発明はこれに限るものではない。
してＣＦ4 を用いたが、他のＦ系ガス例えば、ＣＨ
Ｆ3 ，ＣＨ2 Ｆ2 ，Ｃ2 Ｆ6 ，Ｃ3 Ｆ8 等でも、同様の
効果が期待できる。また、アッシング装置としても、試
料温度を所定温度に保つことができるものであれば、実
施例で示したダウンフロー型の装置に限るものではな
い。さらに、実施例においては、Ｃｌ2 ガスを用いた低
温エッチングで変質したレジストの除去を示したが、本
発明はこれに限るものではない。
【００１８】
【発明の効果】以上、実施例にて説明した様に、本発明
のレジスト除去方法によれば、半導体素子形成の工程で
様々に変質したレジストを、下地膜等にダメージを与え
ず、しかも残渣を残さずに完全に剥離除去することがで
きる。
のレジスト除去方法によれば、半導体素子形成の工程で
様々に変質したレジストを、下地膜等にダメージを与え
ず、しかも残渣を残さずに完全に剥離除去することがで
きる。
【図１】本発明のレジスト除去を説明する図である。
【図２】本発明のレジスト除去に用いる装置の一例を示
した図である。
した図である。
【図３】低温エッチングに用いる装置の一例を示した図
である。
である。
１１ Ｓｉ基板（半導体基板） １４ レジスト １５ 残渣
Claims (1)
- 【請求項１】 半導体基板上のレジスト除去方法であっ
て、 （１）上面にレジストを塗布した半導体基板を所定温度
に保持し、Ｏ2 とＦ系ガスの混合ガスを放電させて生成
したプラズマによって、前記レジストをアッシング除去
する第一工程と、 （２）前記第一工程で発生した残渣を、酸洗浄によって
除去する第二工程と、からなることを特徴とするレジス
ト除去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34526492A JPH06168917A (ja) | 1992-11-30 | 1992-11-30 | レジスト除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34526492A JPH06168917A (ja) | 1992-11-30 | 1992-11-30 | レジスト除去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168917A true JPH06168917A (ja) | 1994-06-14 |
Family
ID=18375426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34526492A Pending JPH06168917A (ja) | 1992-11-30 | 1992-11-30 | レジスト除去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168917A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831018B2 (en) | 2001-08-21 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100623923B1 (ko) * | 2005-09-29 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 감광막 스트립 방법 |
| JP2009203507A (ja) * | 2008-02-27 | 2009-09-10 | Shinko Electric Ind Co Ltd | 表面処理方法 |
-
1992
- 1992-11-30 JP JP34526492A patent/JPH06168917A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6831018B2 (en) | 2001-08-21 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100623923B1 (ko) * | 2005-09-29 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 감광막 스트립 방법 |
| JP2009203507A (ja) * | 2008-02-27 | 2009-09-10 | Shinko Electric Ind Co Ltd | 表面処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116569B2 (ja) | ドライエッチング方法 | |
| JPH06295898A (ja) | 有機金属化合物および有機ケイ素化合物の残留物と損傷酸化物を選択的に除去するための方法 | |
| JPH06291089A (ja) | パターン付タングステン層の形成方法 | |
| US6605230B1 (en) | Solutions and processes for removal of sidewall residue after dry etching | |
| US5908735A (en) | Method of removing polymer of semiconductor device | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| JPH06168917A (ja) | レジスト除去方法 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JP2002299315A (ja) | 半導体装置の製造方法 | |
| KR20010004746A (ko) | 반도체 소자의 비아홀 형성 방법 | |
| JP3296551B2 (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| JPH06283477A (ja) | 半導体装置の製造方法 | |
| KR100416657B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| JP2000012521A (ja) | プラズマアッシング方法 | |
| JP3487734B2 (ja) | パターン形成方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JPH10261627A (ja) | 半導体装置の製造方法 | |
| KR100528266B1 (ko) | 건식에칭후측벽잔류물제거용용액및제거방법 | |
| US20030221703A1 (en) | Method of removing germanium contamination on semiconductor substrate | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPH06318575A (ja) | ドライエッチング方法 | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| JP2001237415A (ja) | 半導体装置の製造方法 | |
| JPH07106298A (ja) | 半導体基板の処理方法 | |
| JPH07249607A (ja) | 半導体装置の製造方法 |