CN102403266A - 制作半导体器件结构的线接触孔的方法 - Google Patents

制作半导体器件结构的线接触孔的方法 Download PDF

Info

Publication number
CN102403266A
CN102403266A CN2010102881424A CN201010288142A CN102403266A CN 102403266 A CN102403266 A CN 102403266A CN 2010102881424 A CN2010102881424 A CN 2010102881424A CN 201010288142 A CN201010288142 A CN 201010288142A CN 102403266 A CN102403266 A CN 102403266A
Authority
CN
China
Prior art keywords
layer
contact hole
opening
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102881424A
Other languages
English (en)
Other versions
CN102403266B (zh
Inventor
黄敬勇
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010288142.4A priority Critical patent/CN102403266B/zh
Publication of CN102403266A publication Critical patent/CN102403266A/zh
Application granted granted Critical
Publication of CN102403266B publication Critical patent/CN102403266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提出了一种制作半导体器件结构的线接触孔的方法，该方法包括下列步骤：提供前端器件层结构，该前端器件层结构包括具有栅极结构的衬底，和形成衬底中位于该栅极结构两侧的有源区，在所述衬底的表面依序形成有刻蚀停止层和层间介质层；在所述层间介质层的表面形成堆叠掩膜层，在所述堆叠掩膜层中对应于所述有源区的位置处刻蚀形成开口；在所述开口的侧壁和底部形成聚合物层，使所述开口的底部直径达到目标值；去除所述开口底部的所述聚合物层，以带有所述开口的堆叠掩膜层为掩膜，刻蚀所述层间介质层，形成所述半导体器件结构的线接触孔。本发明的方法避免了现有器件结构中接触孔短路的问题，有效地提高了制备半导体器件结构的良品率。

Description

制作半导体器件结构的线接触孔的方法
技术领域
本发明涉及半导体制作工艺，特别涉及制作半导体器件结构的线接触孔的方法。
背景技术
在半导体集成电路制造过程中，接触孔的形成是技术上重要的一环。接触孔是连接前道晶体管单元和后道金属配线的通道，既要连接晶体管的栅极，又要连接到源/漏极，因此它的最小直径(关键尺寸CD)对于器件的性能影响非常重要。
然而随着半导体工艺的进步和微电子器件的微小化，单一芯片上的半导体器件的密度越来越大，相对地各器件之间的间隔也越来越小。这使得接触孔的最小直径越来越小，其接触孔刻蚀工艺的制作难度越来越高。
现有技术中制作接触孔的方法是，利用图案化的光刻胶层刻蚀下方的掩膜层和层间介质层，进而形成接触孔。而在45纳米节点的工艺下，接触孔刻蚀的直径必须在55纳米至40纳米之间，若采用上述单层的掩膜层和层间介质层制备的接触孔，其最小直径常常不符合要求。相应地，业界通过增加掩膜层的厚度，进而制备符合要求的接触孔的最小直径，却导致接触孔的侧壁倾斜度较大，即接触孔的侧壁截面类似于钝角较大的梯形结构，使最后获取的层间介质层的上开口较大，接触孔刻蚀的间距(即两邻近接触孔中心点间的距离)变得越来越小，导致相邻接触孔之间易形成短路，进而使具有接触孔的器件失效。如下图1A至图1D所示的现有技术的方法制备半导体器件结构的线接触孔的剖面图。
如图1A所示，提供具有栅极结构102的前端器件层结构100，在前端器件层结构100中，栅极结构102的两侧的衬底中分别形成有有源区如源区/漏区101。另外该衬底的表面依序形成有刻蚀停止层103，层间介质层104。
参照图1B所示，在层间介质层104的表面依序形成掩膜层105和光刻胶层。图案化所述光刻胶层，使其暴露出线接触孔的位置即第一开口110，形成图案化的光刻胶层106。该掩膜层105为抗反射层(BARC层)。参照图1C所示，以图案化的光刻胶层106为掩膜，采用干法刻蚀方式对第一开口110下方的掩膜层105进行刻蚀，以打开掩膜层105，形成具有第二开口111的掩膜层105’即图案化的掩膜层105’，该第二开口111的下方曝露出层间介质层104的表面。
接着，参照图1D所示，以图案化的掩膜层105’，刻蚀所述层间介质层104，形成具有线接触孔112的半导体器件结构。
然而，在实际的工艺中，光刻胶层106和抗反射层105之间需要符合一定的比值关系，即抗反射层105和光刻胶层106不能够无限制的增厚。若制备的线接触孔的直径符合工艺要求，则需要的光刻胶层相对较薄，而对于较薄的光刻胶层而言，抗反射层不能做的太厚，进而使得图案化的掩膜层105’的底部直径不能够满足实际的工艺要求。如导致第二开口111的底部最小直径相对较宽，若进一步对该第二开口111下方的层间介质层进行刻蚀，必然导致最后获取的线接触孔的直径不符合工艺要求(如图1D所示，CD较大)。另外，若增加光刻胶层106的厚度，还可能出现光刻胶层的倒塌现象。采用较宽的线接触孔在后续的金属线层互连工艺中，容易导致器件短路，使得器件失效。
因此，需要一种改进的形成接触孔的方法，以减小接触孔的直径。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决上述的问题，本发明提出了一种制作半导体器件结构的线接触孔的方法，该方法包括下列步骤：提供前端器件层结构，该前端器件层结构包括具有栅极结构的衬底，和形成衬底中位于该栅极结构两侧的有源区，在所述衬底的表面依序形成有刻蚀停止层和层间介质层；在所述层间介质层的表面形成堆叠掩膜层，在所述堆叠掩膜层中对应于所述有源区的位置处刻蚀形成开口；在所述开口的侧壁和底部形成聚合物层，使所述开口的底部直径达到目标值；去除所述开口底部的所述聚合物层，以带有所述开口的堆叠掩膜层为掩膜，刻蚀所述层间介质层，形成所述半导体器件结构的线接触孔。
根据本发明的一个方面，所述堆叠掩膜层的厚度为2000埃至3500埃。
根据本发明的另一个方面，所述堆叠掩膜层包括抗反射层和ODL层，或者包括抗反射层和APF层。
根据本发明的另一个方面，所述刻蚀所述堆叠掩膜层形成开口的刻蚀方式为竖直向下的干法刻蚀方式。
根据本发明的另一个方面，所述干法刻蚀的刻蚀气体包含氮气和氢气。
根据本发明的另一个方面，所述氮气和氢气的体积比为1∶1至2∶1。
根据本发明的另一个方面，所述去除所述开口底部的所述聚合物层的刻蚀方式是竖直向下的干法刻蚀方式。
根据本发明的另一个方面，所述干法刻蚀的刻蚀气体为包含CO、CO2或SO2和O2的刻蚀气体。
根据本发明的另一个方面，所述CO、CO2或SO2和O2的体积比为1∶6至1∶10。
根据本发明的另一个方面，所述目标值为40nm至50nm。
本发明通过改进刻蚀掩膜层的方法，使得形成于层间介质层上方的第二开口的底部直径能够较好的符合实际的工艺的接触孔的直径的需求。首先，本发明通过增加位于抗反射层和层间介质层之间的ODL层以增厚掩膜层，由此可以有效地降低抗反射层上方的光刻胶层的厚度，进而可以刻蚀掩膜层使其形成的第二开口的底部直径很小。另外本发明形成第二开口的步骤中使用不包含氧气的刻蚀气体，能够有效地在第二开口的侧壁上形成聚合物层，以使第二开口的底部直径更小，进而采用具有第二开口的掩膜层制备后续的接触孔，可以获得符合工艺要求的接触孔的半导体器件结构，由此避免了现有技术中提及的器件结构中接触孔短路的问题，有效地提高了制备半导体器件结构的良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1D为使用现有技术的方法制备具有线接触孔的半导体器件结构的剖面图；
图2A至图2E是根据本发明的方法的一个实施例制备具有线接触孔的半导体器件结构的示意图；
图3为采用本发明的方法的一个实施例制备的具有线接触孔的半导体器件的SEM示意图；
图4为通过本发明的方法制备具有线接触孔的半导体器件结构的步骤流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2A至图2E是根据本发明的方法的一个实施例制备具有线接触孔的半导体器件结构的示意图。
如图2A所示，提供具有栅极结构202的前端器件层结构200。在前端器件层结构200中，栅极结构202两侧的衬底上分别形成有有源区，如源极/漏极201。所述衬底的表面依序形成有刻蚀停止层203和层间介质层204。
如图2B所示，在所述层间介质层204的表面形成堆叠掩膜层205，且在该堆叠掩膜层205的表面形成光刻胶层。接着，图案化光刻胶层形成图案化的光刻胶层206，所述图案化的光刻胶层206具有对应于所述有源区201的第一开口210，该第一开口210的下方暴露出所述堆叠掩膜层205的表面。其中，光刻胶层的厚度为1500埃至3000埃，且第一开口210的直径为55nm至40nm之间，优选地光刻胶层的厚度依据实际工艺中线接触孔的直径宽度进行设定，其能够设定满足45纳米节点以下的工艺要求即可。例如，在45纳米节点工艺下，最小直径值的范围可为45nm左右。在本实施例中，所述堆叠掩膜层205的可以包括抗反射层(BARC层)和ODL层，或者抗反射层(DARC层)和APF层。所述堆叠掩膜层205的厚度约为2000埃至3500埃，其中所述抗反射层(BARC层或DARC层)的厚度为500埃至1000埃。该ODL层/APF层的厚度可为1500埃至3000埃，并且抗反射层(BARC层或DARC层)位于堆叠掩膜层205的最上方直接接触光刻胶层。
如图2C所示，采用所述图案化的光刻胶层206为掩膜，刻蚀所述堆叠掩膜层205形成第二开口211，所述第二开口211的侧壁和底部形成聚合物层207，且使所述第二开口211的底部直径达到目标值。
优选地，本实施例中刻蚀所述堆叠掩膜层205形成第二开口211的刻蚀方式为竖直向下的干法刻蚀方式，其刻蚀气体为包含氮气和氢气的刻蚀气体。所述氮气和氢气的体积比为1∶1至2∶1。相应地，所述形成第二开口的过程中的刻蚀气体的压力在10mT至30mT，电源功率偏压50至200W。本实施例中主要是通过控制电源功率可以控制刻蚀速率，即电源偏压使电场方向垂直于衬底方向。在本实施例中，第二开口的上部直径为50nm左右，其下部直径(即目标值)大约为40nm至50nm。
如图2D所示，去除所述第二开口211中的底部的所述聚合物层207’，形成图案化的堆叠掩膜层205’。其中，去除所述聚合物层207’的刻蚀方式是竖直向下的干法刻蚀方式，其刻蚀气体为包含CO、CO2或SO2和O2组成的刻蚀气体，以及所述CO、CO2或SO2和O2的体积比为1∶6至1∶10。相应地，配合该过程的电源功率偏压为300W至500W。当然，图案化的堆叠掩膜层205’中的底部直径(如图中第三开口212的底部直径)等同于该第二开口211的下部直径，大约为40nm至50nm。该图2D所示得刻蚀步骤主要是用于去除第二开口211底部的聚合物层。
如图2E所示，以所述图案化的堆叠掩膜层205’为掩膜，刻蚀所述层间介质层204，形成所述半导体器件结构的线接触孔213。由上述方法形成的线接触孔的半导体器件结构能够有效降低发生短路的几率。另外，采用上述方法制备的线接触孔213的直径在实际工艺的误差范围之内。
如图3所示，图3为采用本发明的方法的一个实施例制备的具有线接触孔的半导体器件的SEM示意图；可以从图中很明显的看出线接触孔是上下一致的，且该线接触孔的直径相对很小，符合实际的工艺要求。
参照图4所示，图4为通过本发明的方法制备具有线接触孔的半导体器件结构的步骤流程图，具体步骤包括：
步骤401：提供前端器件层结构，该前端器件层结构包括具有栅极结构的衬底，和形成衬底中位于该栅极结构两侧的有源区，在所述衬底的表面依序形成有刻蚀停止层和层间介质层；
步骤402：在所述层间介质层的表面形成堆叠掩膜层，在所述堆叠掩膜层中对应于所述有源区的位置处刻蚀形成开口；
步骤403：在所述开口的侧壁和底部形成聚合物层，使所述开口的底部直径达到目标值；
步骤404：去除所述开口底部的所述聚合物层，
步骤405：以带有所述开口的堆叠掩膜层为掩膜，刻蚀所述层间介质层，形成所述半导体器件结构的线接触孔。
根据如上所述的实施例制作的具有线接触孔的半导体器件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)、射频电路等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种制作半导体器件结构的线接触孔的方法，其特征在于：
提供前端器件层结构，该前端器件层结构包括具有栅极结构的衬底，和形成衬底中位于该栅极结构两侧的有源区，在所述衬底的表面依序形成有刻蚀停止层和层间介质层；
在所述层间介质层的表面形成堆叠掩膜层，在所述堆叠掩膜层中对应于所述有源区的位置处刻蚀形成开口；
在所述开口的侧壁和底部形成聚合物层，使所述开口的底部直径达到目标值；
去除所述开口底部的所述聚合物层；
以带有所述开口的堆叠掩膜层为掩膜，刻蚀所述层间介质层，形成所述半导体器件结构的线接触孔。
2.如权利要求1所述的方法，其特征在于，所述堆叠掩膜层的厚度为2000埃至3500埃。
3.如权利要求1所述的方法，其特征在于，所述堆叠掩膜层包括抗反射层和ODL层，或者包括抗反射层和APF层。
4.如权利要求1所述的方法，其特征在于，所述刻蚀所述堆叠掩膜层形成开口的刻蚀方式为竖直向下的干法刻蚀方式。
5.如权利要求4所述的方法，其特征在于，所述干法刻蚀的刻蚀气体包含氮气和氢气。
6.如权利要求5所述的方法，其特征在于，所述氮气和氢气的体积比为1∶1至2∶1。
7.如权利要求1所述的方法，其特征在于，所述去除所述开口底部的所述聚合物层的刻蚀方式是竖直向下的干法刻蚀方式。
8.如权利要求7所述的方法，其特征在于，所述干法刻蚀的刻蚀气体为包含CO、CO2或SO2和O2的刻蚀气体。
9.如权利要求8所述的方法，其特征在于，所述CO、CO2或SO2和O2的体积比为1∶6至1∶10。
10.如权利要求1所述的方法，其特征在于，所述目标值为40nm至50nm。
CN201010288142.4A 2010-09-17 2010-09-17 制作半导体器件结构的线接触孔的方法 Active CN102403266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010288142.4A CN102403266B (zh) 2010-09-17 2010-09-17 制作半导体器件结构的线接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010288142.4A CN102403266B (zh) 2010-09-17 2010-09-17 制作半导体器件结构的线接触孔的方法

Publications (2)

Publication Number Publication Date
CN102403266A true CN102403266A (zh) 2012-04-04
CN102403266B CN102403266B (zh) 2014-10-29

Family

ID=45885338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010288142.4A Active CN102403266B (zh) 2010-09-17 2010-09-17 制作半导体器件结构的线接触孔的方法

Country Status (1)

Country Link
CN (1) CN102403266B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN105826241A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆结构的制作方法及晶圆结构
CN106898575A (zh) * 2015-12-21 2017-06-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110391175A (zh) * 2018-04-16 2019-10-29 武汉新芯集成电路制造有限公司 一种接触孔的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933759A (en) * 1996-12-31 1999-08-03 Intel Corporation Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications
US20090145877A1 (en) * 2007-10-24 2009-06-11 United Microelectronics Corp. Method for controlling adi-aei cd difference ratio of openings having different sizes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933759A (en) * 1996-12-31 1999-08-03 Intel Corporation Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications
US20090145877A1 (en) * 2007-10-24 2009-06-11 United Microelectronics Corp. Method for controlling adi-aei cd difference ratio of openings having different sizes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730349A (zh) * 2012-10-10 2014-04-16 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN103730349B (zh) * 2012-10-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种形成接触孔的方法
CN105826241A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆结构的制作方法及晶圆结构
CN106898575A (zh) * 2015-12-21 2017-06-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106898575B (zh) * 2015-12-21 2020-04-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110391175A (zh) * 2018-04-16 2019-10-29 武汉新芯集成电路制造有限公司 一种接触孔的制备方法

Also Published As

Publication number Publication date
CN102403266B (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
US20180033692A1 (en) Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
US11990403B2 (en) Dielectric helmet-based approaches for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
US10211088B2 (en) Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (BEOL) interconnects
TWI541982B (zh) 於金屬互連體中形成動態隨機存取記憶體電容器之技術
KR20160061968A (ko) Beol 상호접속들에 대한 자체-정렬형 비아 및 플러그 패터닝
US20140162427A1 (en) Method of forming a fine pattern of a semiconductor device
TW201732883A (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
US20120104630A1 (en) Methods for Pitch Reduction
US11404482B2 (en) Self-aligned repeatedly stackable 3D vertical RRAM
US20080003798A1 (en) Method for fabricating contact plug in semiconductor device
KR20180021105A (ko) 감산적으로 패터닝된 자기 정렬된 상호접속부들, 플러그들, 및 비아들을 위한 텍스타일 패터닝
CN102403266B (zh) 制作半导体器件结构的线接触孔的方法
CN1318917C (zh) 利用氟化氩曝光光源制造半导体器件的方法
US20220301879A1 (en) High aspect ratio bosch deep etch
US20220301860A1 (en) Microelectronic devices including an interdeck region between deck structures, and related electronic devices
CN102779841B (zh) 形成凸出结构的方法
JP2021524150A (ja) 導電面上での選択的なポリマ形成のための多機能分子および導電面上での選択的なポリマ形成から得られる構造
US9136168B2 (en) Conductive line patterning
CN102386127B (zh) 制作半导体器件结构的方法
CN102610560B (zh) 通孔侧壁形貌修饰方法
CN102054746A (zh) 硅通孔互连结构形成方法
JP2021524996A (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
CN100472732C (zh) 具有深开孔的半导体器件的制造方法
CN102376563A (zh) 平坦化凹槽和形成半导体结构的方法
CN105244321B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130106

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant