JP2010056169A - 薄膜トランジスタ及びこれを用いた表示装置 - Google Patents
薄膜トランジスタ及びこれを用いた表示装置 Download PDFInfo
- Publication number
- JP2010056169A JP2010056169A JP2008217278A JP2008217278A JP2010056169A JP 2010056169 A JP2010056169 A JP 2010056169A JP 2008217278 A JP2008217278 A JP 2008217278A JP 2008217278 A JP2008217278 A JP 2008217278A JP 2010056169 A JP2010056169 A JP 2010056169A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- polycrystalline silicon
- length
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 144
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 ハンプ特性を低減し、回路の低消費電力化等を実現することが可能な薄膜トランジスタ及び表示装置を提供する。
【解決手段】 画素領域と周辺回路領域とを有する表示装置の周辺回路領域に形成される薄膜トランジスタである。チャネルを構成する多結晶シリコン薄膜１３のゲート幅方向両端部において、ゲート電極１５のゲート長が拡大され突出部１５Ａが形成されている。薄膜トランジスタのゲート長は２μｍ以下であり、ゲート幅は１０μｍ以上である。突出部１５Ａの突出長は２μｍ以上であり、突出幅は０．５μｍ以上である。
【選択図】 図３
【解決手段】 画素領域と周辺回路領域とを有する表示装置の周辺回路領域に形成される薄膜トランジスタである。チャネルを構成する多結晶シリコン薄膜１３のゲート幅方向両端部において、ゲート電極１５のゲート長が拡大され突出部１５Ａが形成されている。薄膜トランジスタのゲート長は２μｍ以下であり、ゲート幅は１０μｍ以上である。突出部１５Ａの突出長は２μｍ以上であり、突出幅は０．５μｍ以上である。
【選択図】 図３
Description
本発明は、薄膜トランジスタ及び表示装置に関するものであり、特に、チャネルを構成する多結晶シリコン薄膜端部における異常電流を抑制し、Ｉ−Ｖ特性におけるハンプを低減するための技術に関する。
ガラス基板上に作製された多結晶シリコン薄膜トランジスタ（ポリシリコンＴＦＴ）は、結晶シリコンデバイスにおいてＳＯＩ構造と同様の構造を有することになるため、電気特性においてもＳＯＩデバイスと同様の特徴を有する。チャネル層（活性層）を薄膜化することにより、完全空乏型の動作をさせることが可能となり、オフ状態からオン状態への立ち上がり電圧差が非常に小さくなることもその一つである。
また、透光性基板（ガラス基板）を使用しているため、液晶ディスプレイ等の表示装置の駆動素子としての利用も可能であり、結晶半導体では不可能な応用が可能となっている。多結晶シリコン薄膜を活性層とするポリシリコンＴＦＴを駆動素子とすることで、例えば携帯電話の表示部分等において、対角２インチ程度の領域にＱＶＧＡ程度の精細度の表示を行うことが可能になっている。
ところで、前述の薄膜トランジスタは、液晶表示装置の表示領域（画素領域）においてスイッチング素子として用いられているが、半導体薄膜（多結晶シリコン薄膜）のパターンエッジ近傍を電流経路とするエッジ電導が表示性能に影響を与えることが問題となっている。エッジ電導は、薄膜トランジスタのオフ電流の増大や信頼性試験時の特性劣化の原因となり、画像特性に大きな影響を与える。
そこで、前記エッジ電導を解消することを目的に、薄膜トランジスタの構造を改良することが検討されている（例えば、特許文献１等を参照）。特許文献１には、基板上において一部が半導体薄膜と重なるように積層配置されたゲート電極を有し、ゲート電極と半導体薄膜のパターンエッジとが重なる重なり部で、ゲート電極が、半導体薄膜のパターンエッジに沿って突出する突出部を有するように形成された薄膜トランジスタが開示されている。特許文献１に記載される薄膜トランジスタでは、ゲート電極の突出部は、ゲート電極の先端部側の重なり部、及びゲート電極の先端部側とは反対側の重なり部に設けられており、半導体薄膜におけるパターンエッジ近傍を電流経路とするエッジ電導を抑制するようにしている。
特許第３４０３８０７号公報
前述の特許文献１にも開示されている通り、画素領域の薄膜トランジスタに関しては、ゲート電極に突出部を形成することで、エッジ電導による表示性能の劣化を抑制することが検討されている。これに対して、周辺回路の薄膜トランジスタに関しては検討が不十分であり、エッジ電導に関してほとんど考慮されていないのが実情である。
本発明は、このような従来の実情に鑑みて提案されたものであり、周辺回路に用いられる薄膜トランジスタの最適化を行うことでハンプ特性を低減し、回路の低消費電力化、回路の信頼性の向上、薄膜トランジスタ間のばらつきの低減、周辺回路設計時のマージンの拡大等を実現することが可能な薄膜トランジスタを提供することを目的とし、さらには低消費電力で回路信頼性や表示画質に優れた表示装置を提供することを目的とする。
前述の目的を達成するために、本発明の薄膜トランジスタは、画素領域と周辺回路領域とを有する表示装置の前記周辺回路領域に形成される薄膜トランジスタであって、チャネルを構成する多結晶シリコン薄膜のゲート幅方向両端部において、ゲート電極のゲート長が拡大され突出部が形成されていることを特徴とする。また、本発明の表示装置は、画素領域と周辺回路領域とを有し、それぞれに薄膜トランジスタが形成されてなる表示装置であって、前記周辺回路領域に形成される薄膜トランジスタの少なくとも一部において、チャネルを構成する多結晶シリコン薄膜のゲート幅方向両端部におけるゲート電極のゲート長が拡大され突出部が形成されていることを特徴とする。
多結晶シリコン薄膜をチャネルに用いた薄膜トランジスタの多結晶シリコン薄膜の端部近傍では、ゲート電界の集中により、しきい値電圧変動が起こる。これによって、サブスレッショルド領域でのみＩ−Ｖ特性がシフトし、ハンプ特性となる。この現象は、表示装置の周辺回路に用いられる薄膜トランジスタのように、ゲート幅（以下、Ｗ長と称する。）が大きく、ゲート長（以下、Ｌ長と称する。）が短く、ゲート絶縁膜の膜厚が薄い薄膜トランジスタにおいて顕著に現れる。また、前記現象は、ゲート電圧ストレスを印加することによって顕著に現れる。
本発明では、Ｗ長が例えば１０μｍ以上と大きくＬ長が例えば２μｍ以下と短い周辺回路の薄膜トランジスタにおいて、多結晶シリコン薄膜の端部近傍のゲート電極のゲート長を拡大し、突出部を形成することで、多結晶シリコン薄膜の端部電流（エッジ電導）を抑制し、ハンプを低減するようにしている。
また、本発明の薄膜トランジスタは、前記突出部の突出長が２μｍ以上であり、前記突出部の突出幅が０．５μｍ以上であることを特徴とし、さらには、前記突出部は、多結晶シリコン薄膜をチャネル方向に横切り、その両側に突出するように形成されていることを特徴とする。
薄膜トランジスタの前記端部電流を確実に抑制するには、前記突出部の寸法を適正に設定することが望ましく、前記突出部の突出長を２μｍ以上、突出幅を０．５μｍ以上とすることで、ハンプのシフトが十分に抑えられ、回路動作に支障がなくなる。また、多結晶シリコン薄膜の端部電流を確実に抑制するためには、多結晶シリコン薄膜の端部を全て覆う形でゲート電極を形成することが好ましく、前記突出部を、多結晶シリコン薄膜をチャネル方向に横切り、その両側に突出するように形成することで、このような状態とすることができる。
さらに、本発明の薄膜トランジスタは、前記突出部は、多結晶シリコン薄膜の端縁より内側に形成されていることを特徴とする。多結晶シリコン薄膜の端部においては、段差によりリークが発生し易いという問題があるが、ゲート電極の突出部を多結晶シリコン薄膜の端縁より内側に形成することで、前記多結晶シリコン薄膜の端縁とゲート電極の重なりが最小限に抑えられ、ゲートリーク電流が低減される。
本発明によれば、いわゆるメサ切り構造の薄膜トランジスタにおいて、多結晶シリコン薄膜の端部電流を低減し、多結晶シリコン薄膜端部での電界集中によるしきい値電圧変動やＩ−Ｖ特性におけるハンプ特性を抑えることができる。前記のように薄膜トランジスタのハンプ特性を抑えることができれば、オン電流が減少し、薄膜トランジスタを構成要素とし含む回路（ここでは電源回路等の周辺回路）の消費電力を減らすことができる。また、本発明の薄膜トランジスタを備えた周辺回路においては、回路の信頼性を向上することができ、回路設計時のマージンを拡大することができる。さらに、本発明の薄膜トランジスタを備えた表示装置においては、薄膜トランジスタ間のばらつきを低減し、画質を向上することができる。
以下、本発明を適用した薄膜トランジスタ及び表示装置の実施形態について、図面を参照して詳細に説明する。
本実施形態の薄膜トランジスタは、液晶表示装置等の表示装置において、表示パネルの周辺回路領域に形成される周辺回路（例えば電源回路等）に用いられるものである。表示装置の一例である液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層をアレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
ここで、表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
一方、アレイ基板２の周辺回路領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路、さらには電源回路等が周辺回路として形成されている。これら駆動回路や電源回路等の周辺回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
図２は、前記周辺回路に用いられる薄膜トランジスタの概略断面図である。額縁領域と称される周辺領域に形成される周辺回路は、複数の薄膜トランジスタを備えているが、これら薄膜トランジスタは、多結晶シリコン薄膜を活性層としてアレイ基板２上に直接形成されている。すなわち、前記薄膜トランジスタは、ガラス基板１１上にアンダーコート層１２を介して多結晶シリコン薄膜１３を形成し、当該多結晶シリコン薄膜１３を活性層（チャネル層）として利用することにより構成されている。
ガラス基板１１上には、前記の通りアンダーコート層１２が形成されるが、これはガラス基板１１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１１に含まれる不純物の多結晶半導体層１３への拡散を防止すること等を目的に形成されている。このアンダーコート層１２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層１２を省略することも可能である。
前記アンダーコート層１２上に形成される多結晶シリコン薄膜１３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶シリコン薄膜１３は、エッチングにより島状に素子分離されている。なお、図２に示す例の場合、前記多結晶シリコン薄膜１３はｎチャンネル型薄膜トランジスタに対応するものであり、各多結晶シリコン薄膜１３には、不純物注入によりソース領域１３Ａ，及びドレイン領域１３Ｂが形成されており、さらにＬＤＤ領域（低濃度不純物拡散領域）１３Ｃ、１３Ｄが形成されている。
前記多結晶シリコン薄膜１３のチャネル上には、ゲート絶縁膜１４を介してゲート電極１５が形成され、さらにソース領域１３Ａ及びドレイン領域１３Ｂと接続されるソース電極１６及びドレイン電極１７が層間絶縁膜１８を介して形成されている。
図３は、前述の薄膜トランジスタの平面構造を示す模式的な平面図である。薄膜トランジスタは、所定の形状に素子分離された多結晶シリコン薄膜１３を活性層とし、その両端に不純物注入により形成されたソース領域１３Ａ及びドレイン領域１３Ｂに対応して前記ソース電極１６及びドレイン電極１７が形成されている。また、ソース電極１６とドレイン電極１７間のチャネル上には、ゲート絶縁膜を介してゲート電極１５が多結晶シリコン薄膜１３を横切る形で形成されている。
ここで、前記ゲート電極１５の図中Ｗ方向の寸法をＷ長（ゲート幅）、Ｌ方向の寸法をＬ長（ゲート長）とした場合、液晶表示装置等の表示装置の周辺回路の薄膜トランジスタにおいては、Ｗ長が大きくＬ長が短い。例えば、Ｗ長が１０μｍ以上、Ｌ長が２μ以下である。Ｗ長とＬ長の比率（Ｗ／Ｌ）で言えばＷ／Ｌが５以上である。
前述のようにＷ／Ｌが大きな薄膜トランジスタにおいては、端部電流によりＩ−Ｖ特性におけるハンプが顕著に現れる。そこで、本実施形態の薄膜トランジスタでは、チャネルを構成する多結晶シリコン薄膜１３のＷ長方向における両端部において、ゲート電極１５のゲート長（Ｌ方向の寸法）を拡大し、突出部１５Ａを形成し、ハンプ特性を抑えるようにしている。
前記ゲート電極１５に突出部１５Ａを形成することで、ゲート電極１５がＨ型構造となるが、ゲート電極１５をＨ型構造とすることで突出部１５Ａが多結晶シリコン薄膜１３の端部を覆う構造となり、ゲートＢＴＳ（Bias Temperature Stress）を印加した際に現れる多結晶シリコン薄膜１３端部の異常電流を抑制することができる。
前述のＨ型構造を有するゲート電極１５においては、突出部１５Ａの寸法を適正に設定することが好ましい。例えば、突出部１５Ａの突出長（図３において寸法ＴＬ）は、２μｍ以上であれば回路動作に支障がなく、５μｍ以上であることが回路動作に望ましい。突出部１５Ａの突出幅（多結晶シリコン薄膜１３と重なった部分の重なり幅。図３において寸法ＴＨ）は、０．５μｍ以上であれば回路動作に支障がなく、１．５μｍであることが回路動作に望ましい。
特に、図３に示すように、前記突出部１５Ａが多結晶シリコン薄膜１３をチャネル方向に横切り、その両側に突出するように形成されていれば、多結晶シリコン薄膜１３のＷ長方向の両端部全体をゲートメタルで覆うことができ、端部電流を確実に低減しハンプ特性をより一層抑えることが可能である。
さらに、前記のように突出部１５Ａが多結晶シリコン薄膜１３をチャネル方向に横切り、その両側に突出するように形成する場合、図４に示すように、突出部１５Ａを多結晶シリコン薄膜１３の両端部よりも内側に形成することも好ましい形態である。
メサ切り構造の多結晶シリコン薄膜１３の場合、多結晶シリコン薄膜１３の端部が段差となり、この上に形成されるゲート電極１５との間でゲートリーク電流が問題となる場合がある。突出部１５Ａを多結晶シリコン薄膜１３の両端部よりも内側に形成すれば、多結晶シリコン薄膜１３とゲートメタルのクロス部が減り、ゲートリーク電流を低減することができる。また、突出部１５Ａを多結晶シリコン薄膜１３の両端部よりも内側に配置した場合、突出部１５Ａの幅Ｄは自ずと小さくなり、寄生容量を減らすことができるという利点も有する。多結晶シリコン薄膜１３の端部を覆うＨ型構造の場合、突出部１５Ａの幅を大きくせざるを得ず、寄生容量が大きくなる傾向にある。さらに、突出部１５Ａを多結晶シリコン薄膜１３の両端部よりも内側に配置した場合、近くに配線を配置することができ、回路の高密度化にも有利である。
以下、本発明を適用した具体的に実施例について、実験結果に基づいて説明する。
ハンプ特性のＷ長依存性
通常構造の薄膜トランジスタにおいて、ハンプ特性のＷ長依存性を調べた。作製した薄膜トランジスタは、Ｎチャンネル薄膜トランジスタであり、Ｌ長＝２μｍ、ＴＯＸ＝８０ｎｍ、Ｖｄ＝０．０５Ｖである。前記薄膜トランジスタにおいて、ＢＴＳ前後のＩ−Ｖ特性からハンプのシフトΔ１ｎＡＶｔｈ（電流値１．Ｅ−０９におけるＢＴＳ前後の電圧値の差）を求め、Ｗ長と前記ハンプのシフトΔ１ｎＡＶｔｈの関係を調べた。なお、印加したＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝９００℃、印加時間＝２０００秒である。
通常構造の薄膜トランジスタにおいて、ハンプ特性のＷ長依存性を調べた。作製した薄膜トランジスタは、Ｎチャンネル薄膜トランジスタであり、Ｌ長＝２μｍ、ＴＯＸ＝８０ｎｍ、Ｖｄ＝０．０５Ｖである。前記薄膜トランジスタにおいて、ＢＴＳ前後のＩ−Ｖ特性からハンプのシフトΔ１ｎＡＶｔｈ（電流値１．Ｅ−０９におけるＢＴＳ前後の電圧値の差）を求め、Ｗ長と前記ハンプのシフトΔ１ｎＡＶｔｈの関係を調べた。なお、印加したＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝９００℃、印加時間＝２０００秒である。
図５は、Ｗ長＝５０μｍとした薄膜トランジスタのＢＴＳ前後のＩ−Ｖ特性を示すものであり、図６は、ハンプ特性のＷ長依存性を示すものである。図６から明らかなように、Ｗ長の増加に伴ってハンプのシフト量が増加しており、Ｗ長＝１０μｍでは回路動作に支障はないものの、回路動作に望ましい範囲を外れるものが見られ、Ｗ長＝２０μｍあるいはＷ長＝５０μｍでは、その大部分が回路動作に支障ありとなっている。
ハンプ抑制に関するシミュレーション結果
ゲート電極をＨ型構造とすることによりハンプが抑制できる理由を解明するため、ゲート電極をノーマル型、Ｈ型、Ｈ型（内側）とした場合について、それぞれ端部電流が流れる経路における抵抗値をシミュレーションにより算出した。なお、薄膜トランジスタのサイズは、Ｗ長＝５０μｍ、Ｌ長＝２μｍ、ＴＯＸ＝８０ｎｍ、ＬＤＤ＝１．２５μｍとし、（１）多結晶シリコン薄膜のドーパントは深さ方向に均一、（２）多結晶シリコン薄膜は埋め込み型、（３）全層テーパ加工なし、（４）ゲート電極、ソース電極、ドレイン電極はＡｌ、（５）ソース電極及びドレイン電極はコンタクトホール上にしかない、（６）多結晶シリコン薄膜の端部に固定チャージ（厚さ１０ｎｍ、幅１μｍ、濃度５×１０１７ｃｍ−３）がある、と仮定してシミュレーションを行った。
ゲート電極をＨ型構造とすることによりハンプが抑制できる理由を解明するため、ゲート電極をノーマル型、Ｈ型、Ｈ型（内側）とした場合について、それぞれ端部電流が流れる経路における抵抗値をシミュレーションにより算出した。なお、薄膜トランジスタのサイズは、Ｗ長＝５０μｍ、Ｌ長＝２μｍ、ＴＯＸ＝８０ｎｍ、ＬＤＤ＝１．２５μｍとし、（１）多結晶シリコン薄膜のドーパントは深さ方向に均一、（２）多結晶シリコン薄膜は埋め込み型、（３）全層テーパ加工なし、（４）ゲート電極、ソース電極、ドレイン電極はＡｌ、（５）ソース電極及びドレイン電極はコンタクトホール上にしかない、（６）多結晶シリコン薄膜の端部に固定チャージ（厚さ１０ｎｍ、幅１μｍ、濃度５×１０１７ｃｍ−３）がある、と仮定してシミュレーションを行った。
図７は、ゲート電極がノーマル型の薄膜トランジスタにおける端部電流の経路（図中、矢印で示す。以下同じ。）を模式的に示す図であり、図８は、ゲート電極がＨ型の薄膜トランジスタ（図３に示す構造の薄膜トランジスタ）における端部電流の経路を模式的に示す図である。ノーマル型では固定チャージ下の多結晶シリコン薄膜に電圧が印加されるのに対して、Ｈ型ではほぼ電圧が印加されることがない。同様に、図９は、ゲート電極がＨ型（内側）（ゲート電極がＨ型で且つ突出部が多結晶シリコン薄膜の両端部よりも内側に形成された薄膜トランジスタ（図４に示す構造の薄膜トランジスタ）における端部電流の経路を模式的に示す図である。この場合にも、突出部下に高抵抗領域が形成されるため、端部電流の経路における抵抗値がＨ型と同等である。シミュレーションによれば、ゲート電極をＨ型、あるいはＨ型（内側）とした場合、固定チャージ下の多結晶シリコン薄膜に流れる電流は、ノーマル型に比べて６桁小さい結果となった。
ノーマル型ゲートとＨ型ゲートの比較
ノーマル型の薄膜トランジスタとＨ型の薄膜トランジスタについて、ＢＴＳ前後のＩ−Ｖ特性を測定し、ハンプ特性の相違を調べた。なお、ノーマル型の薄膜トランジスタにおいては、Ｗ／Ｌ＝５０μｍ／２μｍ、ＴＯＸ＝５０ｎｍとした。Ｈ型の薄膜トランジスタにおいては、ゲート電極の突出部の突出長＝８μｍ、突出幅＝２．５μｍ、Ｗ／Ｌ＝５０μｍ／２μｍ、ＴＯＸ＝５０ｎｍとした。また、ＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝１５０℃、印加時間＝２０００秒とした。結果を図１０（ａ）及び図１０（ｂ）に示す。なお、図１０（ａ）はノーマル型の薄膜トランジスタのＢＴＳ前後のＩ−Ｖ特性を示すものであり、図１０（ｂ）はＨ型の薄膜トランジスタのＢＴＳ前後のＩ−Ｖ特性を示すものである。
ノーマル型の薄膜トランジスタとＨ型の薄膜トランジスタについて、ＢＴＳ前後のＩ−Ｖ特性を測定し、ハンプ特性の相違を調べた。なお、ノーマル型の薄膜トランジスタにおいては、Ｗ／Ｌ＝５０μｍ／２μｍ、ＴＯＸ＝５０ｎｍとした。Ｈ型の薄膜トランジスタにおいては、ゲート電極の突出部の突出長＝８μｍ、突出幅＝２．５μｍ、Ｗ／Ｌ＝５０μｍ／２μｍ、ＴＯＸ＝５０ｎｍとした。また、ＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝１５０℃、印加時間＝２０００秒とした。結果を図１０（ａ）及び図１０（ｂ）に示す。なお、図１０（ａ）はノーマル型の薄膜トランジスタのＢＴＳ前後のＩ−Ｖ特性を示すものであり、図１０（ｂ）はＨ型の薄膜トランジスタのＢＴＳ前後のＩ−Ｖ特性を示すものである。
これらの図を比較すると明らかなように、ゲート電極をＨ型にすることで端部電流が抑制され、ハンプが大幅に低減されたことがわかる。ハンプのシフトΔ１ｎＡＶｔｈは、ノーマル型の場合、−１．８Ｖであるのに対して、Ｈ型の場合、−０．２Ｖである。
ゲート電極の突出部の突出長及び突出幅に関する検討
先ず、Ｈ型の薄膜トランジスタにおいて、ゲート電極突出部の突出長を０μｍ（ノーマル型に相当）、２μｍ、５μｍ、８μｍとし、それぞれについてＢＴＳ前後のＩ−Ｖ特性を測定し、ハンプのシフトΔ１ｎＡＶｔｈを測定した。ＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝１５０℃、印加時間＝２０００秒である。
先ず、Ｈ型の薄膜トランジスタにおいて、ゲート電極突出部の突出長を０μｍ（ノーマル型に相当）、２μｍ、５μｍ、８μｍとし、それぞれについてＢＴＳ前後のＩ−Ｖ特性を測定し、ハンプのシフトΔ１ｎＡＶｔｈを測定した。ＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝１５０℃、印加時間＝２０００秒である。
図１１は、ゲート電極突出部の突出長とハンプのシフトΔ１ｎＡＶｔｈの関係を示す図である。図１１から明らかな通り、突出部の突出長が大きくなるほどハンプのシフトΔ１ｎＡＶｔｈが小さくなっており、突出長を２μｍ以上とすることで回路動作に支障がないことがわかる。さらに、突出長を５μｍ以上とするこで、回路動作に望ましいシフト量に抑えることが可能である。
次に、Ｈ型の薄膜トランジスタにおいて、ゲート電極突出部の突出幅を０μｍ（ノーマル型に相当）、０．５μｍ、１．５μｍ、２．５μｍとし、それぞれについてＢＴＳ前後のＩ−Ｖ特性を測定し、ハンプのシフトΔ１ｎＡＶｔｈを測定した。ＢＴＳは、Ｖｇ＝１２Ｖ、Ｖｓ＝Ｖｄ＝０Ｖ、温度＝１５０℃、印加時間＝２０００秒である。
図１２は、ゲート電極突出部の突出幅とハンプのシフトΔ１ｎＡＶｔｈの関係を示す図である。図１２から明らかな通り、突出部の突出幅が大きくなるほどハンプのシフトΔ１ｎＡＶｔｈが小さくなっており、突出長を０．５μｍ以上とすることで回路動作に支障がないことがわかる。さらに、突出長を１．５μｍ以上とするこで、回路動作に望ましいシフト量に抑えることが可能である。
１ 液晶表示パネル、２ アレイ基板、３ 対向基板、４ 走査線駆動回路、５ 信号線駆動回路、１１ 基板、１２ アンダーコート層、１３ 多結晶シリコン薄膜、１３Ａ ソース領域、１３Ｂ ドレイン領域、１４ ゲート絶縁膜、１５ ゲート電極、１５Ａ 突出部、１６ ソース電極、１７ ドレイン電極
Claims (6)
- 画素領域と周辺回路領域とを有する表示装置の前記周辺回路領域に形成される薄膜トランジスタであって、
チャネルを構成する多結晶シリコン薄膜のゲート幅方向両端部において、ゲート電極のゲート長が拡大され突出部が形成されていることを特徴とする薄膜トランジスタ。 - ゲート長が２μｍ以下であり、ゲート幅が１０μｍ以上であることを特徴とする請求項１記載の薄膜トランジスタ。
- 前記突出部の突出長が２μｍ以上であり、前記突出部の突出幅が０．５μｍ以上であることを特徴とする請求項２記載の薄膜トランジスタ。
- 前記突出部は、多結晶シリコン薄膜をチャネル方向に横切り、その両側に突出するように形成されていることを特徴とする請求項１から３のいずれか１項記載の薄膜トランジスタ。
- 前記突出部は、多結晶シリコン薄膜の端縁より内側に形成されていることを特徴とする請求項４記載の薄膜トランジスタ。
- 画素領域と周辺回路領域とを有し、それぞれに薄膜トランジスタが形成されてなる表示装置であって、
前記周辺回路領域に形成される薄膜トランジスタの少なくとも一部において、チャネルを構成する多結晶シリコン薄膜のゲート幅方向両端部におけるゲート電極のゲート長が拡大されて突出部が形成されていることを特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008217278A JP2010056169A (ja) | 2008-08-26 | 2008-08-26 | 薄膜トランジスタ及びこれを用いた表示装置 |
| US12/547,340 US8085355B2 (en) | 2008-08-26 | 2009-08-25 | Structure of thin film transistors and liquid crystal display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008217278A JP2010056169A (ja) | 2008-08-26 | 2008-08-26 | 薄膜トランジスタ及びこれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010056169A true JP2010056169A (ja) | 2010-03-11 |
| JP2010056169A5 JP2010056169A5 (ja) | 2010-10-07 |
Family
ID=42071794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008217278A Pending JP2010056169A (ja) | 2008-08-26 | 2008-08-26 | 薄膜トランジスタ及びこれを用いた表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8085355B2 (ja) |
| JP (1) | JP2010056169A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116063A (ja) * | 1994-10-14 | 1996-05-07 | Sharp Corp | 薄膜トランジスター及び液晶表示装置 |
| JPH10270699A (ja) * | 1997-03-26 | 1998-10-09 | Seiko Epson Corp | 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路 |
| JP2006128160A (ja) * | 2004-10-26 | 2006-05-18 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2007103910A (ja) * | 2005-09-30 | 2007-04-19 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
| JP2008021760A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Displays Ltd | 薄膜トランジスタおよび画像表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100502047C (zh) * | 1996-06-28 | 2009-06-17 | 精工爱普生株式会社 | 薄膜晶体管 |
-
2008
- 2008-08-26 JP JP2008217278A patent/JP2010056169A/ja active Pending
-
2009
- 2009-08-25 US US12/547,340 patent/US8085355B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116063A (ja) * | 1994-10-14 | 1996-05-07 | Sharp Corp | 薄膜トランジスター及び液晶表示装置 |
| JPH10270699A (ja) * | 1997-03-26 | 1998-10-09 | Seiko Epson Corp | 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路 |
| JP2006128160A (ja) * | 2004-10-26 | 2006-05-18 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2007103910A (ja) * | 2005-09-30 | 2007-04-19 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
| JP2008021760A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Displays Ltd | 薄膜トランジスタおよび画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100110322A1 (en) | 2010-05-06 |
| US8085355B2 (en) | 2011-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330166B2 (en) | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof | |
| JP5485517B2 (ja) | 表示装置およびその製造方法 | |
| KR100831881B1 (ko) | 박막 반도체 장치 | |
| US9722094B2 (en) | TFT, array substrate and method of forming the same | |
| JP2009289928A (ja) | 駆動回路、アクティブマトリクス基板及び液晶表示装置 | |
| US7755142B2 (en) | Thin-film transistor and image display device | |
| US7755709B2 (en) | Liquid crystal display device having dummy contact holes and fabrication method thereof | |
| JP2008165029A (ja) | 液晶表示装置 | |
| US20090073158A1 (en) | Semiconductor element and device using the same | |
| JP2008165028A (ja) | 液晶表示装置 | |
| JP2002134751A (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JPH04344618A (ja) | アクティブマトリクス表示装置 | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| JP2005311037A (ja) | 半導体装置およびその製造方法 | |
| JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
| JP2010056169A (ja) | 薄膜トランジスタ及びこれを用いた表示装置 | |
| JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
| JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| KR100473237B1 (ko) | 박막트랜지스터와 그 제조방법 및 그것을 사용한액정표시장치 | |
| KR101385471B1 (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 액정표시 장치 및 유기 발광 다이오드 표시 장치 | |
| JP5414712B2 (ja) | 半導体装置 | |
| KR20070040017A (ko) | 박막 트랜지스터 및 이의 제조방법 | |
| JPH09246563A (ja) | 薄膜半導体装置 | |
| JP2000012869A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| KR100488063B1 (ko) | 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110909 |