KR20160092132A - 디스플레이 제조 방법 - Google Patents

디스플레이 제조 방법 Download PDF

Info

Publication number
KR20160092132A
KR20160092132A KR1020150012312A KR20150012312A KR20160092132A KR 20160092132 A KR20160092132 A KR 20160092132A KR 1020150012312 A KR1020150012312 A KR 1020150012312A KR 20150012312 A KR20150012312 A KR 20150012312A KR 20160092132 A KR20160092132 A KR 20160092132A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
pattern
alignment mark
Prior art date
Application number
KR1020150012312A
Other languages
English (en)
Other versions
KR102273052B1 (ko
Inventor
문상호
이상경
허종무
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150012312A priority Critical patent/KR102273052B1/ko
Priority to US14/827,055 priority patent/US9419028B1/en
Publication of KR20160092132A publication Critical patent/KR20160092132A/ko
Application granted granted Critical
Publication of KR102273052B1 publication Critical patent/KR102273052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G02F2001/133354—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예는 기판 상에 활성층을 형성하는 단계와, 활성층 상에 제1절연막을 형성하는 단계와, 활성층 위에 게이트전극을 형성하는 단계, 및 기판 상에 얼라인 마크를 형성하는 단계를 포함하며, 얼라인 마크를 형성하는 단계는, 제1패턴을 갖는 제1층을 형성하는 단계, 및 제1층 위에 위치하며 제1패턴에 따른 요철을 갖는 제2층을 형성하는 단계를 포함하는, 디스플레이 장치의 제조 방법을 개시한다.

Description

디스플레이 제조 방법{Manufacturing method of display apparatus }
본 발명의 실시예들은 디스플레이 제조 방법에 관한 것이다.
액정 디스플레이 장치는 액체와 고체의 중간적인 특성을 가지는 액정은 외부 전계에 의해 액정분자의 배열이 달라지는 전기적 성질과 액정 셀의 복굴절성, 선광성 및 광산란 특성 등의 광학적 성질을 이용하여 디스플레이 장치로 만든 것이다.
자발광형 표시 장치인 유기 발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목받고 있다.
액정 디스플레이 장치 또는 유기발광 디스플레이 장치와 같은 디스플레이 장치를 구성하는 전극 및 배선과 같은 구성은 패터닝을 통해 형성될 수 있다. 특히, 고해상도의 요구의 증가에 따라 배선 및 소자가 많아지고 복잡해지면서, 배선 및 소자를 정확한 위치에 형성하는 것이 중요하다.
본 발명의 실시예들은 디스플레이 제조 방법을 제공한다.
본 발명의 일 실시예는, 기판 상에 활성층을 형성하는 단계; 상기 활성층 상에 제1절연막을 형성하는 단계; 상기 활성층 위에 게이트전극을 형성하는 단계; 및 상기 기판 상에 얼라인 마크를 형성하는 단계;를 포함하며, 상기 얼라인 마크를 형성하는 단계는, 제1패턴을 갖는 제1층을 형성하는 단계; 및 상기 제1층 위에 위치하며, 상기 제1패턴에 따른 요철을 갖는 제2층을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 제1층은 투광성을 가질 수 있다.
본 실시예에 있어서, 상기 활성층은 산화물반도체를 포함할 수 있다.
본 실시예에 있어서, 상기 제1층은 상기 활성층과 동일층에 위치할 수 있다.
본 실시예에 있어서, 상기 제2층은 상기 게이트전극과 동일층에 위치하고 동일물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제2층은 상기 제1층을 전체적으로 커버할 수 있다.
본 실시예에 있어서, 상기 제2층은 상기 제1층의 제1패턴에 따라 형성된 볼록부분 및 상기 볼록부분에 대하여 상대적으로 오목한 오목부분을 갖는 요철을 구비할 수 있다.
본 실시예에 있어서, 상기 활성층 중 상기 게이트전극과 중첩되는 제1부분을 중심으로 양측에 소스전극 및 드레인전극을 형성하는 단계;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1층은 상기 제1부분과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 얼라인 마크를 이용하여, 상기 소스전극 및 상기 드레인전극 중 어느 하나와 연결되는 데이터 입력전극, 및 상기 소스전극 및 상기 드레인전극 중 나머지 하나와 연결되는 데이터 출력전극을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서, 상기 데이터 출력전극은 화소전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 데이터 입력전극 및 상기 데이터 출력전극과 상기 게이트전극 사이에 제2절연막을 형성하는 단계; 및 상기 얼라인 마크를 이용하여 상기 제2절연막을 관통하는 콘택홀을 형성하는 단계;를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 활성층 및 상기 게이트전극이 형성되는 화소영역, 및 상기 화소영역을 둘러싸고 상기 얼라인 마크가 배치되는 외곽영역을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 제조방법은 디스플레이 장치를 구성하는 전극, 배선과 같은 구성요소들의 오정렬에 따른 오차를 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조를 위한 원장기판을 개략적으로 나타낸 평면도이다.
도 2 및 도 3은 본 발명의 다양한 실시예들에 따른 도 1의 A부분을 발췌하여 나타낸 평면도들이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
도 8a 내지 도 8e는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조를 위한 원장기판을 개략적으로 나타낸 평면도이고, 도 2 및 도 3은 본 발명의 다양한 실시예들에 따른 도 1의 A부분을 발췌하여 나타낸 평면도들이다.
도 1 내지 도 3을 참조하면, 원장기판(1) 상에는 복수의 셀 영역(2) 및 얼라인 마크(AM)가 위치할 수 있다. 각각의 셀 영역(2)은 복수의 화소(P)를 포함하는 유기 발광 디스플레이 장치 또는 액정 디스플레이 장치와 같은 디스플레이 장치의 표시부에 해당할 수 있다. 디스플레이 장치는 복수의 화소(P)를 포함하며, 각 화소(P)에는 적어도 하나의 박막트랜지스터 및 스토리지 커패시터를 포함하는 화로회로가 형성될 수 있다.
얼라인 마크(AM)는 화소(P)가 형성된 화소영역을 둘러싸는 외곽영역에 형성될 수 있다. 얼라인 마크(AM)는 디스플레이 장치를 제조하는 패터닝 공정에서 정렬(align)을 위한 식별표식으로서 사용될 수 있다. 디스플레이 장치의 제조 공정에서 디스플레이 장치를 구성하는 박막트랜지스터와 같은 소자, 전극 및 배선 등을 형성하는 패터닝 공정에서 이들 소자 및 배선의 위치를 정의하는데 얼라인 마크(AM)가 사용될 수 있다. 또 다른 실시예에서, 얼라인 마크(AM)는 소자 및 배선의 위치를 정의하는데 뿐만 아니라 원장기판(1)을 커팅하는 공정과 같은 패터닝 공정 이후에도 사용될 수 있다.
일 실시예로서, 얼라인 마크(AM)는 도 2에 도시된 바와 같이 셀 영역(2)의 외곽에 위치할 수 있다. 셀 영역들(2)은 제조 공정 이 후에 각각 커팅되어 원장기판(1)으로부터 분리될 수 있다. 이 경우 얼라인 마크(AM)는 셀 영역(2), 즉 디스플레이 장치에 남아있지 않을 수 있다. 또 다른 실시예로, 얼라인 마크(AM)는 도 3에 도시된 바와 같이 셀 영역(2)의 내부에 위치할 수 있다. 이 경우, 셀 영역들(2)은 제조 공정 이 후에 각각 커팅되어 원장기판(1)으로부터 분리되더라도, 얼라인 마크(AM)는 셀 영역(2), 즉 디스플레이 장치에 남아있을 수 있다.
얼라인 마크(AM)는 제1층(310) 및 제2층(320)을 포함하는 적층 구조일 수 있다.
제1층(310)은 십자가 형상의 제1 패턴을 가질 수 있다. 본 실시예에서는 제1패턴이 십자가 형상을 가지는 경우를 도시하였으나, 본 발명은 이에 한정하지 않는다. 또 다른 실시예로, 제1패턴은 다각형, 원형, 타원형, 또는 ＊, ＃ 등과 같은 다양한 기하학적인 패턴을 가질 수 있다.
제2층(320)은 제1층(310) 위에 위치하며, 제2층(320)의 크기는 제1층(310)보다 더 크게 형성되어 제1층(310)을 전체적으로 커버할 수 있다. 제1층(310)이 제1패턴을 가지고 있으므로, 제1층(310) 위에 형성된 제2층(320)은 제1층(310)의 제1패턴을 따라 요철을 가질 수 있다. 예컨대, 제1층(310)이 십자가 형상을 가지고 있는 경우에, 제2층(320)은 제1층(310)을 전체적으로 커버하도록 도 2 및 도 3에 도시된 바와 같이 대략 사각형으로 형성될 수 있으나 두께 방향으로는 제1패턴을 따라 형성된 요철을 가질 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 단면도로서, 도 2와 도 3의 B-B '선 및 C-C '선을 따라 취한 단면에 해당한다.
도 4를 참조하면, 기판(100) 상에 버퍼층(110)이 형성되고, 버퍼층(110) 상에 박막트랜지스터(TFT) 및 얼라인 마크(AM)가 배치될 수 있다. 기판(100)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 일부 실시예에서, 기판(100)이 플라스틱재 또는 금속재로 형성되는 경우에는 글라스재로 형성된 경우 보다 가요성을 향상시킬 수 있다. 버퍼층(110)은 불순물이 침투하는 것을 방지하며, SiO2 및/또는 SiNx 등으로 형성될 수 있으나, 본 발명은 이에 한정되지 않는다.
박막트랜지스터(TFT)는 활성층(210), 게이트전극(220), 소스전극(210c) 및 드레인전극(210b)을 포함한다. 활성층(210)은 산화물반도체를 포함할 수 있다. 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어, 산화물반도체는 IGZO(Indium Gallium Zinc Oxide), 또는/및 ITZO(Indium Tin Zinc Oxide)을 포함할 수 있다. 또 다른 실시예로서 산화물반도체는, SnO2, In2O3, ZnO, CdO, Cd2SnO4, TiO2. 등과 같은 물질 중 적어도 어느 하나를 포함할 수 있다.
활성층(210)은 게이트전극(220)과 중첩되는 제1부분, 제1부분의 양측에 위치하는 제2부분 및 제3부분을 포함할 수 있다. 제1부분은 채널 영역(210a)에 해당하고, 제2부분 및 제3 부분은 이온불순물이 도핑된 영역으로 각각 드레인전극(210b) 및 소스전극(210c)에 해당할 수 있다. 도 4에는 제2부분이 드레인전극(210b)에 대응되고 제3부분이 소스전극(210c)에 대응되는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터(TFT)의 종류에 따라 드레인전극(210b) 및 소스전극(210c)의 위치는 바뀔 수 있다.
게이트전극(220)은 게이트절연막인 제1절연막(130)을 가운데 두고 활성층(210) 위에 배치된다. 제1절연막(130)은 SiNx 또는 SiOx 등과 같은 무기절연막일 수 있으나, 본 발명은 이에 한정되지 않는다. 게이트전극(220)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
게이트전극(220) 상에는 층간절연막인 제2절연막(150)이 형성될 수 있다. 제2절연막(150)은 SiNx 또는 SiOx과 같은 무기절연막일 수 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서 제2절연막(150)은 유기절연막일 수 있다. 제2절연막(150)에는 소스전극(210c) 및 드레인전극(210b)을 노출시키는 콘택홀(150h)이 형성될 수 있다.
데이터 입력전극(232) 및 데이터 출력전극(231)은 제2절연막(150) 상에 위치할 수 있으며, 각각 소스전극(210c) 및 드레인전극(210b)과 연결될 수 있다. 데이터 입력전극(232)은 제2절연막(150)의 콘택홀(150h)을 통해 박막트랜지스터(TFT)의 소스전극(210c)과 연결되고, 데이터 출력전극(231)은 제2절연막(150)의 콘택홀(150h)을 통해 박막트랜지스터(TFT)의 드레인전극(210b)과 연결될 수 있다. 데이터 입력전극(232) 및 데이터 출력전극(231)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등을 포함할 수 있으나, 이에 한정되지 않는다.
평탄화막인 제3절연막(170)은 데이터 입력전극(232) 및 데이터 출력전극(231) 상에 위치할 수 있다. 제3절연막(170)은 데이터 출력전극(231)을 노출하는 비아홀(170h)을 구비할 수 있다. 데이터 출력전극(231)은 제3절연막(170)의 비아홀(170h)을 통해 화소전극(241)과 전기적으로 연결될 수 있다.
화소전극(241)은 제3절연막(170) 상에 형성되며, (반)투명전극이거나 반사전극이 될 수 있다. (반)투명전극인 경우, 화소전극(241)은 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 반사전극인 경우에, 화소전극(241)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 포함할 수 있다.
화소전극(241) 상에는 화소정의막(180)이 형성될 수 있다. 화소정의막(180)은 화소전극(241)의 상부면을 노출하는 개구를 구비하며, 개구에는 중간층(242)이 위치할 수 있다.
중간층(242)은 발광층을 포함할 수 있다. 발광층은 적색, 녹색 또는 청색의 빛을 방출할 수 있는 저분자 물질 또는 고분자 물질로 형성될 수 있다. 중간층(242)은 발광층 이외에도 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL), 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 더 포함할 수 있다.
상대전극(243)은 반사전극이거나 (반)투명전극이 될 수 있다. (반)투명전극으로 형성할 경우, 상대전극(243)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물로 된 층을 형성하고 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명물질로 형성된 층을 형성하여 (반)투명전극으로 형성할 수 있다. 반사전극으로 형성할 경우, 상대전극(243)은 예컨대 Li, Ca, LiF/Ca, LiF/Al, Al, Ag 및 Mg 중 하나 이상의 물질을 포함할 수 있다.
얼라인 마크(AM)는 제1층(310)과 제2층(320)을 구비할 수 있다. 제1층(310)은 활성층(210)과 동일층에 위치하고 활성층(210)과 동일물질을 포함하며, 도 2 내지 도 3을 참조하여 설명한 바와 같이 십자가 형상과 같은 제1패턴을 구비할 수 있다.
제2층(320)은 게이트전극(220)과 동일층에 위치하고 게이트전극(220)과 동일물질을 포함할 수 있다. 제2층(320)의 크기는 제1층(310)보다 더 크게 형성되어 제1층(310)을 전체적으로 커버할 수 있다. 제1층(310)이 제1패턴을 가지고 있으므로, 제1층(310) 위에 형성된 제2층(320)은 제1패턴을 따라 형성된 요철을 가질 수 있다. 예컨대, 제1층(310)이 십자가 형상을 가지고 있는 경우에, 제2층(320)은 제1층(310)을 전체적으로 커버하되 두께 방향으로는 제1패턴을 따라 형성된 십자가 형상의 볼록한 부분 및 그 주변 위치하며 상대적으로 오목한 부분을 구비할 수 있다.
도 4를 참조하여 설명한 바와 같이, 화소전극(241) 상에 화소정의막(180)과 중간층(242) 및 상대전극(243)이 순차적으로 형성됨으로써 유기 발광 디스플레이 장치가 제조될 수 있다. 유기 발광 디스플레이 장치를 구성하는 각 구성요소, 예컨대 전극 및 배선 등의 구성은 얼라인 마크(AM)를 기준으로 패터닝된다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법에 따른 상태를 나타낸 단면도들이다.
도 5a를 참조하면, 기판(100) 상에 버퍼층(110)을 형성하고, 산화물반도체층(미도시)을 형성한 후 이를 패터닝하여 활성층(210) 및 얼라인 마크(AM)의 제1층(310)을 형성한다.
산화물반도체층은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어, 산화물반도체층은 IGZO, ITZO, ZnO, CdO, Cd2SnO4, TiO2. 등과 같은 물질을 포함할 수 있다.
제1층(310)은 활성층(210)과 동일층에 위치하며, 십자가 형상과 같은 제1패턴을 가질 수 있다. 본 실시예에서는 제1패턴이 십자가 형상인 경우를 설명하지만 본 발명은 이에 한정되지 않는다. 예컨대, 제1패턴은 다각형, 원형, 타원형, 또는 ＊, ＃ 등과 같은 다양한 기하학적인 패턴을 가질 수 있다.
도 5b를 참조하면, 기판(100) 상에 게이트절연막인 제1절연막(130)을 형성한 후 금속층(미도시)을 형성한 후 이를 패터닝하여 게이트전극(220) 및 얼라인 마크(AM)의 제2층(320)을 형성한다.
금속층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2층(320)은 게이트전극(220)과 동일층에 동일한 물질을 포함하도록 형성될 수 있다. 제2층(320)은 제1층(310)을 전체적으로 커버하도록 제1층(310) 위에 형성될 수 있으며, 제1층(310)의 제1패턴이 제2층(320)에 그대로 반영될 수 있다. 예컨대, 제1층(310)의 제1패턴과 대응되는 제2층(320)의 일 부분은 두께 방향을 따라 볼록하게 돌출되고 나머지 부분은 상대적으로 오목하게 형성되어, 제2층(320)은 제1패턴을 따라 형성된 요철을 가질 수 있다.
이 후, 게이트전극(220)을 자기정렬(self-align) 마스크로, 이온불순물을 도핑하여 소스전극(210c) 및 드레인전극(210b)에 해당하는 제2부분 및 제3부분을 형성할 수 있다. 활성층(210)의 일부분 즉 제1부분은 게이트전극(220)에 의해 커버되므로 미도핑된 채널영역에 해당한다. 제1층(310)은 제2층(320)에 의해 전체적으로 커버되므로 이온불순물의 도핑 공정에서 제1층(310)은 도핑되지 않는다.
도 5c를 참조하면, 기판(100) 상에 층간절연막인 제2절연막(150)을 형성하고, 얼라인 마크(AM)를 이용하여 제2절연막(150)에 콘택홀(150h)을 형성할 수 있다. 얼라인 마크(AM)의 요철, 예컨대 제2층(320)에 반영된 제1패턴을 인식함으로써 콘택홀(150h)의 위치를 정의할 수 있다. 제2절연막(150)은 무기절연막이거나 유기절연막으로 형성될 수 있으며, 콘택홀(150h)을 통해 활성층(210)의 소스전극(210c) 및 드레인전극(210b)이 노출될 수 있다.
도 5d를 참조하면, 얼라인 마크(AM)를 이용하여 데이터 입력전극(232) 및 데이터 출력전극(231)을 형성할 수 있다. 금속층(미도시)을 형성하고 얼라인 마크(AM)를 이용하여 데이터 입력전극(232) 및 데이터 출력전극(231)을 패터닝할 수 있다. 예컨대, 얼라인 마크(AM)의 요철, 예컨대 제2층(320)에 반영된 제1패턴을 인식함으로써 데이터입력전극 및 데이터 출력전극(231)을 패터닝할 수 있다. 금속층은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
도 5e를 참조하면, 기판(100) 상에 평탄화막인 제3절연막(170)을 형성하고, 얼라인 마크(AM)를 이용하여 제3절연막(170)에 비아홀(170h)을 형성할 수 있다. 얼라인 마크(AM)의 요철, 예컨대 제2층(320)에 반영된 제1패턴을 인식함으로써 비아홀(170h)의 위치를 정의할 수 있다. 제3절연막(170)은 무기절연막이거나 유기절연막으로 형성될 수 있으며, 비아홀(170h)을 통해 데이터 출력전극(231)이 노출될 수 있다.
이 후, 얼라인 마크(AM)를 이용하여 화소전극(241)을 형성할 수 있다. 화소전극(241)은 (반)투명전극이거나 반사전극으로 형성될 수 있으며, 구체적인 물질은 앞서 도 4를 참조하여 설명한 바와 같다.
도 5f를 참조하면, 화소전극(241) 상에 화소전극(241)의 일부를 노출시키는 개구를 구비한 화소정의막(180)을 형성하고, 화소정의막(180)의 개구에 중간층(242)을 형성할 수 있다. 이 후, 상대전극(243)을 형성함으로써, 유기 발광 디스플레이 장치를 형성할 수 있다.
본 발명의 실시예들에서는, 얼라인 마크(AM)가 제1층(310) 및 제2층(320)을 포함하며, 제2층(320)이 제1층(310)의 제1패턴에 따라 요철을 구비하고 있으므로, 얼라인 마크(AM)를 이용하여 패터닝되는 후속 공정에서의 오정렬(misalign)에 따른 오차(margin)를 최소화할 수 있다.
본 발명의 비교예로서, 얼라인 마크(AM)가 산화물반도체로만 형성된다면 산화물반도체가 투명한 특성을 가지므로 얼라인 마크(AM)를 인식하기 어렵다. 따라서, 산화물반도체로만 형성된 얼라인 마크(AM)는 사용할 수 없다.
본 발명의 또 다른 비교예로서, 만약 게이트전극(220)과 동일층에 형성된 얼라인 마크(AM)를 이용하여 디스플레이 장치를 제조하는 경우, 얼라인 마크(AM)로의 인식은 가능하지만 오정렬에 따른 오차가 커지면서 고해상도의 디스플레이 장치에 필요한 소자 및 배선을 형성하기 어렵다.
예컨대, 탑 게이트 방식의 박막트랜지스터(TFT)를 구비하는 디스플레이 장치의 제조 공정에 있어서, 게이트전극(220)과 동일층에 형성된 비교예에 따른 얼라인 마크(AM)를 형성할 수 있다. 비교예에 따른 제조 공정에서, 활성층(210)과 게이트전극(220) 사이에 오정렬에 따른 오차가 ?a라고 가정한다.
비교예에 따른 얼라인 마크(AM)를 이용하여 제2절연층에 콘택홀(150h)을 형성하는 공정, 및 데이터 입력전극(232)과 데이터출력전극을 형성하는 공정을 수행할 수 있다. 이 때, 콘택홀(150h)의 오정렬에 따른 오차를 ?b라고 가정하고, 데이터 입력전극(232)과 데이터 출력전극(231)의 오정렬에 따른 오차를 ?c라고 가정한다.
비교예에 따른 디스플레이 장치는 게이트전극(220)과 동일층에 형성된 얼라인 마크(AM)를 이용하여 제조되었기 때문에, 오정렬에 따른 오차 ?a는 이후 공정에 계속 영향을 미친다. 예컨대, 활성층(210)과 콘택홀(150h) 간의 오정렬에 따른 오차는 ?a+?b가 되고, 활성층(210)과 데이터 입력전극(232)과 데이터 출력전극(231)의 오정렬에 따른 오차는 ?a+?c가 된다. 마찬가지로, 오정렬에 따른 오차 ?a는 이후 화소전극(241)을 형성하는 공정에도 영향을 미칠 수 있다.
비교예에 따른 디스플레이 장치에서 게이트전극(220)이 활성층(210)에 대하여 ?a만큼 오정렬된 경우, 오정렬된 오차인 ?a는 얼라인 마크(AM)에도 반영되어 있으므로, 후속 공정에 계속 영향을 미치게 되는 것이다.
그러나, 본 발명의 실시예들에 따른 디스플레이 장치의 제조 방법에 따르면, 얼라인 마크(AM)가 제1층(310)과 제2층(320)으로 형성되고, 제2층(320)이 제1층(310)의 제1패턴을 그대로 반영하고 있으므로, 오정렬된 오차인 ?a는 얼라인 마크(AM)에 반영되지 않는다. 즉, 게이트전극(220)이 활성층(210)에 대하여 ?a 만큼 오정렬되어 있다 하더라도, 제2층(320)은 제1층(310)의 제1패턴을 그대로 반영하고 있고 패터닝 공정시 제2층(320)에 반영된 제1패턴(즉, 요철)을 이용하여 정렬하므로, 오정렬 오차 ?a는 후속 공정에 영향을 주지 않는다.
도 6은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 타낸 단면도이다.
도 5a 내지 도 5f는 유기 발광 디스플레이 장치의 제조 공정을 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 5a 내지 도 5e를 참조하여 설명한 제조 공정 이후, 도 6에 도시된 바와 같이 일면에 상대전극(243')이 형성된 상대기판(200)을 배치하고, 화소전극(241)과 상대전극(243') 사이에 액정층(242')을 형성하여 액정 디스플레이 장치를 형성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 7을 참조하면, 기판(100) 상에 버퍼층(110)이 형성되고, 버퍼층(110) 상에 박막트랜지스터(TFT) 및 얼라인 마크(AM)가 위치할 수 있다. 기판(100)은 글라스재, 금속재, 또는 플라스틱재 등, 다양한 재료로 형성될 수 있고, 버퍼층(110)은 SiO2 및/또는 SiNx 등으로 형성될 수 있으나, 본 발명은 이에 한정되지 않는다.
박막트랜지스터(TFT)의 활성층(210)은 산화물반도체를 포함하며, 산화물반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어, 산화물반도체는 IGZO(Indium Gallium Zinc Oxide), 또는/및 ITZO(Indium Tin Zinc Oxide)을 포함할 수 있다. 또 다른 실시예로서 산화물반도체는, SnO2, In2O3, ZnO, CdO, Cd2SnO4, TiO2. 등과 같은 물질 중 적어도 어느 하나를 포함할 수 있다.
게이트전극(220)은 활성층(210) 위에 활성층(210)과 일부 중첩되게 형성되며, 게이트절연막인 제1절연막(130')은 활성층(210)과 게이트전극(220) 사이에만 위치하도록 패터닝될 수 있다. 예컨대, 제2절연막(150)은 게이트전극(220)과 실질적으로 동일한 패턴을 갖도록 형성될 수 있다. 제1절연막(130')은 SiNx 또는 SiOx 등과 같은 무기절연막일 수 있으나, 본 발명은 이에 한정되지 않는다.
활성층(210)은 게이트전극(220)과 중첩되는 제1부분, 제1부분의 양측에 위치하는 제2부분 및 제3부분을 포함할 수 있다. 제1부분은 채널 영역(210a)에 해당하고, 제2부분 및 제3 부분은 플라즈마 등을 이용한 환원처리에 의해 도전화된 영역으로 각각 드레인전극(210b) 및 소스전극(210c)에 해당할 수 있다.
게이트전극(220) 상에는 층간절연막인 제2절연막(150)이 형성될 수 있으며, 제2절연막(150)은 소스전극(210c) 및 드레인전극(210b)을 노출시키는 콘택홀(150h)을 포함할 수 있다.
데이터 입력전극(232) 및 데이터 출력전극(231)은 제2절연막(150) 상에 위치할 수 있으며, 각각 소스전극(210c) 및 드레인전극(210b)과 연결될 수 있다. 데이터 입력전극(232)은 제2절연막(150)의 콘택홀(150h)을 통해 박막트랜지스터(TFT)의 소스전극(210c)과 연결되고, 데이터 출력전극(231)은 제2절연막(150)의 콘택홀(150h)을 통해 박막트랜지스터(TFT)의 드레인전극(210b)과 전기적으로 연결될 수 있다.
데이터 출력전극(231)은 화소전극(241)과 전기적으로 연결될 수 있다. 도 4를 참조하여 설명한 디스플레이 장치는, 데이터 출력전극(231)은 제3절연막(170)의 비아홀(170h)을 통해 화소전극(241)과 전기적으로 연결된 경우를 설명하였으나, 본 실시예에 따르면 도 7에 도시된 바와 같이 데이터 출력전극(231)의 일부가 화소전극(241)과 직접 연결, 예컨대 동일층에 형성되면서 전기적으로 연결될 수 있다. 화소전극(241)은 데이터 출력전극(231)과 동일한 금속을 포함할 수 있으며, 반사전극으로 형성될 수 있다. 예컨대, 데이터 입력전극(232), 데이터 출력전극(231), 및 화소전극(241)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Al, Mo 또는 이들의 화합물 등을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다
화소정의막(180)은 화소전극(241)의 상부면을 노출하는 개구를 구비하며, 개구에는 중간층(242)이 위치할 수 있으며, 중간층(242) 상에 상대전극(243)이 형성될 수 있다.
중간층(242)은 발광층을 포함할 수 있다. 중간층(242)은 발광층 이외에도 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL), 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 더 포함할 수 있다.
상대전극(243)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물로 된 층, 및 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명물질로 형성된 층을 포함하는 (반)투명전극일 수 있다.
얼라인 마크(AM)는 제1층(310)과 제2층(320)을 구비할 수 있다. 제1층(310)은 활성층(210)과 동일층에 위치하고 활성층(210)과 동일물질을 포함하며, 도 2 내지 도 3을 참조하여 설명한 바와 같이 십자가 형상과 같은 제1패턴을 구비할 수 있다.
제2층(320)은 제1층(310) 상과 직접 접촉하도록 제1층(310) 상에 위치할 수 있다. 제2층(320)은 게이트전극(220)과 동일층에 위치하고 게이트전극(220)과 동일물질을 포함할 수 있다. 제2층(320)의 크기는 제1층(310)보다 더 크게 형성되어 제1층(310)을 전체적으로 커버할 수 있다. 제1층(310)이 제1패턴을 가지고 있으므로, 제1층(310) 위에 형성된 제2층(320)은 제1층(310)의 제1패턴을 따라 형성된 요철을 가질 수 있다. 예컨대, 제2층(320)은 제1층(310)을 전체적으로 커버하되 두께 방향으로는 제1패턴을 따라 오목하고 볼록한 요철을 가질 수 있다.
도 7을 참조하여 설명한 바와 같이, 화소전극(241) 상에 화소정의막(180)과 중간층(242) 및 상대전극(243)이 순차적으로 형성됨으로써 유기 발광 디스플레이 장치가 제조될 수 있으며, 유기 발광 디스플레이 장치를 구성하는 각 구성요소, 예컨대 전극 및 배선 등의 구성은 얼라인 마크(AM)를 기준으로 패터닝된다.
도 8a 내지 도 8e는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 제조 방법에 따른 단면도들이다.
도 8a를 참조하면, 기판(100) 상에 버퍼층(110)을 형성하고, 산화물반도체층(미도시)을 형성한 후 이를 패터닝하여 활성층(210) 및 얼라인 마크(AM)의 제1층(310)을 형성한다.
산화물반도체층은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예를 들어, 산화물반도체층은 IGZO, ITZO, ZnO, CdO, Cd2SnO4, TiO2. 등과 같은 물질을 포함할 수 있다.
제1층(310)은 활성층(210)과 동일층에 위치하며, 십자가 형상과 같은 제1패턴을 가질 수 있다. 본 실시예에서는 제1패턴이 십자가 형상인 경우를 설명하지만 본 발명은 이에 한정되지 않는다. 예컨대, 제1패턴은 다각형, 원형, 타원형, 또는 ＊, ＃ 등과 같은 다양한 기하학적인 패턴을 가질 수 있다.
도 8b를 참조하면, 기판(100) 상에 게이트절연막인 제1절연막(130)을 형성한 후 금속층(미도시)을 형성한 후 이를 패터닝하여 게이트전극(220) 및 얼라인 마크(AM)의 제2층(320)을 형성한다.
금속층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1절연막(130')은 활성층(210)과 게이트전극(220) 사이에만 개재되도록 게이트 전극의 패터닝 공정에서 패터닝될 수 있다.
제2층(320)은 게이트전극(220)과 동일층에 동일한 물질을 포함하도록 형성될 수 있다. 제2층(320)은 제1층(310)을 전체적으로 커버하도록 제1층(310) 위에 형성될 수 있으며, 제1절연막(130')이 패터닝되므로, 제2층(320)은 제1층(310)과 직접 접촉할 수 있다.
제1층(310) 위에 위치하는 제2층(320)에는 제1패턴이 그대로 반영될 수 있다. 예컨대, 제1층(310)의 제1패턴과 대응되는 제2층(320)의 일 부분은 두께 방향을 따라 볼록하게 돌출되고 나머지 부분은 상대적으로 오목하게 형성되어, 제2층(320)은 제1패턴을 따라 형성된 요철을 가질 수 있다.
이 후, 게이트전극(220)을 자기정렬(self-align) 마스크로, 플라즈마 등을 이용한 환원 처리를 수행한다. 환원 처리에 의해 채널영역인 제1부분의 양측에 위치한 제2 부분 및 제3부분은 도체화될 수 있다. 제2부분 및 제3 부분은 각각 소스전극(210c) 및 드레인전극(210b)에 해당할 수 있다.
도 8c를 참조하면, 기판(100) 상에 층간절연막인 제2절연막(150)을 형성하고, 얼라인 마크(AM)를 이용하여 제2절연막(150)에 콘택홀(150h)을 형성할 수 있다. 얼라인 마크(AM)의 요철, 예컨대 제2층(320)에 반영된 제1패턴을 인식함으로써 콘택홀(150h)의 위치를 정의할 수 있다.
제2절연막(150)은 무기절연막이거나 유기절연막으로 형성될 수 있으며, 콘택홀(150h)을 통해 활성층(210)의 소스전극(210c) 및 드레인전극(210b)이 노출될 수 있다.
도 8d를 참조하면, 얼라인 마크(AM)를 이용하여 데이터 입력전극(232), 데이터 출력전극(231) 및 화소전극(241)을 형성할 수 있다. 금속층(미도시)을 형성하고 얼라인 마크(AM)를 이용하여 데이터 입력전극(232), 데이터 출력전극(231) 및 화소전극(241)을 패터닝할 수 있다. 금속층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Al, Mo 또는 이들의 화합물 등을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
얼라인 마크(AM)의 요철, 예컨대 제2층(320)에 반영된 제1패턴을 인식함으로써 데이터입력전극 및 데이터 출력전극(231)을 패터닝할 수 있다. 화소전극(241)은 데이터 출력전극(231)과 동일층에 일체로 형성됨으로써 데이터 출력전극(231)과 전기적으로 연결될 수 있다.
도 8e를 참조하면, 화소전극(241) 상에 화소전극(241)의 일부를 노출시키는 개구를 구비한 화소정의막(180)을 형성하고, 화소정의막(180)의 개구에 중간층(242)을 형성할 수 있다. 이 후, 상대전극(243)을 형성함으로써, 유기 발광 디스플레이 장치를 형성할 수 있다. 중간층(242) 및 상대전극(243)은 앞서 도 7을 참조하여 설명한 내용으로 갈음한다.
본 발명의 실시예들에서는, 얼라인 마크(AM)가 제1층(310) 및 제2층(320)을 포함하며, 제2층(320)이 제1층(310)의 제1패턴에 따라 요철을 구비하고 있으므로, 얼라인 마크(AM)를 이용하여 패터닝되는 후속 공정에서의 오정렬(misalign)에 따른 오차(margin)를 최소화할 수 있다.
본 발명의 비교예로서 게이트전극(220)과 동일층에 형성된 얼라인 마크(AM)를 이용하여 제조된 디스플레이 장치의 경우, 활성층(210)에 대하여 게이트전극(220)이 ?a만큼 오정렬된 경우, 얼라인 마크(AM)도 ?a만큼 오정렬된 상태에서 형성된다. 얼라인 마크(AM)에는 오정렬된 오차인 ?a가 반영되어 있으므로, 후속 공정에 계속 영향을 미치게 된다.
그러나, 본 발명의 실시예들에 따른 디스플레이 장치의 제조 방법에 따르면, 얼라인 마크(AM)의 제2층(320)이 제1층(310)의 제1패턴을 그대로 반영하고 있으며 패터닝 공정시 제2층(320)에 반영된 제1패턴(즉, 요철)을 이용하여 정렬, 즉 패터닝을 수행한다. 따라서, 게이트전극(220)이 활성층(210)에 대하여 ?a 만큼 오정렬되어 있다 하더라도, 오정렬 오차 ?a는 후속 공정에 영향을 주지 않는다.
도 9는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 타낸 단면도이다.
도 8a 내지 도 8e는 유기 발광 디스플레이 장치의 제조 공정을 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 8a 내지 도 8d를 참조하여 설명한 제조 공정 이후, 도 9에 도시된 바와 같이 일면에 상대전극(243)이 형성된 상대기판(200)을 배치하고, 화소전극(241)과 상대전극(243') 사이에 액정층(242')을 형성하여 액정 디스플레이 장치를 형성할 수 있다.
도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 원장기판 2: 셀 영역
AM: 얼라인 마크 TFT: 박막트랜지스터
100: 기판 110: 버퍼층
130: 제1절연막 150: 제2절연막
170: 제3절연막 180: 화소정의막
210: 활성층 210a: 채널 영역
210b: 드레인전극 210c: 소스전극
321: 데이터 출력전극 323: 데이터 입력전극
241: 화소전극 242: 중간층
242': 액정층 243, 243': 상대전극
200: 상대기판

Claims (13)

  1. 기판 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제1절연막을 형성하는 단계;
    상기 활성층 위에 게이트전극을 형성하는 단계; 및
    상기 기판 상에 얼라인 마크를 형성하는 단계;를 포함하며,
    상기 얼라인 마크를 형성하는 단계는,
    제1패턴을 갖는 제1층을 형성하는 단계; 및
    상기 제1층 위에 위치하며, 상기 제1패턴에 따른 요철을 갖는 제2층을 형성하는 단계;를 포함하는, 디스플레이 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1층은 투광성을 갖는, 디스플레이 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 활성층은 산화물반도체를 포함하는, 디스플레이 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제1층은 상기 활성층과 동일층에 위치하는, 디스플레이 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제2층은 상기 게이트전극과 동일층에 위치하고 동일물질을 포함하는, 디스플레이 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제2층은 상기 제1층을 전체적으로 커버하는, 디스플레이 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제2층은 상기 제1층의 제1패턴에 따라 형성된 볼록부분 및 상기 볼록부분에 대하여 상대적으로 오목한 오목부분을 갖는 요철을 구비하는, 디스플레이 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 활성층 중 상기 게이트전극과 중첩되는 제1부분을 중심으로 양측에 소스전극 및 드레인전극을 형성하는 단계;를 더 포함하는 디스플레이 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1층은 상기 제1부분과 동일한 물질을 포함하는, 디스플레이 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 얼라인 마크를 이용하여, 상기 소스전극 및 상기 드레인전극 중 어느 하나와 연결되는 데이터 입력전극, 및 상기 소스전극 및 상기 드레인전극 중 나머지 하나와 연결되는 데이터 출력전극을 형성하는 단계를 더 포함하는, 디스플레이 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 데이터 출력전극은 화소전극과 전기적으로 연결된, 디스플레이 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 데이터 입력전극 및 상기 데이터 출력전극과 상기 게이트전극 사이에 제2절연막을 형성하는 단계; 및
    상기 얼라인 마크를 이용하여 상기 제2절연막을 관통하는 콘택홀을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 기판은 상기 활성층 및 상기 게이트전극이 형성되는 화소영역, 및 상기 화소영역을 둘러싸고 상기 얼라인 마크가 배치되는 외곽영역을 포함하는, 디스플레이 장치의 제조 방법.
KR1020150012312A 2015-01-26 2015-01-26 디스플레이 제조 방법 KR102273052B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150012312A KR102273052B1 (ko) 2015-01-26 2015-01-26 디스플레이 제조 방법
US14/827,055 US9419028B1 (en) 2015-01-26 2015-08-14 Method of manufacturing display device and forming an alignment mark having concave and convex portions formed along a first pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012312A KR102273052B1 (ko) 2015-01-26 2015-01-26 디스플레이 제조 방법

Publications (2)

Publication Number Publication Date
KR20160092132A true KR20160092132A (ko) 2016-08-04
KR102273052B1 KR102273052B1 (ko) 2021-07-06

Family

ID=56433777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012312A KR102273052B1 (ko) 2015-01-26 2015-01-26 디스플레이 제조 방법

Country Status (2)

Country Link
US (1) US9419028B1 (ko)
KR (1) KR102273052B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607943B2 (en) 2017-12-05 2020-03-31 Samsung Display Co., Ltd. Display device
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016170571A1 (ja) * 2015-04-20 2016-10-27 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
US10700212B2 (en) * 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
TWI730798B (zh) * 2020-06-04 2021-06-11 力晶積成電子製造股份有限公司 對準標記結構及影像感測器的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
KR20110066811A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844005B1 (ko) 2002-07-25 2008-07-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이기판 제조방법
KR101912406B1 (ko) 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR102043177B1 (ko) 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101425732B1 (ko) 2012-12-26 2014-08-01 하이디스 테크놀로지 주식회사 액정표시장치의 기판
KR102164941B1 (ko) * 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146400A (ja) * 1994-11-16 1996-06-07 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法
KR20110066811A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 플렉서블 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607943B2 (en) 2017-12-05 2020-03-31 Samsung Display Co., Ltd. Display device
WO2022141695A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20160218123A1 (en) 2016-07-28
US9419028B1 (en) 2016-08-16
KR102273052B1 (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
US10128322B2 (en) Organic light-emitting display device including conductive layer and manufacturing method thereof
US10714707B2 (en) Organic light-emitting display apparatus and fabrication method thereof
KR101912406B1 (ko) 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US10811478B2 (en) Organic light-emitting diode display device and method of fabricating the same
US9591745B2 (en) Display apparatus reducing dead space
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US9349996B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
EP3242341A1 (en) Array substrate and manufacturing method therefor, display panel and display device
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
KR102273052B1 (ko) 디스플레이 제조 방법
KR20160023745A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160066673A (ko) 유기발광 디스플레이 장치 및 그 제조방법
JP2012242834A (ja) 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法
US20110240986A1 (en) Pixel structure of electroluminescent display panel and method of making the same
KR20170070937A (ko) 유기 발광 표시 장치
US9525047B2 (en) Thin-film transistor substrate, method of manufacturing same, and organic light-emitting display apparatus including thin-film transistor substrate
US8604480B2 (en) Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
KR102118461B1 (ko) 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
KR20150029207A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150048508A (ko) 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
US9842781B2 (en) Electrostatic chuck system and method of manufacturing organic light-emitting display apparatus by using the same
KR102054848B1 (ko) 유기 발광 표시 장치 및 그 제조방법
US20220254864A1 (en) Display device
KR20150088102A (ko) 평판표시장치용 백플레인 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant