JP4378767B2

JP4378767B2 - 発光装置及び電子機器

Info

Publication number: JP4378767B2
Application number: JP2002281869A
Authority: JP
Inventors: 洋二郎松枝; 早人中西
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-26
Filing date: 2002-09-26
Publication date: 2009-12-09
Anticipated expiration: 2022-09-26
Also published as: JP2004119219A

Description

【０００１】
【発明の属する技術分野】
本発明は光取り出し効率に優れたパネル構造を有する電気光学装置に関する。
【０００２】
【従来の技術】
図７はボトムエミッション構造を採用するアクティブマトリクス型有機ＥＬディスプレイの画素レイアウトの説明図である。同図において、画素１０は、ＲＧＢ三原色で発光する有機ＥＬ素子からなる発光部ＯＬＥＤと、電源供給線Ｖ_ddから電源供給を受けて発光部ＯＬＥＤに順バイアス電流（駆動電流）を供給するための駆動トランジスタＴｒ１と、書き込み制御線Ｖ_selによりオン／オフ制御されるスイッチングトランジスタＴｒ２及びＴｒ３と、発光制御線Ｖ_gpによりオン／オフ制御されるスイッチングトランジスタＴｒ４と、データ線Ｉ_datを介して供給されるデータ信号に対応した電圧を保持する保持容量Ｃを備えて構成されている。スイッチングトランジスタＴｒ２及びＴｒ３のゲート端子は共に書き込み制御線Ｖ_selに接続されており、スイッチングトランジスタＴｒ２のソース端子はスイッチングトランジスタＴｒ３のドレイン端子に接続している。
【０００３】
これらの各素子は薄膜製造プロセスによって複数のレイヤに積層されており、バイス層の最上層には個々の画素に形成される発光部ＯＬＥＤを区画するためのバンク層（図示せず）が積層されている。バンク層には透明画素電極（陽極）３８上に開口するバンク開口部ｈ１が形成されており、その開口部ｈ１内にはバンク層の下層に成膜される親水性制御膜が開口している。略円形状の親水性制御膜開口部ｈ２にはインクジェット法などで成膜された発光層が充填されており、発光部ＯＬＥＤを形成している。また、同図に図示してないが、バンク層の上層には各々の画素の共通電極としての陰極が成膜されている。本明細書では、説明の便宜上、基板上に積層される個々のレイヤの相対的位置関係について、陰極側の層を上層と称し、基板側の層を下層と称する（後述する本発明の実施形態においても同様である。）。
【０００４】
上記の構成において、画素へのデータ信号の書き込み時において、書き込み制御線Ｖ_selから供給される選択信号によりスイッチングトランジスタＴｒ２及びＴｒ３は共に開状態となり、発光階調に対応したデータ信号が保持容量Ｃに書き込まれる。スイッチングトランジスタＴｒ４は、発光時において、発光制御線Ｖ_gpから供給される選択信号により開状態となり、保持容量Ｃに保持された電圧によって駆動トランジスタＴｒ１が出力する駆動電流を発光部ＯＬＥＤに供給する。同図において、紙面の表側に陰極が成膜されており、裏側に透明基板が配置されているものとすると、ボトムエミッション構造においては、透明基板側から光を射出する必要があるため、発光部ＯＬＥＤの下層にはトランジスタ、電源配線、保持容量などが配置されないように画素レイアウトを設計する必要がある。
【０００５】
このため、同図に示す例では、２層のメタル層から成る保持容量Ｃの側面形状を、略円形の発光部ＯＬＥＤの周部の形状に合わせて多角形状にパターニングし、デバイス層の膜厚方向に直交する投影面への保持容量Ｃと発光部ＯＬＥＤとのそれぞれの投影部分が重複しないように設計してある。さらに、透明画素電極３８の角の位置ｈ３にコンタクトホールを開口し、発光部ＯＬＥＤが形成されていない位置において、スイッチングトランジスタＴｒ４のソースメタルと透明画素電極３８とのコンタクトを確保している。
【０００６】
尚、同図に示す従来技術の他に、特開平１１−２４６０６号（特許文献１）には、配線レイアウトの最適化により低消費電力及び発光効率を向上させることを目的とした表示装置が開示されている。
【０００７】
【特許文献１】
特開平１１−２４６０６号公報
【発明が解決しようとする課題】
しかし、スイッチングトランジスタＴｒ４のソースメタルと透明画素電極３８とを導通する場合に、透明画素電極３８の下層に開口されたコンタクトホールを通じて両者を導通すると、コンタクト部において透明画素電極３８に段差が生じやすく、その上層に成膜されている発光層の膜厚が不均一となるため、発光層内の電流分布に偏りが生じ、輝度ムラが生じやすい。また、データ線Ｉ_datは発光階調を担うアナログ電流信号を伝達するための信号線であるから、保持容量Ｃとの間で寄生容量が形成され易い位置に敷設すると、保持容量Ｃへのデータ信号の書き込み不足が生じ、正確な階調表示が困難となる。
【０００８】
そこで、本発明は正確な階調表示を実現するためのパネル構造を備えたパネル基板及び電気光学装置を提供することを課題とする。より詳細には、本発明は電気光学素子を構成する機能層の膜厚をできるだけ均一にできるパネル構造を備えたパネル基板及び電気光学装置を提供することを課題とする。また、本発明はデータ線に不要な寄生容量が形成されにくいパネル構造を備えた電気光学装置を提供することを課題とする。さらに本発明は、大型ディスプレイに好適なパネル構造を備えたパネル基板及び電気光学装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明の発光装置は、複数の第１電極と、該複数の第１電極に対向して共通に設けられた第２電極と、前記複数の第１電極の各々と前記第２電極の間に設けられた発光層と、前記複数の第１電極を互いに区画するとともに、前記第１電極の各々の外縁を被覆する絶縁膜と、電源供給線と、前記複数の第１電極のうちの１つの第１電極である第３電極に電気的に接続され、前記電源供給線から前記第３電極に駆動電流を供給するトランジスタと、前記トランジスタのゲート電極に接続され、制御電圧を保持する容量素子と、前記第３電極と前記トランジスタとを電気的に接続するための接続配線と、前記第３電極と前記接続配線とを接続するコンタクト部と、を有し、前記コンタクト部は、前記容量素子の上方に、平面視した場合に、重畳して設けられており、かつ、前記絶縁膜により覆われていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記第３電極の下地層として、平坦化処理された平坦化膜を含むことを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記容量素子は、前記絶縁膜とは異なる第１絶縁層を介して平坦に成膜された２層のメタル層から構成され、前記平坦化膜は前記容量素子の上層に成膜されており、前記平坦化膜に開口されたコンタクトホールを通じて前記接続配線と前記第３電極とが前記コンタクト部において導通されていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記第３電極は反射性電極であり、前記第２電極は光透過性電極であることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記トランジスタは、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記保持容量に制御電圧を蓄積するためのアナログ電流信号を伝達するデータ線を含み、該データ線は、前記第３電極と重ならないように配置されていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記電源供給線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記トランジスタと前記第３電極との間に設けられた第１スイッチング素子と、前記第１スイッチング素子の制御端子を制御する第１制御線とをさらに含み、前記第１スイッチング素子、及び前記第１制御線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする。
また、本発明の発光装置は、上記の発光装置であって、前記データ線から前記容量素子へアナログ電流信号を伝達する経路に設けられた第２スイッチング素子と、前記第２スイッチング素子の制御端子を制御する第２制御線とをさらに含み、前記第２スイッチング素子、及び前記第２制御線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする。
本発明の電子機器は、本発明の発光装置を備える。
上記の課題を解決するため、本発明の電気光学装置は、画素電極と、共通電極と、前記画素電極と前記共通電極とを介して供給される電力により駆動される電気光学素子とを備え、前記画素電極には、前記画素電極と電源電位とを電気的に接続するための接続配線が接続された接続領域が設けられるとともに、前記接続領域以外の領域のうち少なくとも一部の領域に電気光学素子を構成する機能層が配置される配置領域が設けられている。
【００１０】
前記接続配線が画素電極と電気的に接続される部分はコンタクトホールなどの影響で段差が生じ易いが、画素電極の配置領域上に電気光学素子を形成することで、機能層の膜厚を均一にできる。これにより、膜厚の不均一に起因する輝度ムラを低減できる。
【００１１】
特に、ボトムエミッション構造においては、画素電極側から下層方向へ光を射出するため、画素電極の下層には他の電子素子や配線などを自由にレイアウトできず、構造的に画素電極の面積が小さくなり易い。このような画素電極上に電気光学素子を形成する場合には、画素電極の上記接続領域以外の領域に電気光学素子を形成するのが好ましい。
【００１２】
一方、トップエミッション構造においては、共通電極側から上層方向へ光を射出するため、画素電極の下層には他の電子素子や配線などを自由にレイアウトでき、画素電極の面積を大きくできる。加えて、本発明の構成を採用すれば、開口率を高めることができるとともに、電気光学素子を構成する機能層の膜厚を均一にできるため、高精細なディスプレイを実現できる。
【００１３】
ここで、「画素領域」とは、発光表示の基本単位となる画素を構成するための１又は２以上の電子素子が形成された領域をいい、パッシブマトリクス駆動のように単一の発光素子で画素が構成される場合には、当該発光素子を含む領域が画素領域に該当し、アクティブマトリクス型ディスプレイのように発光素子と能動素子で一つの画素が構成される場合には、発光素子と能動素子を含む領域が画素領域に該当する。画素を構成する電子素子が異なるレイヤに形成されている場合には、各々のレイヤにおける電子素子の形成領域を含むものとする。
【００１４】
また、「電気光学素子」とは、電気的作用により光の光学的状態を変化させる電子素子一般をいい、エレクトロルミネセンス素子などの自発光素子の他に、液晶素子のように光の偏向状態を変化させることで階調表示する電子素子を含む。また、「画素電極」とは、個々の画素領域に形成される個別電極をいい、「共通電極」とは複数の画素領域に共通する電極をいう。また、「機能層」とは、電気光学素子の機能（電気光学効果）を実現するためのデバイス層をいい、１又は２以上のレイヤに形成されている場合を含む。例えば、エレクトロルミネセンス素子の場合は、少なくとも発光層を含み、必要に応じてさらに正孔輸送層、電子輸送層などのデバイス層が含まれる。尚、本明細書において、単に「素子」と表記する場合には、特に断りがない限り、「電子素子」を意味するものとする。
【００１５】
好ましくは、前記画素電極は反射性電極であり、前記共通電極は光透過性電極である。かかる構成により、共通電極側から射出光を取り出す所謂トップエミッション構造を実現できる。トップエミッション構造にすれば、画素領域内の電子素子のレイアウトを自由に設計できるため、開口率を高めることができる。ここで、「反射性電極」とは、電気光学素子から射出された光の少なくとも一部を反射し、共通電極側に光を射出するための電極である。また、「光透過性電極」とは、電気光学素子から射出された光の少なくとも一部を透過する光透過性の電極であり、ディスプレイとして要求される性能を満たす程度の透過率を具備するものが望ましい。このような電極としては、酸化インジウム錫合金（ＩＴＯ）、のように光透過性材料で構成された電極のみならず、所望の光透過性を具備する程度に薄膜処理された半透明金属電極であってもよい。
【００１６】
好ましくは、電気光学素子は発光層を備えた発光素子である。このような発光素子によれば、発光階調を電気的に制御できる。特に、電流駆動型の発光素子の場合には、輝度ムラを抑制するには発光層内の電流分布を均一にする必要があり、上記接続領域以外の領域に発光素子を形成することで、発光層の膜厚を均一にできる。
【００１７】
好ましくは、隣接する画素電極を隔てるように形成され、かつ、前記接続領域を覆うように形成されたバンク層をさらに含み、前記バンク層が形成されていない前記画素電極の領域は、前記機能層が配置される前記配置領域である。バンク層によって覆われる位置に接続領域を設けることで、電気光学素子の占有面積をできるだけ大きく確保し、開口率を高めつつ、デッドスペースの有効利用が可能となる。特に、ボトムエミッション構造の場合には、画素電極の大きさが制限され易いため、上記接続領域は画素電極の外縁近傍が望ましい。トップエミッション構造によれば、さらに開口率を高めることができる。
【００１８】
好ましくは、前記画素電極の下地層として、平坦化処理された平坦化膜を含む。平坦化膜上に画素電極を形成することで、画素電極の凹凸を低減し、その上層に積層される電気光学素子の機能層の膜厚を均一にできるため、輝度ムラのない正確な階調表示が可能となる。また、画素電極の凹凸を低減することで、接続領域における接続配線との断線などを効果的に低減できる。特に、トップエミッション構造の場合には、画素電極の下層に積層される薄膜の材質等は制約がないため、平坦化膜として成膜される絶縁膜の種類として、選択の幅が広がり、設計に都合が良い。
【００１９】
好ましくは、電気光学素子に駆動電流を供給する能動素子と、前記能動素子を駆動するための制御電圧を保持する保持容量とを含み、前記保持容量は絶縁層を介して平坦に成膜された２層のメタル層からなる容量素子から構成され、前記平坦化膜は前記保持容量の上層に成膜されており、前記平坦化膜に開口されたコンタクトホールを通じて前記接続配線と前記画素電極とが前記接続領域において導通されている。
【００２０】
保持容量を２層のメタル層から構成することで、保持容量の上層に成膜される平坦化膜の平坦性を高めることができるとともに、保持容量の段差を利用することで、接続配線と画素電極のコンタクトをとるのに都合がよい。特に、トップエミッション構造においては、画素電極の下層に保持容量、平坦化膜などを自由にレイアウトできるため、保持容量のレイアウト位置を工夫することで画素電極の平坦性を高めることができる。
【００２１】
好ましくは、前記画素電極と前記配置領域とは形状が異なる。このように構成することで、バンク層の開口部が形成されない画素電極上の領域に上記接続領域を設けることが可能となる。
【００２２】
好ましくは、前記画素電極は矩形状に形成され、前記配置領域は長円形に形成されている。配置領域を長円形にすることで、矩形状の画素電極のデッドスペースの有効利用が可能となり、開口率を高めることができる。また、バンク層の開口部を長円形とすることで、液状の材料で発光層などを均一に充填することができ、発光層内の電流分布を均一にできる。
【００２３】
好ましくは、前記画素電極の占有面積は、画素領域の占有面積の６０％以上を占めるように形成する。トップエミッション構造では、画素電極の大きさを画素領域の大きさとほぼ同じ大きさに設計できるため、開口率を高めることが可能となる。
【００２４】
好ましくは、前記電気光学素子に駆動電流を供給する能動素子と、前記能動素子の制御電圧を保持する保持容量と、前記保持容量に制御電圧を蓄積するためのアナログ電流信号を伝達するデータ線を含み、前記機能層の膜厚方向に直交する投影面への前記データ線の投影部分の大部分が画素電極の前記投影面に対する投影部分と重複しないように前記データ線のレイアウト位置を定める。データ線のレイアウト位置をこのように定めることで、データ線と画素電極との間の寄生容量をできるだけ低減し、保持容量へのデータ信号の書き込み不足を抑制して、正確な発光階調を実現できる。
【００２５】
好ましくは、前記データ線の中心線の前記投影面への投影位置は、隣接する画素電極の前記投影面への投影位置の間に存在するようにレイアウトする。このようにレイアウトすることで、画素電極とデータ線の間に形成される寄生容量をできるだけ低減できる。
【００２６】
好ましくは、前記電気光学素子は、前記画素電極を陽極とし、前記共通電極を陰極とするエレクトロルミネッセンス素子とする。エレクトロルミネセンス素子を用いることで、電流駆動により自発光する電流駆動型発光素子を得ることができる。
【００２７】
本発明のパネル基板は、複数の画素電極を備えたパネル基板であって、前記複数の画素電極の各々には、各々の画素電極を電源電位に電気的に接続するための接続配線が接続された接続領域が設けられるとともに、前記接続領域上には前記複数の画素電極を互いに隔てる絶縁層が配置されており、前記各々の画素電極には前記絶縁層が配置されていない開口領域が設けられている。
【００２８】
前記接続配線が画素電極と電気的に接続される部分はコンタクトホールなどの影響で段差が生じ易いが、画素電極上の領域のうち絶縁層で被覆された領域は電気光学表示に寄与しないため、当該領域に前記接続配線と画素電極を電気的に接続するための接続領域を設けることで、絶縁層が被覆されていない領域（電気光学表示に寄与する領域）の平坦性を確保できる。
【００２９】
本発明のパネル基板を用いてトップエミッション構造の電気光学装置を実現するには、画素電極は反射性電極で構成するのが望ましい。また、画素電極の形状と前記絶縁層が形成されていない領域の形状は相互に異なるよう形成するのが望ましく、例えば、前者の形状を矩形状とする一方、後者の形状を長円形とするのが望ましい。このような形状にすれば、画素電極のデッドスペースを利用して前記接続領域を設けることが可能となる。
【００３０】
また、本発明のパネル基板においては、さらに、電気光学素子に駆動電流を供給する能動素子と、前記能動素子を駆動するための制御電圧を保持する保持容量とを含み、前記保持容量は絶縁層を介して平坦に成膜された２層のメタル層からなる容量素子から構成され、前記平坦化膜は前記保持容量の上層に成膜されており、前記平坦化膜に開口されたコンタクトホールを通じて前記接続配線と前記画素電極とが前記接続領域において導通されるよう構成してもよい。
【００３１】
保持容量を２層のメタル層から構成することで、保持容量の上層に成膜される平坦化膜の平坦性を高めることができるとともに、保持容量の段差を利用することで、接続配線と画素電極のコンタクトをとるのに都合がよい。特に、トップエミッション構造においては、画素電極の下層に保持容量、平坦化膜などを自由にレイアウトできるため、保持容量のレイアウト位置を工夫することで画素電極の平坦性を高めることができる。
【００３２】
また、本発明のパネル基板においては、さらに、前記電気光学素子に駆動電流を供給する能動素子と、前記能動素子の制御電圧を保持する保持容量と、前記保持容量に制御電圧を蓄積するためのアナログ電流信号を伝達するデータ線を含み、前記機能層の膜厚方向に直交する投影面への前記データ線の投影部分の大部分が画素電極の前記投影面に対する投影部分と重複しないように前記データ線のレイアウト位置を定める。データ線のレイアウト位置をこのように定めることで、データ線と画素電極との間の寄生容量をできるだけ低減し、保持容量へのデータ信号の書き込み不足を抑制して、正確な発光階調を実現できる。
【００３３】
好ましくは、前記データ線の中心線の前記投影面への投影位置は、隣接する画素電極の前記投影面への投影位置の間に存在するようにレイアウトする。このようにレイアウトすることで、画素電極とデータ線の間に形成される寄生容量をできるだけ低減できる。
【００３４】
本発明の電気光学装置は、本発明のパネル基板を実装した電気光学装置であって、前記画素電極の前記開口領域上には機能層が配置された構造を備えている。前記開口領域には前記接続領域が形成されていないため、開口領域の平坦性を確保でき、さらには、機能層の膜厚の均一化及び発光輝度の均一化を実現できる。
【００３５】
本発明の電子機器は、本発明の電気光学装置を備える。電子機器としては、表示装置を備えるものであれば特に限定はなく、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクター、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳などに適用できる。
【００３６】
【発明の実施の形態】
以下、各図を参照して本実施形態について説明する。
【００３７】
図１は本実施形態のアクティブマトリクス型有機ＥＬディスプレイパネル１００の全体構成図である。同図に示すように、ディスプレイパネル１００は基板２０上にてＭ行Ｎ列のマトリクス状に配列された複数の画素１０を備える表示領域１１と、行方向に並ぶ一群の画素１０に接続する走査線に走査信号を出力する走査線ドライバ１２と、列方向に並ぶ一群の画素１０に接続するデータ線にデータ信号を供給するデータ線ドライバ１３とを備えて構成されている。各々の画素１０には、ＲＧＢ三原色で発光する有機ＥＬ素子が形成されている。表示領域１１の全面には共通電極としての透明陰極３１が被覆成膜されており、陰極取り出し電極３６を介して外部回路と接続している。透明陰極３１は光透過性の導電電極であり、有機ＥＬ素子が発する光を透過できるように材質が用いられている。このような材質としては、ＩＴＯなどの光透過性導電材料の他に、カルシウム、リチウム、アルミニウムなどの金属薄膜を光透過可能な程度に薄膜処理した導電性半透明金属層を用いることができる。導電性半透明金属層を用いることで、陰極の面積抵抗を小さくし、画素領域１１での電流分布を均一化することによって、有機ＥＬ素子の発光ムラを防止できる。また、透明陰極３１に用いられる材質としては、有機ＥＬ素子へ電子をできるだけ多く注入できる材料、つまり、仕事関数が小さい材料が望ましい。
【００３８】
尚、本明細書においては、画素１０が形成される領域を「画素領域」と称する。「画素領域」の意義については、上述した通りであるが、本実施形態のようにトランジスタを用いたアクティブマトリクス駆動方式の場合には、１画素を構成するための各種の電子素子（有機ＥＬ素子、駆動トランジスタ、スイッチングトランジスタ、保持容量）が形成される単位領域が「画素領域」に該当する。
【００３９】
図３は画素１０内の各素子のレイアウトを説明するための平面図である。画素１０は、有機ＥＬ素子から構成される発光部ＯＬＥＤと、データ線Ｉ_datを介して供給される電流信号に対応した電圧を保持する保持容量Ｃと、電源供給線Ｖ_ddから電源供給を受けて発光部ＯＬＥＤに駆動電流を供給するための駆動トランジスタＴｒ１と、書き込み制御線Ｖ_selによりオン／オフ制御されるスイッチングトランジスタＴｒ２及びＴｒ３と、発光制御線Ｖ_gpによりオン／オフ制御されるスイッチングトランジスタＴｒ４とを備えて構成されている。これらの各素子は薄膜製造プロセスによって、基板２０上において複数のレイヤに積層され、デバイス層を形成している。説明の便宜上、同図には図示されてないが、デバイス層の上層には個々の画素１０に形成される発光部ＯＬＥＤを区画するためのバンク層が積層されている。バンク層とは、各々の画素１０に形成される発光部ＯＬＥＤを隔てるように区画形成するための区画部材をいい、絶縁材料で構成される。バンク層には画素電極２７の外縁近傍（後述するコンタクトホールｈ３を含む領域）を被覆し、画素電極２７の一部が表面に露出するように、長円形状に開口するバンク開口部ｈ１が形成されている。また、その開口部ｈ１内にはバンク層の下層に成膜される親水性制御膜が長円形状に開口し、開口部ｈ２を形成している。開口部ｈ２の内部にはインクジェット法などで成膜された正孔輸送層及び発光層（同図に図示せず）が充填されており、発光部ＯＬＥＤを構成している。また、同図には図示されていないが、バンク層の上層には光透過性を有する透明陰極が成膜されている。開口部ｈ１において、表面に露出する画素電極２７の領域には有機ＥＬ素子を構成する機能層（デバイス層）が形成されるため、本明細書では当該領域を配置領域と称する場合がある。
【００４０】
同図において、紙面の表側に透明陰極が成膜されており、紙面の裏側に基板が配置されているものとする。トップエミッション構造においては、透明陰極側から光を射出する構成となっているため、発光部ＯＬＥＤの下層にはトランジスタ、走査線、電源配線などが配置されていても光照射の影響はないため、発光部ＯＬＥＤの占有面積を大きく確保することができ、開口率を高めることができる。また、各素子の配置レイアウトや平面形状などの制約が少ないため、ボトムエミッション構造と比較すると、画素レイアウトの設計の自由度を高めることが可能になる。このため、本実施形態においては、反射電極２７が画素１０の大部分を占めるように、画素電極２７の占有面積を画素１０の占有面積よりもやや小さ目に設計している。スイッチングトランジスタＴｒ４のソースメタルと画素電極２７との接続領域における確実な電気的接続を確保しつつ、高開口率を得るには、バンク層で覆われる位置に前記接続領域を設けるとともに、反射画素電極２７の占有面積は画素１０の占有面積の６０％以上を占めるのが望ましく、７０％以上を占めるのがより望ましく、８０％以上がさらに望ましい。
【００４１】
同図に示すように、画素電極２７の大きさを画素１０内に収まるようできるだけ大きくすると、データ線Ｉ_datの敷設位置が問題となる。データ線Ｉ_datの敷設位置を画素電極２７の下層、つまり、デバイス層の膜厚方向に直交する投影面へのデータ線Ｉ_datの投影部分の大部分が画素電極２７の前記投影面への投影部分と重複するようにレイアウトすると、層間絶縁膜を介してデータ線Ｉ_datと画素電極２７との間に寄生容量が生じてしまい、保持容量Ｃへのデータの書き込み時において、データの書き込み不足が生じる原因となる。データの書き込み不足が生じると、正確な階調表示ができなくなり、ディスプレイの表示性能が低下する。これを解決するために、寄生容量を含めて、保持容量Ｃに所望の電圧を充電しようとすれば、データ線ドライバ１３の電源負荷が大きくなる。ディスプレイが大型化すれば、寄生容量も増大するため、データ線ドライバ１３の負荷は益々増大し、大型ディスプレイの実現が困難となる。このような事情に鑑み、本実施形態では、データ線Ｉ_datの敷設位置を、寄生容量が可能な限り形成されにくい位置、例えば、同図に示すように、隣接する画素１０の画素電極２７同士の隙間において、同電極２７の長辺と平行に敷設し、デバイス層の膜厚方向に直交する投影面へのデータ線Ｉ_datの投影部分の大部分が画素電極２７の前記投影面への投影部分と重複しないようにレイアウトしている。つまり、データ線Ｉ_datの中心線の前記投影面への投影位置は、隣接する画素電極２７の前記投影面への投影位置の間に存在するようにレイアウトするのが望ましい。これにより、ディスプレイの開口率を高めつつ、データ線Ｉ_datと画素電極２７との寄生容量の発生を可能な限り低減し、大型ディスプレイの実現を可能にしている。特に、トップエミッション構造においては、画素領域の大部分を占める領域に画素電極２７を形成することが可能であるため、データ線Ｉ_datのレイアウト位置は隣接する画素領域の境界近傍が望ましい。特に、前記投影面へのデータ線Ｉ_datの投影部分が画素電極２７の前記投影面への投影部分と完全に重複しないようにレイアウトするのが望ましいが、他の素子や配線との位置関係において完全に重複しないようレイアウトするのが困難な場合もあるため、多少重なりが生じても、寄生容量の影響が無視できる程度ならば、差し支えない。
【００４２】
また、本発明においては、画素電極２７の下地となる平坦化膜には、配置領域以外の領域において、スイッチングトランジスタＴｒ４のソースメタルと画素電極２７とが導通するためのコンタクトホールｈ３を平坦化膜内に開口する。配置領域の下層にコンタクトホールｈ３を開口すると、コンタクト部における画素電極２７に段差が生じてしまい、その上層に積層される発光層の膜厚が不均一となるため、画素内に供給される電流分布が均一にならない。電流分布のムラは輝度ムラとなって現れるため、ディスプレイの表示性能が低下する。このため、コンタクトホールｈ３を開口する位置は配置領域以外で画素電極２７と導通できる位置、例えば、同図に示すように画素電極２７の外縁近傍が望ましく、さらには、バンク層で覆われる領域内に選定するのが望ましい。バンク層で覆われる領域には発光部ＯＬＥＤを構成する各種機能層が積層されないため、当該領域に接続領域を設けることで、発光部ＯＬＥＤに段差が生じるのをできるだけ防ぐことができる。
【００４３】
発光部ＯＬＥＤの平面形状と画素電極２７の平面形状をそれぞれ異なる形状、例えば、前者を長円形とし、後者を矩形状にすると、画素電極２７の角の位置は発光部ＯＬＥＤが形成されない領域、つまり、デッドスペースとなる。コンタクトホールｈ３の開口位置をデッドスペース上に設けることによって、デッドスペースの有効利用が可能となる上に、画素電極２７上に成膜される発光層の膜厚を均一にできるため、均一な発光を得ることができる。本明細書では、コンタクトホールｈ３の開口位置に対応する画素電極２７の領域を接続領域と称する。画素電極２７の形状が矩形（長方形）である場合には、接続領域として、矩形の角部などが好適である。
【００４４】
図２は画素の主要回路構成図であり、電流プログラム方式と呼ばれる回路構成を採用している。図中、駆動トランジスタＴｒ１はｐチャネル型ＦＥＴであり、スイッチングトランジスタＴｒ２〜Ｔｒ４はｎチャネル型ＦＥＴである。駆動トランジスタＴｒ１のソース端子は電源供給線Ｖ_ddに接続する一方、そのゲート端子と電源供給線Ｖ_ddとの間には保持容量Ｃが形成されている。また、スイッチングトランジスタＴｒ４のソース端子は発光部ＯＬＥＤの陽極に接続する一方で、そのドレイン端子は駆動トランジスタＴｒ１のドレイン端子に接続している。また、そのゲート端子は発光制御線Ｖ_gpに接続している。スイッチングトランジスタＴｒ２のドレイン端子は保持容量Ｃ及び駆動トランジスタＴｒ１のゲート端子に接続されており、そのソース端子はスイッチングトランジスタＴｒ３のドレイン端子及びスイッチングトランジスタＴｒ４のドレイン端子に接続している。スイッチングトランジスタＴｒ２及びＴｒ３のゲート端子は共に書き込み制御線Ｖ_selに接続しており、データ線Ｉ_datを介して電流源３７から供給されるデータ信号を保持容量Ｃに書き込み可能に構成されている。
【００４５】
上記の回路構成において、発光部ＯＬＥＤを発光させるためには、発光動作の前準備としてのプログラミング期間において、書き込み制御線Ｖ_selを選択状態とする一方で、発光制御線Ｖ_gpを非選択状態とすることで、スイッチングトランジスタＴｒ２及びＴｒ３を開状態にし、スイッチングトランジスタＴｒ４を閉状態とする。この期間では、発光階調に対応したデータ信号が保持容量Ｃに書き込まれる。後続する発光期間においては、書き込み制御線Ｖ_selを非選択状態とする一方で、発光制御線Ｖ_gpを選択状態とすることで、スイッチングトランジスタＴｒ２及びＴｒ３を閉状態にし、スイッチングトランジスタＴｒ４を開状態とする。このとき同時に定電流源３７からのデータ信号の供給を遮断する。すると、保持容量Ｃに記憶された電圧が駆動トランジスタのゲート／ソース間に印加され、データ信号に対応した駆動電流Ｉ_dが発光部ＯＬＥＤに供給される。
【００４６】
尚、スイッチングトランジスタＴｒ２のゲート端子はマルチゲート型に構成されており、保持容量Ｃに蓄積された電荷がスイッチングトランジスタＴｒ２を通じてリークしないように設計されている。リーク電流が生じると、駆動トランジスタＴｒ１のゲート／ソース間電圧を正確に調整できなくなるため、発光部ＯＬＥＤの輝度にばらつきが生じるが、上記の構成によりリーク電流の低減が可能となる。また、マルチゲート構造とすることで、トランジスタの占有面積をほとんど変えずに保持容量Ｃにおける保持電圧の変動をできるだけ低減することができる。
【００４７】
図４は発光部ＯＬＥＤの断面構造図であり、図３におけるＡ−Ａ線断面図に相当する。同図に示すように、基板２０上には下地保護膜２１、ゲート絶縁膜２２、データ線Ｉ_dat、ゲートメタル２３、第一層間絶縁膜２４、ソースメタル２５、第二層間絶縁膜２６、ソースメタル３５、平坦化膜３７、親水性制御膜３２、画素電極２７、バンク層３０、正孔輸送層３３、発光層３４、及び透明陰極３１が積層されている。発光部ＯＬＥＤは画素電極２７、正孔輸送層３３、発光層３４、及び陰極３１から成る有機ＥＬ素子である。画素電極２７は反射電極２８及び陽極２９から成る２層積層構造を有しており、発光部ＯＬＥＤから射出された光を反射電極２８で反射し、陰極３１側から光を放射する構成となっている。反射電極２８として、例えば、アルミニウムが好適である。陽極２９としては、ＩＴＯのように光透過性のある材質に限らず、酸化錫（ＮＥＳＡ）、金、銀、白金、銅などの非光透過性材質であっても利用可能である。ゲートメタル２３及びソースメタル２５の各々は駆動トランジスタＴｒ１のゲート端子及びソース端子に接続している。ソースメタル３５はスイッチングトランジスタＴｒ４のソース端子に接続している。
【００４８】
本実施形態においては、発光部ＯＬＥＤの構造として、透明陰極／発光層／正孔輸送層／反射画素電極の層構造を例示するが、これに限らず、透明陰極／発光層／反射画素電極、透明陰極／電子輸送層／発光層／反射画素電極、透明陰極／電子輸送層／発光層／正孔輸送層／反射画素電極などの層構造であってもよい。つまり、正孔輸送層と電子輸送層は必ずしも必須ではなく、これらの機能層は任意に追加できる。正孔輸送層としては、トリフェニルアミン誘導体（ＴＰＤ）、ヒドラジン誘導体、アリールアミン誘導体などを用いることができる。電子輸送層としては、アルミキレート錯体（Ａｌｑ₃）、ジスチリルビフェニル誘導体（ＤＰＶＢｉ）、オキサジアゾール誘導体、ビスチリルアントラセン誘導体、ベンゾオキサゾールチオフェン誘導体、ペリレン類、チアゾール類などを用いることができる。また、発光層は有機材料に限らず、無機材料であってもよい。
【００４９】
トップエミッション構造においては、基板２０を介して光を射出する構成ではないため、基板２０として、透明基板に限らず、非透明基板を用いることができる。透明基板としては、ソーダライムガラス、低膨張ガラス、石英などが好適であり、非透明基板としては、シリコンカーバイド（ＳｉＣ）、アルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）などが好適である。下地保護膜２１はガラス基板中に含まれるナトリウムイオンなどの可動イオンが半導体層中に混入して半導体層の不純物制御に悪影響を与えないように基板２０上に被覆形成されるものであり、酸化珪素膜（ＳｉＯ_x：０＜ｘ≦２）、窒化珪素膜（Ｓｉ₃Ｎ_x：０＜ｘ≦４）などの絶縁性物質を利用できる。下地保護膜２１は、純水やアルコールなどの有機溶剤で洗浄された基板２０上に、常圧化学気相堆積法、低圧化学気相堆積法、プラズマ化学気相堆積法などのＣＶＤ法或いはスパッタ法などの各種成膜技術を利用して成膜される。
【００５０】
ゲート絶縁膜２２としては、例えば、テトラ・エチル・オルト・シリケート（ＴＥＯＳ）を原料とする二酸化珪素膜により成膜される。ゲートメタル２３としては、例えば、タンタル、タングステン、クロムなどの導電材料を、スパッタ法などで成膜した後、所定の形状にパターニングすることにより得られる。ゲートメタル２３と同一のレイヤに位置するデータ線Ｉ_datはゲートメタル２３の成膜工程と同一の成膜工程でパターニング処理される。第一層間絶縁膜２４は、スパッタ法などを用いて、酸化珪素膜、窒化珪素膜などの絶縁膜を成膜することにより得られる。ソースメタル２５として、例えば、アルミニウム、タンタル、モリブデン、チタン、タングステンなどを用いることができ、これらの導電材料をスパッタ法などで成膜した後、電極形状に合わせてパターニングすることにより得られる。第二層間絶縁膜２６は、スパッタ法などを用いて、酸化珪素膜、窒化珪素膜などの絶縁膜を成膜することにより得られる。ソースメタル３５として、例えば、アルミニウム、タンタル、モリブデン、チタン、タングステンなどを用いることができ、これらの導電材料をスパッタ法などで成膜した後、電極形状に合わせてパターニングすることに得られる。平坦化膜３７は、膜表面を平坦化することによって、その上層に形成される反射電極２７にできるだけ凹凸が生じないように調整するための薄膜であり、発光部ＯＬＥＤの輝度ムラが生じないようにするための薄膜であり、平坦化プロセスによって平坦化された絶縁膜が用いられる。
【００５１】
各々の画素１０にはバンク層３０で囲まれた長円形の開口部ｈ１（図３参照）が形成されており、当該開口部ｈ１内にインクジェット方式により蛍光性物質を含有する薄膜材料液を塗布することにより、発光層３４が形成される。インクジェット方式により上記薄膜材料液を塗布するには、発光層３４の膜厚が均一となるよう塗布する必要があるため、バンク開口部ｈ１の形状を長円形としている。バンク開口部ｈ１の形状を矩形状にパターニングすると、薄膜材料液の表面張力、粘性、バンク層３０に対する親液性などの影響から、薄膜材料液を隅々まで十分にかつ均一に塗布することが困難となるが、バンク開口部ｈ１の形状を長円形にパターニングすることで、隅々まで均一に塗布することが可能になる上に、開口率をできるだけ高めることができる。また、バンク層３０は後述する親水性制御膜３２よりも上記薄膜材料液に対する親液性が低い材料で構成するのが好ましい。蛍光物質を含有する薄膜材料液に対するバンク層３０の親液性を低く調整することで、インクジェット法などでバンク開口部ｈ１内に薄膜材料液を塗布した際に、薄膜材料液に対する撥液性により薄膜材料液をバンク開口部ｈ１内に引き込むことができ、薄膜材料液の膜厚をできるだけ均一なものにすることができる上に、バンク開口部ｈ１からはみ出した薄膜材料液が隣接する画素同士でつながるおそれをできるだけ低減させることができる。バンク層３０の材質として、例えば、酸化珪素、窒化珪素、ポリイミドなどを用いることができる。
【００５２】
バンク層３０の下層には親水性制御膜３２が成膜されており、バンク開口部ｈ１の内径よりもやや小さ目の開口部ｈ２（図３参照）が形成されている。親水性制御膜３２は蛍光物質を含有する薄膜材料液に対して親液性を示す材料、例えば、アルミニウム、タンタルなどの金属、酸化シリコン、窒化シリコン、アモルファスシリコン、ポリシリコン、ポリイミド、フッ素結合を有する有機化合物、フォトレジストのうち何れかから構成される無機化合物又は有機化合物で構成するのが好ましい。親水性制御膜３２として、如何なる材料を選択するかは、薄膜材料液の親液性に応じて決定すればよい。例えば、薄膜材料液が極性分子を多数含有する液体であれば、極性基を具備する材料が好ましく、薄膜材料液が極性分子を少数含有する液体であれば、非極性基を具備する材料が好ましい。また、薄膜材料液に含有されている溶剤の表面張力が水よりも小さい場合には、バンク層３０が撥水性であっても、薄膜材料液に対して親液性を示すため、薄膜材料液の表面張力との関係においても、バンク層３０の親液性を調整できる。つまり、バンク層３０の材料として如何なる材料を用いるかは、薄膜材料液との関係で定まる。親水性制御膜３２を薄膜材料液に対して親液性に調整することで、バンク開口部ｈ１内の隅々まで均一に薄膜材料液を塗布することができる。
【００５３】
親水性制御膜３２の開口部ｈ２には画素電極２７が表面に露出しており、その上層に正孔輸送層３３及び発光層３４が成膜されている。正孔輸送層３３としては、例えば、メタルマスクを用いて、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス −（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミンを所定の膜厚に成膜することにより得られる。発光層３４としては、例えば、インクジェットヘッド（微小液滴吐出装置）を用いて、トリス（８−キノリノール）アルミニウム（Ａｌｑ₃）を含有する溶液をバンク開口部ｈ１内に吐出し、溶媒成分を蒸発させることにより成膜する。透明陰極３１としては、カルシウムなどの導電材料を光透過可能な程度に薄膜処理したものや、ＩＴＯなどの光透過性のある導電材料をメタルマスクを用いて成膜し、フォトリソグラフィ等で所望の形状にパターニングすることにより得られる。
【００５４】
図５は画素電極２７とソースメタル３５とのコンタクト部における断面構造図であり、図３におけるＢ−Ｂ断面図に相当する。同図に示すように、基板２０上には、下地保護膜２１、ゲート絶縁膜２２、データ線Ｉ_dat、ゲートメタル２３、第一層間絶縁膜２４、ソースメタル２５、第二層間絶縁膜２６、ソースメタル３５、平坦化膜３７、画素電極２７、親水性制御膜３２、バンク層３０、及び透明陰極３１が積層されている。第一層間絶縁膜２４を挟んで対向配置されるゲートメタル２３及びソースメタル２５によって、保持容量Ｃが形成されている。ゲートメタル２３及びソースメタル２５は平坦性に優れているため、ソースメタル３５の下地層となる第二層間絶縁膜２６を平坦に成膜できる。このため、平坦化膜３７上に開口されたコンタクトホールｈ３及びその周辺部の平坦性は良好となり、ソースメタル３５と画素電極２７との安定したコンタクトを確保できる。さらに、保持容量Ｃによって段差が形成されているため、ソースメタル３５と画素電極２７とのコンタクトに都合が良い。特に、トップエミッション構造においては、画素電極２７の下層における電子素子のレイアウトは自由に行えるため、保持容量Ｃのレイアウト位置を工夫するだけで接続領域における画素電極２７とスイッチングトランジスタＴｒ４のソースメタルとの導通を確実に行える。
【００５５】
以上、説明したように、本実形態によれば、スイッチングトランジスタＴｒ４のソースメタル３５と画素電極２７とのコンタクト位置を画素電極２７のデッドスペース上にレイアウトしたため、発光層３４の膜厚を均一に調整でき、表示性能に優れたディスプレイを提供できる。また、トップエミッション構造を採用することにより、開口率を高めるとともに、デバイス層の膜厚方向に直交する投影面へのデータ線Ｉ_datの投影部分の大部分が画素電極２７の前記投影面への投影部分と重複しないようにレイアウトしたため、データ線Ｉ_datと画素電極２７との間に生じる寄生容量を可能な限り低減し、ディスプレイの大型化を可能にできる。
【００５６】
図６は本発明の電気光学装置を適用可能な電子機器の例を示す図である。同図（ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００を携帯電話２３０の表示部として利用可能である。同図（ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、ファインダーや表示部として利用可能である。同図（ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は、表示装置として利用可能である。
【００５７】
同図（ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本発明の有機ＥＬディスプレイパネル１００を備えている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。同図（ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本発明の有機ＥＬディスプレイパネル１００を備えている。同図（ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本発明の有機ＥＬディスプレイパネル１００を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の有機ＥＬディスプレイパネル１００は画像表示源として利用可能である。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイパネルの全体構成図である。
【図２】本実施形態の画素の主要回路構成図である。
【図３】本実施形態における画素領域内の各素子のレイアウト図である。
【図４】図３のＡ−Ａ線断面図である。
【図５】図３のＢ−Ｂ線断面図である。
【図６】本実施形態の表示装置の応用例を示す図である。
【図７】従来の画素領域内の各素子のレイアウト図である。
【符号の説明】
１０…画素１１…表示領域１２…走査線ドライバ１３…データ線ドライバ２０…基板２１…下地層２２…ゲート絶縁膜２３…ゲートメタル２４…第一層間絶縁膜２５…ソースメタル２６…第二層間絶縁膜２７…画素電極２８…反射画素電極２９…陽極３０…バンク層３１…透明陰極３２…親水性制御膜３３…正孔輸送層３４…発光層ＯＬＥＤ…発光部Ｔｒ１…駆動トランジスタＴｒ２，Ｔｒ３，Ｔｒ４…スイッチングトランジスタＣ…保持容量Ｉ_dat…データ線Ｖ_dd…電源供給線Ｖ_sel…書き込み制御線Ｖ_gp…発光制御線

Claims

複数の第１電極と、
該複数の第１電極に対向して共通に設けられた第２電極と、
前記複数の第１電極の各々と前記第２電極の間に設けられた発光層と、
前記複数の第１電極を互いに区画するとともに、前記第１電極の各々の外縁を被覆する絶縁膜と、
電源供給線と、
前記複数の第１電極のうちの１つの第１電極である第３電極に電気的に接続され、前記電源供給線から前記第３電極に駆動電流を供給するトランジスタと、
前記トランジスタのゲート電極に接続され、制御電圧を保持する容量素子と、
前記第３電極と前記トランジスタとを電気的に接続するための接続配線と、
前記第３電極と前記接続配線とを接続するコンタクト部と、
を有し、
前記コンタクト部は、前記容量素子の上方に、平面視した場合に、重畳して設けられており、かつ、前記絶縁膜により覆われていることを特徴とする発光装置。
前記第３電極の下地層として、平坦化処理された平坦化膜を含むことを特徴とする請求項１に記載の発光装置。
前記容量素子は、前記絶縁膜とは異なる第１絶縁層を介して平坦に成膜された２層のメタル層から構成され、
前記平坦化膜は前記容量素子の上層に成膜されており、
前記平坦化膜に開口されたコンタクトホールを通じて前記接続配線と前記第３電極とが前記コンタクト部において導通されていることを特徴とする請求項２に記載の発光装置。
前記第３電極は反射性電極であり、前記第２電極は光透過性電極であることを特徴とする請求項１乃至請求項３のうち何れか１項に記載の発光装置。
前記トランジスタは、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする請求項１乃至請求項４のうち何れか１項に記載の発光装置。
前記保持容量に制御電圧を蓄積するためのアナログ電流信号を伝達するデータ線を含み、
該データ線は、前記第３電極と重ならないように配置されていることを特徴とする請求項１乃至請求項５のうち何れか１項に記載の発光装置。
前記電源供給線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする請求項１乃至６のうち何れか１項に記載の発光装置。
前記トランジスタと前記第３電極との間に設けられた第１スイッチング素子と、
前記第１スイッチング素子の制御端子を制御する第１制御線とをさらに含み、
前記第１スイッチング素子、及び前記第１制御線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする請求項１乃至請求項７のうち何れか１項に記載の発光装置。
前記データ線から前記容量素子へアナログ電流信号を伝達する経路に設けられた第２スイッチング素子と、
前記第２スイッチング素子の制御端子を制御する第２制御線とをさらに含み、
前記第２スイッチング素子、及び前記第２制御線の一部は、前記第３電極の下方に、平面視した場合に、重畳して設けられていることを特徴とする請求項１乃至請求項８のうち何れか１項に記載の発光装置。
請求項１乃至請求項９のうち何れか１項に記載の発光装置を備える電子機器。