JP2002111000A - 薄膜トランジスタ、オフ電流制御装置及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置のドライバ等に用いられる薄膜
トランジスタにおいて、オン電流の低下をもたらすこと
なしに、オフ電流を低減する。 【解決手段】 絶縁基板１１上に積層される活性半導体
薄膜層１２、ゲート絶縁膜１３、ゲート電極１４、活性
半導体薄膜層１２の両側にそれぞれ接続するソース電極
１５とドレイン電極１６を有する薄膜トランジスタの絶
縁基板１１上で、且つ活性半導体薄膜層１２の下部にメ
タル層１７を形成し、前記薄膜トランジスタの非導通時
にメタル層１７に逆バイアス電圧を掛けて活性半導体薄
膜層１２に生じる空乏層領域を制御して、閾値電圧を変
化させることにより、オフ電流を低減する。この場合、
薄膜トランジスタのチャネル幅やチャネル長は従前通り
で良いため、薄膜トランジスタのオン電流が低下するこ
とはない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示装置に係わり、特に走査信号駆動回路
などに用いられる薄膜トランジスタと、この薄膜トラン
ジスタの非導通時の電流を制御するオフ電流制御装置
と、前記薄膜トランジスタを用いた液晶表示装置に関す
る。

【０００２】

【従来の技術】近年、半導体スイッチング素子を用いた
アクテイブマトリクス型液晶表示装置(以下、ＡＭ−Ｌ
ＣＤと略称する)の中でも、非晶質珪素薄膜或いは多結
晶珪素薄膜からなる薄膜トランジスタ(以下、ＴＦＴと
略称する)をスイッチング素子として用いた液晶表示装
置(以下、ＴＦＴ−ＬＣＤと略称する)の開発が盛んであ
る。

【０００３】このＴＦＴ−ＬＣＤは、例えばガラス等の
透明絶縁基板上に設けられた半導体スイッチング素子を
用いて１画素の液晶に加わる電圧を制御する方式である
ため、画質が鮮明であるという特徴を備えており、ＯＡ
機器端末やテレビジョン画面のグラフイックデイスプレ
イとして広く用いられている。

【０００４】更に、最近では、同一面積の絶縁基板上で
の有効画面領域を広げ、且つ製造コストの低減を図るた
め、特に多結晶珪素ＴＦＴ（以下、ｐ−ＳｉＴＦＴと略
称する）を用いたＴＦＴ−ＬＣＤにおいて、走査信号駆
動回路と映像信号駆動回路を液晶表示素子に外付けする
代わりに、画素ＴＦＴと同時に透明絶縁基板上に一体形
成した駆動回路内蔵型のＴＦＴ−ＬＣＤが開発されてい
る。

【０００５】図７、上記した走査信号駆動回路が内蔵さ
れているＴＦＴの従来構成を示す概略断面図、図８はそ
の概略平面図である。薄膜トランジスタは、絶縁基板１
１上に活性半導体薄膜層１２、ゲート絶縁膜１３、ゲー
ト電極１４が積層され、両側にソース電極１５、ドレイ
ン電極１６が形成されて構成されている。

【０００６】近年では表示装置の高精細化が求められて
おり、特に携帯電話に代表されるモバイル機器の需要が
増加している。モバイル機器では、表示面が小さく、し
かも、バッテリ駆動のため、使用される液晶表示装置は
高精細で且つ低消費電力であることが要求されている。

【０００７】

【発明が解決しようとする課題】液晶表示装置の高精細
化を行うには、同一パネル上に配置する素子数を増加さ
せて集積度を増す必要があり、それにより、図９に示す
ような走査信号駆動回路１０内のレジスタ１に保持され
た制御信号を走査線３に出力するドライバ（バッファ）
２を構成するＴＦＴの数も多くなる。このため、ＴＦＴ
の非導通時にドレイン、ソース間に流れるオフ電流によ
る静的消費電力が大きくなって、低消費電力化を妨げる
要因になっている。ここで、走査線３の数が多くなれば
なるほど、各ドライバ２がオンしている時間は短く、オ
フしている時間が長くなるため、消費電力全体に対する
静的消費電力の割合が大きくなり、この静的消費電力の
低減は、即、装置の消費電力の低減に繋がる。

【０００８】そこで、ＴＦＴの非導通時にドレイン、ソ
ース間に流れるオフ電流による静的消費電力を低減させ
るため、ＴＦＴのチャネル長を伸ばしたり、或いはチャ
ネル幅を減らすことにより、オフ電流を低減させる方法
がある。しかし、ＴＦＴのチャネル長を伸ばしたり、チ
ャネル幅を減らすと、ＴＦＴのオン電流が低下してしま
う。このオン電流の低下は回路動作に支障をもたらすた
め、ＴＦＴのチャネル長を伸ばしたり、チャネル幅を減
らすことにより、静的消費電力を低減する方法をそのま
ま採用することができないという問題がある。

【０００９】本発明の目的は、オン電流の低下をもたら
すことなく、オフ電流を低減することができる薄膜トラ
ンジスタ、この薄膜トランジスタの非導通時の電流を制
御するオフ電流制御装置及び前記薄膜トランジスタを用
いて消費電力を低減した液晶表示装置を提供することに
ある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、絶縁基板上に積層される活性半
導体薄膜層、ゲート絶縁膜、ゲート電極、前記活性半導
体薄膜層の両側を挟むようにそれぞれ接続するソース電
極とドレイン電極を有する薄膜トランジスタにおいて、
前記絶縁基板上で且つ前記活性半導体薄膜層の下部に逆
バイアス電位を与えるメタル層を具備する薄膜トランジ
スタである。

【００１１】請求項２の発明は、絶縁基板上に、活性半
導体薄膜層、ゲート絶縁膜、ゲート電極を積層し、更に
前記絶縁基板上で且つ前記活性半導体薄膜層の下部に形
成されたメタル層を有し、前記活性半導体薄膜層の両側
を挟むようにそれぞれ接続するソース電極とドレイン電
極を有する薄膜トランジスタと、前記薄膜トランジスタ
の非導通時に前記メタル層に逆バイアス電圧を掛ける制
御回路とを具備するオフ電流制御装置である。

【００１２】請求項３の発明は、請求項２において、前
記制御回路は、前記薄膜トランジスタに並列接続された
第２のトランジスタと、この第２のトランジスタのソー
スと接地間に挿入された抵抗と、この抵抗降下電圧と基
準電位を比較し、その出力電圧を前記薄膜トランジスタ
の前記メタル層に出力する比較回路と、前記薄膜トラン
ジスタの非導通時に前記比較回路に供給されている動作
電源をオフする第３のトランジスタとを具備することを
特徴とする。

【００１３】請求項４の発明は、複数の画素がマトリッ
クス状に配置されて形成される画素領域と、この画素領
域を駆動して画像を表示させるドライバ回路とをガラス
基板上に一体に形成した液晶表示装置において、前記ド
ライバ回路が、絶縁基板上に活性半導体薄膜層、ゲート
絶縁膜、ゲート電極を積層し、更に前記絶縁基板上で且
つ前記活性半導体薄膜層の下部に形成された逆バイアス
電位を与えるメタル層を有し、前記活性半導体薄膜層の
両側を挟むようにそれぞれ接続するソース電極とドレイ
ン電極を有する薄膜トランジスタで構成されることを特
徴とする。

【００１４】請求項５の発明は、請求項４において、前
記薄膜トランジスタの非導通時に前記メタル層に逆バイ
アス電圧を掛ける制御回路を具備することを特徴とす
る。

【００１５】本発明は、薄膜トランジスタが非導通時に
ドレイン、ソース間に流れる電流を抵抗によって電圧変
換し、この電圧を検知回路にて基準電圧と比較し、オフ
電流が大きい場合、薄膜トランジスタの活性層領域下部
のメタル層に逆バイアス電位を外部より供給してオフ電
流を低減させる。また、薄膜トランジスタが導通時に
は、基準電圧と比較する検知回路を動作させないように
して、薄膜トランジスタの活性層領域下部のメタル層に
外部より逆バイアス電位を供給させないようにすること
により、閾値電圧を元に戻して、通常レベルのオン電流
が流れるようにする。

【００１６】

【発明の実施の形態】以下、本発明に係わる薄膜トラン
ジスタ、オフ電流制御装置及び液晶表示装置の実施形態
を図面に基づいて説明する。

【００１７】図１は、本実施形態における薄膜トランジ
スタの構成を説明するための概略断面図、図２はその概
略平面図である。但し、図７及び図８に示す従来例と同
等の部分には同一符号を付して説明する。

【００１８】本例の薄膜トランジスタは、絶縁基板１１
上にメタル層１７、活性半導体薄膜層１２、ゲート絶縁
膜１３、ゲート電極１４が積層され、活性半導体薄膜層
１２の両側を挟むようにソース電極１５とドレイン電極
１６が形成されている。従来例との相違点は、絶縁基板
１１上にメタル層１７を有していることにある。

【００１９】図３は、上記した薄膜トランジスタを製造
する工程例を示した説明図である。図３（ａ）〜（ｄ）
において、上段は平面図、下段は断面図をそれぞれ示し
ている。

【００２０】図３（ａ）にて、絶縁基板１１上にメタル
層１７を形成し、図３（ｂ）にて、活性半導体薄膜層１
２を形成し、図３（ｃ）にて、ゲート絶縁膜１３及びゲ
ート電極１４を形成し、さらに図３（ｄ）にて、ソース
電極１５、ドレイン電極１６を形成することにより、本
例のｎチャネルの薄膜トランジスタが製造される。

【００２１】図４は、本実施形態におけるオフ電流制御
装置の構成回路図である。ｎチャネルのソーストランジ
スタ（本例の薄膜トランジスタ）３１には、そのドレイ
ンとソースを共通とするｎチャネルのセンストランジス
タ３２が並列に接続され、このセンストランジスタ３２
のソースは抵抗Ｒを介して接地されている。

【００２２】センストランジスタ３２のソースと抵抗Ｒ
の接続点はオフ電流検知回路（比較回路）３３の反転入
力端子（＋）に接続され、またオフ電流検知回路３３の
非反転入力端子（−）には基準電圧源３５の基準電圧Ｖ
ｒｅｆが入力され、その出力はソーストランジスタ３１
のメタル層１７（図１参照）に接続されている。オフ電
流検知回路３３への電源はｐチャネルのトランジスタ３
４を介して供給され、このトランジスタ３４のゲートは
ソーストランジスタ３１のゲートに接続されている。ソ
ーストランジスタ３２のドレインは電源ＶＤＤにソース
は接地されている。

【００２３】ここで、基準電圧源３５の基準電圧Ｖｒｅ
ｆはソーストランジスタ３１を流れるオフ電流が許容出
来る範囲を越えた時、オフ電流検知回路３３の出力が反
転するような値に設定されている。

【００２４】図５は、図４に示したソーストランジスタ
３１部の構成回路図である。集積回路を形成している薄
膜トランジスタは、非導通状態であってもドレインとソ
ース間に流れるオフ電流が大きくなることは、従来例の
ところで説明した通りであり、例えば走査信号駆動回路
のドライバ（図９）のトランジスタでは、そのチャネル
幅が大きい場合に、オフ電流が大きくなる。このように
チャネル幅が大きいトランジスタを、ここではソースト
ランジスタと称している。そのチャネルと比率が同じで
小さいサイズのチャネルを有するトランジスタをセンス
トランジスタと称している。

【００２５】これらソーストランジスタ３１とセンスト
ランジスタ３２を並列に接続させ、ｎチャネルトランジ
スタの場合、ゲート、ドレインは共通で、ソースは別々
の端子とし、センストランジスタ３２のソース部には抵
抗Ｒを直列接続させている。この時の抵抗値はオフ電流
の許容値等により異なる。抵抗Ｒの片側端部はＧＮＤに
固定させている。

【００２６】次に、図４に示すオフ電流制御装置の動作
について説明する。ゲート電位がローレベルで、ソース
トランジスタ３１が非導通状態の時、ドレイン、ソース
間に流れる電流と、センストランジスタ３２に流れる電
流は、ソーストランジスタ３１のチャネルとセンストラ
ンジスタ３２のチャネルのサイズの比で決まり、この電
流により、センストランジスタ３２のソース側に接続し
ている抵抗Ｒ間で電圧差が生じる(以下、センス電圧と
略称する)。

【００２７】この時、ソーストランジスタ３１の非導通
時、そのゲート電位はローレベルであるため、トランジ
スタ３４がオンになり、動作電源がオフ電流検知回路３
３に供給されるので、オフ電流検知回路３３は動作して
いる。従って、上記した抵抗Ｒの電圧差であるセンス電
圧は、オフ電流検知回路３３の反転入力端子（＋）に入
力される。この電圧差がオフ電流検知回路３３の反転入
力端子に入力され、電圧差が基準電圧Ｖｒｅｆよりも高
いと、電流検知回路３３の出力は反転し、逆バイアス電
圧（この場合、負の深い電圧）がソーストランジスタ３
１のメタル層１７に印加される。

【００２８】ここで、オフ電流検知回路３３は差動型の
コンパレータ回路であり、反転入力端子と非反転入力端
子間に電位差が生じた時点で、その出力は反転出力す
る。即ち、オフ電流検知回路３３は、センス電圧と基準
電圧Ｖｒｅｆとを比較して、Ｖｒｅｆよりセンス電圧が
大きくなった時、反転（Ｈレベル→Ｌレベル）出力する
ような制御回路として機能している。

【００２９】こうして、オフ電流検知回路３３の出力側
からソーストランジスタ３１の活性半導体薄膜層１２の
下部にあるメタル層１７に逆バイアス電位が深い方向へ
供給されると、活性半導体薄膜層１２内の空乏層領域が
広がって閾値電圧が上昇して、キャリアを安定状態にす
る。活性半導体薄膜層１２内のキャリアが安定すると、
ソーストランジスタ３１が非導通状態の時に流れるオフ
電流は、活性半導体薄膜層１２を形成する半導体膜側の
電位が不安定であった時より低減する。

【００３０】一方、ソーストランジスタ３１が導通状態
の時は、ゲート電圧がハイレベルになるため、トランジ
スタ３４がオフになり、オフ電流検知回路３３には動作
電源が供給されず、その動作を停止させる。これによ
り、オフ電流検知回路３３の出力側はハイインピーダン
スになってフローティング状態になる。これにより、ソ
ーストランジスタ３１の活性半導体薄膜層１２の下部の
メタル層１１は逆バイアス電位が印加されなくなるた
め、従来のトランジスタと同様の閾値電圧に戻り、通常
のレベルのオン電流が流れる。その後、ソーストランジ
スタ３１が非導通状態になると、トランジスタ３４がオ
ン状態になり、オフ電流検知回路３３に動作電源が供給
されて動作が開始される。

【００３１】上記実施形態による薄膜トランジスタ及び
オフ電流制御装置によれば、薄膜トランジスタにその閾
値電圧を変化させるためのメタル層１７を設け、トラン
ジスタが非導通状態の時は、メタル層１７に逆バイアス
電圧を印加することにより、薄膜トランジスタに流れる
オフ電流を低減することができ、静的消費電力を低減す
ることができる。また、この場合、薄膜トランジスタの
チャネル幅やチャネル長は従前通りで良く、且つ、メタ
ル層１７に逆バイアス電圧が掛からないために閾値電圧
が高くならず、このため薄膜トランジスタのオン電流が
低下することがなく、回路動作に支障を来すようなこと
はない。

【００３２】図６は、本実施形態における液晶表示装置
の構成を示した概略平面図である。本例の液晶表示装置
７０はアクティブマトリックス型液晶表示装置であり、
ガラス基板７１上に、複数の画素がマトリックス上に配
置されて画像を表示する画素領域７２と、画素領域７２
に画像を表示させるためのドライバ回路７３を有してい
る。

【００３３】本例のドライバ回路７３には、図１に示し
た薄膜トランジスタと図４に示したオフ電流制御装置が
搭載され、ＴＦＴのオフ時の静的消費電力を低減するこ
とができ、装置全体としての電力消費を低減することが
できる。これにより、本例の液晶表示装置７０を携帯機
器などに搭載することにより、バッテリー駆動時間を長
くすることができる。但し、オフ電流制御装置の中でセ
ンストランジスタ３２はガラス基板上に設けられるが、
オフ電流検知回路３３、トランジスタ３４及び基準電圧
源３５等は液晶表示装置のパネル側に配置される。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタが非導通時に流れるオフ電流を、オン
電流の低下をもたらすことなしに低減することができ
る。したがって、このような薄膜トランジスタをドライ
バ回路に用いることにより、高精細且つ低消費電力の液
晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本実施形態における薄膜トランジスタの構成を
説明するための概略断面図。

【図２】図１の概略平面図。

【図３】薄膜トランジスタを製造する工程例を示した説
明図

【図４】実施形態におけるオフ電流制御装置の構成回路
図。

【図５】図４に示したソーストランジスタ部の構成回路
図。

【図６】実施形態における液晶表示装置の構成を示した
概略平面図。

【図７】走査信号駆動回路が内蔵されているＴＦＴの従
来構成を示す概略断面図。

【図８】図７の概略平面図。

【図９】従来の液晶表示装置の走査信号駆動回路の構成
例を示した回路構成図。

【符号の説明】

１１…絶縁基板、１２…活性半導体薄膜層、１３…ゲー
ト絶縁膜、１４…ゲート電極、１５…ソース電極、１６
…ドレイン電極、１７…メタル層、３１…ソーストラン
ジスタ、３２…センストランジスタ、３３…オフ電流検
知回路、３４…トランジスタ、３５…基準電圧源、Ｒ…
抵抗

フロントページの続き (72)発明者 小暮 英之 神奈川県川崎市川崎区日進町７番地１ 東 芝情報システム株式会社内 Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 NA25 NA26 2H093 NA16 NC25 NC34 NC41 NC52 NC58 ND39 5F110 AA06 BB02 CC02 DD02 GG60

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に、積層される活性半導体薄
   膜層、ゲート絶縁膜、ゲート電極、前記活性半導体薄膜
   層の両側を挟むようにそれぞれ接続するソース電極とド
   レイン電極を有する薄膜トランジスタにおいて、 前記絶縁基板上で且つ前記活性半導体薄膜層の下部に逆
   バイアス電位を与えるメタル層を具備することを特徴と
   する薄膜トランジスタ。
2. 【請求項２】 絶縁基板上に、活性半導体薄膜層、ゲー
   ト絶縁膜、ゲート電極を積層し、更に前記絶縁基板上で
   且つ前記活性半導体薄膜層の下部に形成されたメタル層
   を有し、前記活性半導体薄膜層の両側を挟むようにそれ
   ぞれ接続するソース電極とドレイン電極を有する薄膜ト
   ランジスタと、 前記薄膜トランジスタの非導通時に前記メタル層に逆バ
   イアス電圧を掛ける制御回路と、 を具備することを特徴とするオフ電流制御装置。
3. 【請求項３】 前記制御回路は、前記薄膜トランジスタ
   に並列に接続された第２のトランジスタと、この第２の
   トランジスタのソースと接地間に挿入された抵抗と、こ
   の抵抗降下電圧と基準電位を比較し、その出力電圧を前
   記薄膜トランジスタの前記メタル層に出力する比較回路
   と、前記薄膜トランジスタの非導通時に前記比較回路に
   供給されている動作電源をオフする第３のトランジスタ
   と、 を具備することを特徴とする請求項２に記載のオフ電流
   制御装置。
4. 【請求項４】 複数の画素がマトリックス状に配置され
   て形成される画素領域と、この画素領域を駆動して画像
   を表示させるドライバ回路とをガラス基板上に一体に形
   成した液晶表示装置において、 前記ドライバ回路は、絶縁基板上に活性半導体薄膜層、
   ゲート絶縁膜、ゲート電極を積層し、更に前記絶縁基板
   上で且つ前記活性半導体薄膜層の下部に形成された逆バ
   イアス電位を与えるメタル層を有し、前記活性半導体薄
   膜層の両側を挟むようにそれぞれ接続するソース電極と
   ドレイン電極を有する薄膜トランジスタで構成されるこ
   とを特徴とする液晶表示装置。
5. 【請求項５】 前記薄膜トランジスタの非導通時に前記
   メタル層に逆バイアス電圧を掛ける制御回路を具備する
   ことを特徴とする請求項４に記載の液晶表示装置。