KR20010012361A - 액티브 매트릭스형 발광장치 및 그 제조방법 - Google Patents

액티브 매트릭스형 발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010012361A
KR20010012361A KR1019997010313A KR19997010313A KR20010012361A KR 20010012361 A KR20010012361 A KR 20010012361A KR 1019997010313 A KR1019997010313 A KR 1019997010313A KR 19997010313 A KR19997010313 A KR 19997010313A KR 20010012361 A KR20010012361 A KR 20010012361A
Authority
KR
South Korea
Prior art keywords
light emitting
insulating film
active matrix
emitting device
emitting layer
Prior art date
Application number
KR1019997010313A
Other languages
English (en)
Other versions
KR100473453B1 (ko
Inventor
유다사카이치오
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010012361A publication Critical patent/KR20010012361A/ko
Application granted granted Critical
Publication of KR100473453B1 publication Critical patent/KR100473453B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 액티브 매트릭스형 발광장치(1)에 있어서, 화소간의 경계영역(71)에는 화소전극(41)과 발광소자(43)와의 층간에 상측 부분이 커버부분(81)으로서 돌출된 단차 절단용의 절연막(80)이 형성되어 있다. 따라서, 발광층(43)은, 복수의 화소(7)에 걸치도록 형성되어도 절연막(80)의 커버부분981)에서 단차 절단(43c)을 일으키기 때문에 화소(7)마다 절연 분리된다. 이때문에 액티브 매트릭스형 표시장치에 있어서 이것들의 화소사이에서의 크로스토크(crosstalk)가 방지되며 표시품위가 향상한다.

Description

액티브 매트릭스형 발광장치 및 그 제조방법 {Active matrix light emitting device and method of manufacturing the same}
EL소자 또는 LED소자 등의 전류 제어형 발광소자를 사용한 액티브 매트릭스형의 발광장치, 특히 표시장치에 응용되는 장치가 제안되어 있다. 이 타입의 장치에 사용되는 발광소자는 어느것도 자기발광을 하기 때문에 액정 표시장치와 다르게 백 라이트를 필요로 하지 않고, 또한 시야각 의존성이 적은 등의 이점도 있다.
도 1은, 전류 제어형 발광소 자로서 전하 주입형의 유기박막 EL소자를 사용한 액티브 매트릭스형 표시장치의 회로구성을 나타내는 모식도 이다. 상기 도면에 나타나는 액티브 매트릭스형 표시장치(1)에서는, 복수의 주사선(gate)과 복수의 데이터선(sig)와의 교차부에 매트릭스 형상으로 배치된 화소(7)의 각각에 주사선(gate)을 통해 주사신호가 공급되는 스위칭 회로(50)와, 이 스위칭 회로(50)를 통해 데이터선(sig)로부터 공급되는 화상신호에 기초하여 발광하는 발광소자(40)가 설치되어 있다. 여기에서 나타내는 예에 있어서, 스위칭 회로(50)는 주사선(gate)을 통해 주사신호가가 게이트 전극으로 공급되는 제 1TFT(20)와, 이 제 1 TFT(20)를 통해 데이터선(sig)로부터 공급되는 화상신호를 유지하는 유지용량(cap)과, 이 유지용량(cap)에 의해 유지된 화상신호가 게이트 전극에 공급되는 제 2TFT(30)로부터 구성되며, 제 2TFT(30)가 온 상태로 된 경우에는 공통 급전선(com)으로부터 발광소자(40)에 구동전류가 흘러들어서 해당 소자가 발광하는 것과 함께, 이 발광 상태는 유지용량(cap)에 의해 유지된다.
도 2 및 도 3은, 어느것도 도 1에 나타내는 화소군의 일부를 나타내는 평면도 이다. 도 2에서는 주사선(gate)이나 용량선(cs)를 구성하는 도전막에 관해서는 우측으로 올라가는 사선을 붙이며, 데이터선(sig)이나 공통 급전선(com)을 구성하는 도전막에 관해서는 우측으로 내려가는 사선을 붙인다. 도 3에서는 발광소자(40)를 구성하는 발광층(43)의 형성영역에 우측으로 내려가는 사선을 붙인다. 또한, 여기에서 나타내는 예에서는, 각 화소(7)의 경계영역 중에서, 데이터선(sig)및 공통 급전선(com)이 통하는 경계영역에는 발광층(43)의 형성영역을 규정하는 절연막(in)을 형성하였기 때문에, 이 절연막(in)의 형성영역에는 우측으로 올라가는 사선을 붙인다. 또한, 도 2및 도 3에 있어서, 제 1 및 제 2 TFT(20, 30)을 구성하는 반도체 막의 형성영역은 굵은 실선으로 나타내며, 화소전극(41)의 형성영역에 관해서는 굵은 파선으로 나타내고 있다. 또한, 도 2 및 도 3의 A-A' 선, B-B'선 및 C-C'선에 있어서의 각 단면을 각각 도 12, 도 13및 도 14에 나타내고 있다.
이것들의 도면에서 제 1TFT(20)은, 게이트 전극이 주사선(gate)의 일부로서 구성되며, 소스 영역 및 드레인 영역에는 제 1층간 절연막(51)의 콘텍홀을 통해 데이터선(sig)및 유지전극(22)이 각각 접속되어 있다. 유지전극(22)은 제 2TFT(30)의 게이트 전극(31)이 제 1층간 절연막(51)의 콘텍홀을 통해 전기적으로 접속되어 있다. 주사선(gate)의 측방위치에는 용량선(cs)가 형성되며, 이 용량선(cs)는, 제 1TFT(20)의 드레인 영역 및 유지전극(22)에 대하여 제 1층간 절연막(51)및 게이트 절연막(55)을 통해 중첩되며, 유지용량(cap)을 구성하고 있다. 제 2TFT(30)의 소스·드레인영역의 한쪽에는, 제 1층간 절연막(51)의 콘텍 홀을 통해 중계전극(35)이 전기적으로 접속하며, 이 중계전극(35)에는 제 2층간 절연막(52)의 콘텍홀을 통해 화소전극(41)이 전기적으로 접속되어 있다. 제 2TFT(30)의 소스·드레인 영역의 다른 한쪽에는 제 1층간 절연막(51)의 콘텍홀을 통해 공통 급전선(com)이 전기적으로 접속하고 있다.
화소전극(41)은, 각 화소(7)마다에 독립하여 형성되어 있다. 화소전극(41)의 윗측에는 발광소자(40)를 구성하는 발광층(43)및 대행전극(op)가 이 순서로 적층되어 있다.
여기에 나타내는 예에서는, 데이터선(sig)및 공통 급전선(com)이 통하는 영역에는 이것들의 선의 윗층 측에 절연막(in)이 형성되며, 이 절연막(in)은, 데이터 선(sig)및 공통 급전선(com)의 양측에 위치하는 2개의 화소(7)의 발광소자(40)의 발광층(40)을 절연 분리하고 있다. 단, 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소(7)의 사이에는 절연막(in)이 형성되어 있지 않고, 이 방향에서는 발광소자(40)의 발광층(43)이 복수의 화소(7)에 걸쳐서 스트라이브 형상으로 형성되어 있다. 그래도, 각 화소(7)의 제 1TFT(20)는, 주사선(gate)로부터 공급되는 주사신호에 기초하여 소정의 타이밍으로 온·오프하기 때문에 각 화소(7)에는 데이터선(sig)으로부터 소정의 화상신호가 기입되며, 화소의 경계영역에 있어서 발광층에는 전류가 흐른다.
그러나, 종래의 액티브 매트릭스형 표시장치에서는, 각 화소(7)에 데이터선(sig)로부터 소정의 화상신호를 기입하는 것이 가능해도, 발광소자(40)(발광층(43))가 도전성을 가지고 있는 것으로부터 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소사이(화소의 경계부)에 있어서의 발광층에도 전류가 흐르기 때문에 즉, 크로스 토크(crosstalk)가 발생하기 쉽게된다. 또한, 발광소자(40)의 발광특성을 향상시키는 목적으로서, 발광소자(40)에 있어서 발광층에 가해지는 정공 주입층이나 전자 주입층등의 전하 주입층을 형성하면, 전하 주입층의 저항치가 발광층과 비교하여 작기 때문에, 그만큼 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소 사이에서의 크로스 토크가 보다 쉽게 발생하는 우려가 있다.
(발명의 개시)
상기의 문제점을 감안하여 본 발명의 과제는, 복수의 화소를 갖는 액티브 매트릭스형 발광장치에 있어서, 이것들의 화소사이 근방의 크로스 토크를 방지하여 표시품위를 향상된 액티브 매트릭스 발광장치 및 그 제조방법을 제공하는 것에 있다.
본 발명의 발광장치는, 복수의 주사선과 복수의 데이터선에 의해 매트릭스 형상으로 배치된 화소의 각각에 화소전극과, 해당 화소전극 위에 적층된 발광층과, 해당 발광층의 위에 형성된 대향전극을 가지며, 해당 데이터선으로부터 스위칭 수단을 통해 공급되는 화상 신호에 근거하여 해당 발광층에 의해 구성되는 발광소자가 발광 되는 액티브 매트릭스형 발광장치에 있어서, 화소의 경계영역에서 상기 화소전극과 상기 발광층과의 사이에 측면부의 윗측부분이 아랫측 부분보다 튀어나온 절연막을 가지고 있는 것을 특징으로 한다.
본 발명에서는, 화소의 경계영역중, 특히 그 제조공정에서 윗측에 발광소자를 구성하는 발광층이 걸치도록 형성되는 경계영역에는, 화소전극과 발광층과의 층간, 즉, 발광소자의 아랫측에 상기하였듯이 측면부가 특정의 구조인 절연막이 형성되어 있기 때문에, 이 절연막의 윗측에 형성한 발광층에서는 상기 절연막에서 측방으로 튀어나온 윗측부분에 의해 단차 절단이 발생한다. 따라서, 화소사이를 걸치도록 형성된 발광층이라도 이 화소 사이에서는 단차 절단에 의해 절연 분리된다. 또한, 발광소자에 완전한 단차 절단이 발생하지 않아도 극히 얇은 부분이 형성된다면, 이 얇은 부분의 저항치는 매우 높다. 그런이유로, 발광소자를 구성하는 발광층이 복수의 화소에 걸치도록 형성된 액티브 매트릭스형 표시장치라도 이것들의 화소 사이에서 크로스 토크가 발생하는 일이 없으며, 표시품위가 향상한다.
본 발명은, 바람직하게는, 발광소자에 있어서 발광층의 아랫층 또는 윗층에 해당 발광층에 정공 또는 전자를 주입하는 전하 주입층을 구비하고 있는 경우보다 효과적이다. 이 경우에는, 상기 절연막의 막두께는, 상기 전하 주입층의 막 두께보다 두꺼운 것이 바람직 하다. 발광소자에 있어서 전하 주입층은 발광층 보다도 저항치가 작기 때문에 발광소자가 걸치도록 형성된 화소 사이에서 크로스 토크가 보다 발생하는 경향이 있지만, 전하 주입층과 절연막의 두께를 상기의 관계로 하는 것에 의해 전하 주입층에 단차 절단을 발생시키며, 화소 사이에서 실질적으로 절연분리하기 때문에, 크로스 토크가 발생하지 않는다. 따라서, 본 발명에 있어서 상기 절연막의 막두께는, 상기 전하 주입층의 막 두께보다 두껍게 설정하면, 크로스 토크를 보다 확실하게 방지할 수 있다.
본 발명에 있어서, 화소사이의 경계영역은 예를들면, 상기 데이터선 또는 상기 주사선에 따라서 늘어서는 화소끼리의 경계영역이며, 적어도 해당 경계영역에 상기 구조의 절연막을 형성하는 것이 바람직하다.
또한, 상기 화소사이의 경계영역은, 액티브 매트릭스구조의 상기 데이터선에 따라서 늘어서는 화소끼리의 경계영역 및 상기 주사선에 따라서 늘어서는 화소 끼리의 경계영역의 양쪽이라도 좋다. 이 경우에는, 어느것의 화소 사이의 경계영역에도 상기 절연막을 형성하게 된다. 이와같이 구성하면, 잉크젯 법 등으로 발광소자를 형성하는 경우에, 화소로부터 어느 방향으로 잉크(발광소자을 액상으로 한 것)가 나오더라도 화소의 경계부분에서는 절연막의 윗측부분에서 발광소자가 단차 절단을 일으키며, 화소 사이에서 절연분리 된다.
본 발명에 있어서, 상기 절연막은 예를들면 측면부가 테이퍼 형상을 이루어 측면부의 윗측부분이 아랫측 부분보다 튀어나온 형상인 것이 바람직 하다. 또한, 상기 절연막은, 폭이 좁은 아랫측 부분과, 해당 아랫측 부분보다도 폭이 넓게 형성된 윗측부분을 구비하는 2단구조를 가지고 있는 것에 의해, 측면부의 윗측부분이 아랫측 부분보다 튀어나온 형상으로 하여도 좋다.
본 발명에 있어서, 상기 스위칭 수단은 예를들면, 상기 주사신호가 게이트 전극에 공급되는 제 1TFT 및 해당 제 1TFT를 통해 게이트 전극이 상기 데이터선에 접속하는 제 2TFT를 구비하는 경우가 있다. 이 경우에는, 상기 제 2TFT와 상기 발광소자는, 상기 데이터선 및 주사선과는 별도로 구성된 구동 전류 공급용의 공통 급전선과 상기 대향전극과의 사이에 직렬로 접속되게 된다.
또한, 본 발명에 의하면, 복수의 주사선과 복수의 데이터선에 의해 매트릭스 형상으로 배치된 화소로 형성된 화소전극과, 해당 화소전극 위에 적층된 발광층과 해당 발광층 위에 형성된 대향전극을 가지며, 상기 데이터선으로부터 스위칭 수단을 통해 공급되는 화상신호에 기초하여 상기 발광층이 발광하는 액티브 매트릭스형 발광장치의 제조방법에 있어서, 상기 화소전극을 형성하는 공정과, 상기 화소전극의 형성후, 복수의 화소의 경계부에 대응하는 영역에 측면부의 윗측부분이 아랫측 부분으로부터 튀어나온 절연막을 형성하는 공정과, 상기 절연막층 위로부터 상기 발광층의 재료를 상기 복수의 화소 경계부에 대응하는 영역을 걸치도록 배치하는 공정을 구비하는 것을 특징으로 하는 액티브 매트릭스형 발광장치의 제조방법이 제공된다.
또한, 본 발명에 있어서의 액티브 매트릭스 발광장치란, 액티브 매트릭스 회로에 의해 발광소자로부터 발광되는 광을 제어하는 장치라면 좋으며, 표시장치 및 그 밖의 광제어장치에 적용된다.
본 발명은 유기 반도체막 등의 발광층에 구동전류가 흐르는 것에 의해 발광하는 EL(Electro luminescent)소자 또는 LED(발광 다이오드)소자 등의 발광소자를 박막 트랜지스터(이하, TFT라고 칭함)로 구동 제어하는 타입의 액티브 매트릭스형 발광장치, 특히 표시장치 및 그 제조방법에 관한 것이다.
도 1은, 액티브 매트릭스형 표시장치 전체의 구성을 모식적으로 나타내는 설명도.
도 2는 도 1에 나타내는 액티브 매트릭스형 표시장치에 있어서, 주사선 이나 용량선을 구성하는 도전막 및 데이터 선이나 공통 급전선을 구성하는 도전막 등의 형성영역을 나타내는 평면도.
도 3은 도 1에 나타내는 액티브 매트릭스형 표시장치에 있어서, 발광소자 및 화소끼리의 경계영역에 형성한 절연막의 형성영역을 나타내는 평면도.
도 4는 본 발명의 제 1실시형태에 따른 액티브 매트릭스형 표시장치의 구조의 한예를 나타내며, 도 2 및 도 3의 A-A'선에 따른 단면도.
도 5는 본 발명의 한 실시예에 따른 액티브 매트릭스형 표시장치의 구조를 나타내며, 도 2 및 도 3의 B-B'선에 따른 단면도.
도 6은 본 발명의 한 실시형태에 따른 액티브 매트릭스형 표시장치의 구조를 나타내며, 도 2 및 도 3의 C-C'선으로 절단한 때의 단면도.
도 7a 및 도 7b는 발광소자의 구성을 나타내는 단면도.
도 8a 및 도 8c는 본 발명의 한 실시형태에 따른 액티브 매트릭스형 표시장치를 제조하는 방법에 관하여 단차 절단용의 절연막 형성의 한예를 그 공정에 따라서 나타내는 단면도.
도 9는 본 발명의 다른 실시형태에 따른 액티브 매트릭스형 표시장치의 구조를 나타내며, 도 2 및 도 3의 B-B'선에 따른 단면도.
도 10a 내지 도 10c는 본 발명의 실시형태에 따른 액티브 매트릭스형 표시장치를 제조방법에 관하여 단차 절단용의 절연막의 형성방법의 다른 예를 그 공정에 따라서 나타내는 단면도.
도 11a 내지 도 11c는 본 발명의 실시형태에 따른 액티브 매트릭스형 표시장치를 제조방법에 관하여 단차 절단용의 절연막의 형성방법의 또다른 예를 그 공정에 따라서 나타내는 단면도.
도 12는 종래의 액티브 매트릭스형 표시장치의 구조를 도 2 및 도 3의 A-A'선에 따라서 나타내는 단면도.
도 13은 종래의 액티브 매트릭스형 표시장치의 구조를 도 2 및 도 3의 B-B'선에 따라서 나타내는 단면도.
도 14는 종래의 액티브 매트릭스형 표시장치의 구조를 도 2 및 도 3의 C-C'선으로 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 액티브 매트릭스형 표시장치 2 : 표시부
3 : 데이터측 구동회로 4 : 주사측 구동회로
7 : 화소 10 : 투명기판
20 : 제 1TFT 30 : 제 2TFT
40 : 발광소자 41 : 화소전극
43 : 발광층
80 : 단차 절단용의 절연막(insulating film)
81 ; 단차 절단용의 절연막의 커버부분(윗측부분)(eaves part)
431 : 발광층 432 : 정공 주입층
436 : 전자 주입층 bank : 절연막
cap : 유지용량 com : 공통 급전선
gate : 주사선 op : 대향전극
sig : 데이터선
(발명을 실시하기 위한 최선의 형태)
이하, 도면을 참조하여 본 발명의 실시형태인 액티브 매트릭스형 표시장치를 설명한다. 또한, 본 형태에 따른 액티브 매트릭스형 표시장치에는, 도 12 내지 도 14를 참조하여 설명한 종래의 액티브 매트릭스형 표시장치와 공통하는 부재를 갖는다. 따라서, 공통하는 부재에 관해서는 이것들의 도면과 동일한 부호를 병기하여 설명한다.
(전체구조)
도 1은, 본 발명의 표시장치의 한 실시형태로서 전하 주입형의 유기박막 EL소자를 사용한 액티브 매트릭스형 표시장치의 회로 등의 평면구성을 나타내는 도면이다. 상기 도면의 구성에 관해서는, 배경기술에 있어서도 간단하게 설명하였지만, 본 발명의 실시형태에 따른 액티브 매트릭스형 표시장치의 기본적인 회로구성의 개략은, 상기 도면에 나타내는 것과 동일하다.
상기 도면에 나타내는 액티브 매트릭스형 표시장치(1)에서는 그 기체인 투명기판(10)의 중앙부분이 표시부(2)이다. 이 표시부(2)에는, 액티브 매트릭스형 액정 표시장치의 액티브 매트릭스 기판과 동일하며, 복수의 주사선(gate)과, 해당 주사선(gate)의 연설방향에 대하여 교차하는 방향으로 연설된 복수의 데이터선(sig)에 의해 복수의 화소(7)가 매트릭스 형상으로 배치되어 있다. 투명기판(10)의 외주 부분중에서, 데이터선(sig)의 단부에는 화상신호를 출력하는 데이터측 구동회로(3)가 설치되며, 주사선(gate)단부에는 주사신호를 출력하는 주사측 구동회로(4)가 설치되어 있다. 이것들의 구동회로(3, 4)에서는, 예를들면 N형의 TFT와 P형의 TFT에 의해 상보형 TFT가 사용되며, 이 상보형 TFT는 시프트 레지스터 회로, 레빌 시프터 회로, 아날로그 스위치 회로 등을 구성하고 있다.
각각의 화소(7)에는, 주사선(gate)을 통해 주사신호가 공급되는 스위칭 회로(50)와, 이 스위칭 회로(50)를 통해 데이터선(sig)으로 부터 공급되는 화상 신호에 기초하여 발광하는 발광소자(40)가 설치되어 있다. 여기에서 나타내는 예에 있어서, 스위칭 회로(50)는, 주사선(gate)을 통해 주사신호가 게이트 전극에 공급되는 제 1TFT(20)와, 이 제 1TFT(20)를 통해 데이터선(sig)로부터 공급되는 화상신호를 유지하는 유지용량(cap)과, 이 유지용량(cap)에 의해 유지된 화상신호가 게이트 전극에 공급되는 제 2TFT(30)로부터 구성되어 있다. 제 2TFT(30)와 발광소자(40)와는 대향전극(op)과 공통 급전선(com)과의 사이에 직렬로 접속되어 있다.
이와같은 회로구성의 액티브 매트릭스형 표시장치(1)에서는, 주사신호에 의해 선택되어 제 1TFT(20)가 온상태로 되면, 데이터선(sig)으로부터의 화상신호가 제 1TFT(20)를 통해 제 2TFT(30)의 게이트 전극(31)에 인가됨과 동시에, 화상신호가 제 1TFT(20)를 통해 유지용량(cap)에 기입된다. 그 결과, 제 2TFT(30)가 온상태로 되면, 대향전극(op)및 화소전극(41)을 각각 부극(負極) 및 정극(正極)으로서 인가되며, 인가 전압이 임계치 전압을 넘은 영역에서 발광소자(40)에 흐르는 전류(구동전류)가 급격하게 증대한다. 따라서, 발광소자(40)는, EL소자 또는 LED소자로서 발광한다. 이와같은 발광을 행하기 위한 구동전류는, 발광소자(40), 제 2TFT(30), 공통 급전선(com)으로 구성되는 전류 경로를 흐르기 때문에 제 2TFT(30)가 오프 상태로 되면 흐르지 않게된다. 단, 제 2TFT(30)의 게이트 전극은, 제 1TFT(20)가 오프상태로 되어도, 유지용량(cap)에 의해 화상신호에 상당하는 전위로 유지되기 때문에 제 2TFT(30)는 온 상태의 그대로 이다. 그런이유로, 발광소자(43)에는 구동전류가 계속흐르기 때문에 이 화소(7)는 점등상태 그대로이다. 이 상태는, 새로운 화상 데이터가 유지용량(cap)에 기입되어 제 2TFT(30)가 오프상태로 될때까지 유지된다.
(화소구조)
도 2 및 도 3은, 도 1에 나타내는 화소군의 일부를 또한 상세하게 설명하는 평면도 이다. 도면에 나타내는 평면 구성에 관해서도 배경기술에 있어서도 간단하게 설명하였지만, 본 발명의 액티브 매트릭스 표시장치의 기본적인 회로구성의 개략은 상기 도면에 나타내는 것과 동일하다.
또한, 본 발명의 액티브 매트릭스형 표시장치(1)에 있어서의 특징적인 구조로서, 도 2 및 도 3의 A-A'선, B-B'선 및 C-C'선에 따른 단면을 각각 도 4 및 도 5, 도 6에 나타낸다.
도 2 및 도 3에 있어서, 액티브 매트릭스형 표시장치(1)에서는, 어느것의 화소(7)에 있어서도, 섬형상의 반도체막으로부터 이루어지는 제 1TFT(20)및 제 2TFT(30)가 형성되어 있다.
도 2 및 도 3 및 도 4로부터 알 수 있듯이, 제 1TFT(20)는, 게이트 전극이 주사선 gate의 일부를 구성하고 있다. 제 1TFT(20)는, 소스영역에 제 1층간 절연막(51)의 콘텍홀을 통해 데이터선 sig가 전기적으로 접속하며, 드레인 영역에는 유지 전극(22)이 전기적으로 접속하고 있다. 유지전극(22)은, 제 2TFT(30)의 형성영역으로 향하여 설치되어 있으며, 이 연설부분에는 제 2TFT(30)의 게이트전극(31)이 제 1층간 절연막(51)의 콘텍홀을 통해 전기적으로 접속하고 있다. 주사선 gate의 측방위치에는 용량선(cs)이 형성되며, 이 용량선(cs)는, 제 1TFT(20)의 드레인영역 및 유지전극(22)에 대하여 제 1층간 절연막(51)및 게이트 절연막(55)을 통해 중첩되며, 유지용량(cap)을 구성하고 있다.
도 2 및 도 3, 도 5로부터 알수 있듯이, 제 2TFT(30)의 소스·드레인영역의 한쪽에는, 제 1층간 절연막(51)의 콘텍홀을 통해서 중계전극(35)이 전기적으로 접속하며, 이 중계전극(35)에는 제 2층간 절연막(52)의 콘텍홀을 통해 화소전극(41)이 전기적으로 접속하고 있다. 제 2TFT(30)의 소스·드레인 영역의 다른 한쪽에는, 제 1층간 절연막(51)의 콘텍홀을 통해 공통 급전선(com)이 전기적으로 접속하고 있다.
화소전극(41)은, 각 화소(7)마다 독립하여 형성되어 있다. 화소전극(41)의 윗측에는 예를들면 폴리페닐렌 비니렌(PPV)등의 유기재료로 이루어지는 발광층(43) 및 리튬 등의 알카리 금속을 함유하는 알루미늄, 칼슘 등의 금속막으로 이루어지는 대향전극(op)이 이 순서로 적층되어 있지만, 대향 전극(op)은 표시부(2)의 전면을 덮도록 형성되어 있다.
여기에 나타내는 예로서는, 데이터 선(sig)및 공통급전선(com)이 통하는 영역에는, 절연막(bank)이 두껍게 형성되며, 데이터선(sig)및 공통 급전선(com)의 양측에 위치하는 화소(7)의 발광소자(40)(발광층 (43)) 끼리를 절연 분리하고 있다.
단, 도 2, 도 3 및 도 6으로도 알수 있듯이 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르는 것과 같이 늘어선 화소(7)의 사이에는 절연막(bank)이 형성되어 있지않고, 이 방향에서는 발광층(43)이 복수의 화소(7)에 걸쳐져 줄무늬 형상으로 형성되어 있다. 따라서, 이대로는 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소(7)의 사이에서는, 발광소자(43)(발광층(40))가 있는 도전성에 의해 크로스 토크가 발생할 우려가 있다.
특히 본 실시형태에서는, 도 7a에 나타내듯이 화소전극(41)은 각 화소(7)마다 독립하고 있는 것의 복수의 화소(7)에 걸쳐 형성되어 있는 발광소자(43)에서는, 예를들면 막두께가 0.05㎛ 내지 0.3㎛의 발광층(431)의 아래측에, 막두께가 0.01㎛ 내지 0.1㎛와 발광층(431)보다도 얇지만 저항치가 작은 전하 주입층으로서 기능하는 정공 주입층(432)이 형성되어 있다. 이때문에, 정공 주입층(432)이 형성되어 있는 만큼, 발광효율(발광층(431)으로의 정공 주입율)이 향상하고 있는 것으로서, 상기 발광층(43)이 걸쳐져 형성되어 있는 화소간, 특히 데이터선(sig)및 공통 급전선(com)의 연설방향에서 인접하는 화소(7)사이에서는 크로스 토크가 발생할 우려가 있다.
(크로스 토크 대책에 관하여)
본 실시형태에서는, 도 6에 나타내듯이, 각 화소(7)의 경계영역(70)중, 제조과정에서 발광층(43)을 걸치도록 형성하는 경계영역(71)(데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소 사이)에는, 화소전극(41)과 발광소자(43)와의 층간에, 측면부(특히 데이터선(sig)및 공통 급전선(com)의 연설에서의 측면부)에 있어서 상측부분이 커버부분(81)으로서 하측부분보다 돌출된 발광층의 단차 절단용의 절연막(80)이 형성되어 있다. 여기에서, 단차 절단용의 절연막(80)의 막두께는 적어도 발광층(43), 정공 주입층(432)을 설치하는 경우에는 이 주입층(432)의 막두께 보다도 두꺼운 것이 바람직하다. 본 실시형태에서는, 단차 절단용의 절연막(80)의 막두께는 발광층(43)의 막두께보다 두껍게 설정되어 있다.
따라서, 본 실시형태의 액티브 매트릭스형 표시장치(1)에서는, 측면부에 커버부분(81)(상측부분)을 구비하는 단차 절단용의 절연막(80)을 형성한 후에, 그 상측에 발광층(43)을 설치하여 발광소자(40)를 형성하기 때문에, 발광소자(40)를 구성하는 발광층(43) 형성의 경우에 해당 발광층이 커버부분(81)에서 단차 절단(43c)를 일으켜 인접하는 화소사이에서 분리된다. 그런이유로, 화소(7)의 경계영역(71)을 걸치도록 형성된 발광층(40)이라도, 얻어지는 발광소자(40)는, 이 화소 사이에서는 단차 절단(43c)에 의해 실질적으로 절연분리되어 설치된다. 또한, 발광층(43)에 완전한 단차 절단(43c)가 발생하지 않아도, 매우 얇은 부분이 형성되면 이 부분의 저항치가 매우 높게 된다. 그런이유로, 발광소자(40)의 발광층(43)이 복수의 화소(7)에 걸치도록 형성되는 액티브 매트릭스형 표시장치(1)라도 이것들의 화소간에서 실질적으로 크로스 토크가 발생하는 일은 없으며, 표시품위가 높아진다.
또한, 도 4 및 도 5에 나타내듯이, 각 화소(7)의 경계영역(70)중에서 데이터선(sig)및 공통 급전선(com)이 통하는 경계영역(72)에서는, 두꺼운 절연막(bank)에 의해 발광소자(43)가 절연 분리되어 있는 것으로서, 이 두꺼운 절연막(bank)의 하측(화소전극(41)과 발광층(43)과의 층사이)에도, 측면부의 상측부분이 커버부분(81)으로서 하측부분보다 돌출한 단차 절단용의 절연막(80)이 형성되어 있다. 따라서, 이 부분에 있어서도, 단차 절단용의 절연막(80)의 윗측에 형성된 발광층(43)에는 커버부분(81)에서 단차 절단(43c)가 발생하며, 게이트선(gate)의 방향으로 분리되어 있다.
(액티브 매트릭스형 표시장치(1)의 제조방법)
이와같은 구성의 액티브 매트릭스형 표시장치(1)의 제조방법의 예를 설명한다.
또한, 아래에 설명하는 액티브 매트릭스형 표시장치(1)의 제조방법에 있어서, 투명기판(10)위에 제 1TFT(20)및 제 2TFT(30)를 제조할때까지의 공정은, 액정 액티브 매트릭스형 표시장치(1)의 액티브 매트릭스 기판을 제조하는 공정에 준하여 실시할 수 있기 때문에 도 4, 도 5, 도 6을 참조하여 그 개략만을 설명한다. 또한, 본 실시형태에는, 데이터선(sig)및 공통 급전선(com)이 통하는 경계영역(72)에 두꺼운 절연막(bank)을 설치하며, 잉크젯 헤드로부터 토출한 액상태의 재료(토출액)는 절연막(bank)에서 차단되며, 또한, 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소사이에서는 단차 절단용의 절연막(80)에 의해 발광층(43)이 자동적으로 절연 분리된다. 그래서, 본 실시형태는, 잉크젯 법을 채용하여 그 헤드로부터 토출한 액상의 재료(토출액)로부터 발광층(43)을 줄무늬 형상으로 형성하여 가는 것에 의해 생산성을 높이고 있다.
우선, 투명기판(10)에 대하여, 필요에 따라서, TEOS(테트라 에톡시 실란)나 산소가스 등을 원료가스로서 플라즈마 CVD법에 의해 두께가 약 2000 내지 5000Å의 실리콘에 산화막으로 이루어지는 하지 보호막(도시생략)을 형성한 후, 하지 보호막의 표면에 플라즈마 CVD법에 의해 두께가 약 300 내지 700Å의 아몰화스의 실리콘 막으로 이루어지는 반도체막을 형성한다. 이어서, 아몰화스의 실리콘막으로 이루어지는 반도체 막에 대하여 레이저 어닐 또는 고상성장법 등의 결정화 공정을 행하며, 반도체 막을 폴리실리콘 막으로 결정화 한다.
이어서, 반도체막을 패터닝하여 섬 형상의 반도체막으로 하며, 그 표면에 대하여 TEOS(테트라 에톡시 실란)이나 산소 가스 등을 원료가스로서 플라즈마 CVD법에 의해 두께가 약 600 내지 1500Å의 실리콘 산화막 또는 질화막으로 이루어지는 게이트 절연막(55)을 형성한다.
이어서, 알루미늄, 탄탈, 몰리브덴, 티탄, 텅그스텐 등의 금속막으로 이루어지는 도전막을 스템퍼 법에 의해 형성한 후, 패터닝하며, 주사선(gate), 용량선 (cs), 게이트 전극(31)을 형성한다.
이 상태에서 고농도의 인 이온을 넣어 주사선(gate)이나 게이트 전극(31)에 대하여 자기 정합적으로 소스·드레인 영역을 형성한다. 또한, 불순물이 도입되지 않았던 부분이 채널 영역으로 된다.
이어서, 제 1층간 절연막(51)을 형성한후, 각 콘텍홀을 형성하며, 이어서, 데이터선(sig), 드레인 전극(22), 공통 급전선(com) 및 중계전극(35)을 형성한다. 그 결과, 제 1TFT(20)및 제 2TFT(30)등이 형성된다.
이어서, 제 2층간 절연막(52)을 형성하며, 이 층간 절연막에는, 중계전극(35)에 상당하는 부분에 콘텍홀을 형성한다. 이어서, 제 2층간 절연막(52)의 표면 전체에 ITO막을 형성한후, 포토 리소그래피 등에 의해 화소 형상으로 패터닝하며, 콘텍홀을 통해 제 2TFT(30)의 소스·드레인 영역에 전기적으로 접속하는 화소전극(41)을 화소(7)마다 형성한다.
이상의 TFT의 형성후, 화소전극(41)의 윗측에, 측면부에 커버부분(81)(측방으로 돌출하는 상측부분)을 구비하는 단차 절단용의 절연막(80)을 형성한다.
도 8a에 나타내듯이, 화소전극(41)의 표면측에 실리콘 산화막(90)을 CVD법에 의해 형성한후, 도 8b에 나타내듯이, 레지스트 마스크(91)를 형성한다. 이 경우에, 포토 레지스터에 대한 포스트 베이크 온도를 통상, 130℃ 내지 150℃인점에서 160℃ 내지 170℃로 높게 설정하며, 실리콘 산화막(90)과 레지스트 마스크(91)와의 밀착성을 높였다. 그런후에, 레지스트 마스크(91)를 통해 실리콘 산화막(90)에 대하여 불화 수소산계의 에칭액에서 웨트 에칭을 행한다. 여기에서, 실리콘 산화막(90)과 레지스트 마스크(91)와의 밀착성은 높으며, 실리콘 산화막(90)과 ITO막으로 이루어지는 화소전극(41)과의 밀착성은 나쁘다. 따라서, 실리콘 산화막(90)과 화소전극(41)과의 계면에서는, 에칭액의 스며듬에 기인하는 사이드 에칭이 진행한다. 그 결과, 실리콘 산화막(90)은, 측면부의 상측부분이 커버부분(81)으로서 하측부분보다 돌출한 역 테이퍼 구조를 갖는 단차 절단용의 절연막(80)으로 된다. 즉, 레지스트 마스크와 절연막으로서의 실리콘 산화막과의 밀착성을 실리콘 산화막과 하지로 되는 화소전극과의 밀착성보다 높게 되록 하여 실리콘 산화막의 사이드 에칭을 진행시켜 원하는 형상의 절연막(80)을 얻는다.
이어서, 단차 절단용의 절연막(80)의 표면측에 레지스트를 형성한 후, 이 레지스트를 데이터선(sig)및 공통 급전선(com)에 따라서 남도록 패터닝하며, 폭이 넓고 두꺼운 절연막(bank)을 형성한다.
이어서, 절연막(bank)으로 구획된 줄무늬 형상의 영역내에 잉크젯 법을 이용하여 발광층(43)을 퇴적시키며, 발광소자를 형성하여 간다. 그것은, 절연막(bank)의 내측영역에 대하여 잉크젯 헤드로부터 발광소자(40)를 구성하기 위해 발광층(43)으로서의 액상태의 재료(전구체)를 토출하며, 그것을 절연막(bank)의 내측영역에서 정착시켜서 발광층(43)을 얻는다. 여기에서, 절연막(bank)은 레지스트 재로부터 구성되어 있기 때문에 발수성이다. 이것에 대하여 발광층(43)의 전구체는 친수성의 용매를 사용하고 있기 때문에, 발광층(43)의 도포 영역은 절연막(bank)에 의해 확실하게 규정된다. 또한, 데이터선(sig)및 공통 급전선(com)의 연설방향에 따르도록 늘어서는 화소사이의 경계영역(71)에서는, 단차 절단용 절연막(80)에 의해 발광층(43)이 자동적으로 절연 분리된다. 또한, 잉크젯 법에 대신하여 도포 법으로서 발광층(43)을 형성하는 경우에도 동일하다.
그 다음에는, 투명기판(10)의 거의 전면에 대향 전극(op)을 형성하며, 발광소자(40)를 완성한다.
또한, 제 1도에 나타내는 데이터측 구동회로(3)나 주사측 구동회로(4)에도 TFT가 형성되지만, 이것들의 TFT는 상기 화소(7)에 TFT를 형성하여 가는 공정의 전부 또는 일부를 채용하여 행해진다. 그런이유로, 구동회로를 구성하는 TFT도, 화소(7)의 TFT와 동일한 층간에 형성될 수 있다. 또한, 상기 제 1TFT(20)및 제 2TFT(30)에 관해서는, 양쪽이 N형, P형, 한쪽이 N형으로 다른쪽이 P형이라도 좋다. 이와같이 어느쪽의 조합이라도 주지의 방법으로 TFT를 형성할 수 있다.
상기와 같은 제조방법에 의해 얻어진 액티브 매트릭스형 표시장치에 의하면, 데이터 선(sig)에 따라서 두꺼운 절연막(bank)가 형성되기 때문에, 데이터선(sig)과 대향전극(op)와의 사이에는, 제 2층간 절연막(52)과 두꺼운 절연막(bank)이 개재되어 있다. 따라서, 데이터선(sig)에 기생하는 용량이 매우 작기 때문에 구동회로의 부하를 저감할 수 있으며, 저소비 전력화 또는 표시동작의 고속화를 도모할 수 있다. 또한, 절연막(bank)를 흑색의 레지스트에 의해 형성하면 절연막(bank)는 블랙 매트릭스로서 기능하며, 콘트라스트 비 등의 표시의 품위가 향상한다. 즉, 본 실시형태에 따른 액티브 매트릭스형 표시장치(1)에서는, 대향 전극(op)이 투명기판(10)의 표면측에 있어서 화소(7)의 전면에 형성되기 때문에 대향 전극(op)에서의 반사광이 콘트라스트 비를 저하시킨다. 이러한 기생용량을 방지하는 기능을 갖는 절연막(bank)을 흑색의 레지스트로 구성하면, 절연막(bank)은 블랙 매트릭스로서도 기능하며, 대향전극(op)으로부터의 반사광을 차단하기 때문에 콘트라스트 비가 향상한다.
또한, 절연막(bank)에 관하여서는 레지스트막, 폴리 이미드 막 등의 유기재료로 구성한 경우에는 두꺼운 막을 용이하게 형성할 수 있다. 한편, 절연막(bank)을 CVD법 또는 SOG법으로 성막한 실리콘 산화막 도는 실리콘 질화막 등의 무기재료로 구성한 경우에는, 절연막(bank)과 발광소자(40)와 접촉한 상태에 있어도 발광층(43)의 변질을 방지할 수 있다.
(그 밖의 실시형태)
발광소자(발광층)가, 그 제조과정에서 복수의 화소(7)에 걸치도록 형성하는 경계영역이 주사선(gate)에 따라서 늘어서는 화소(7)끼리의 경계영역의 경우도 있으며, 이와같은 경우에는, 주사선(gate)에 따라서 늘어서는 화소(7)끼리의 경계영역에 대하여 상기 단차 절단용의 절연막(80)을 형성하게 된다.
이러한 형태에서는, 각 화소(7)의 경계영역(70)중 데이터선(sig)및 공통 급전선(com)이 통하는 경계영역(72)에서도 두꺼운 절연막(bank)의 아래측에 단차 절단용의 절연막(80)을 형성하지만, 이 부분에 있어서는, 상당히 두꺼운 절연막(bank)이 실질적으로 발광층(43)의 절연 분리를 행하고 있다. 그런이유로,, 이 부분의 단차 절단용의 절연막(80)에 관해서는 생략해도 좋다.
한편, 데이터선(sig)및 공통 급전선(com)이 통하는 경계영역(72)에서도 발광층(43)에 대한 절연막(80)의 단차 절단 작용을 적극적으로 이용하여도 좋다. 즉, 도 2 및 도 3의 B-B'선에 상당하는 단면을 나타내는 도 9와 같이 데이터선(sig) 및 공통 급전선(com)이 통하는 경계영역(72)에도 커버부분(81)을 구비하는 단차 절단용의 절연막(80)을 형성하는 한편, 절연막(bank)의 형성을 생략한다. 즉, 화소(7)를 둘러싸듯이 단차 절단용의 절연막(80)을 형성한후, 발광층(43)을 형성하여 발광소자(40)를 얻는다. 그 결과, 화소(7)의 전체 둘레에 있어서, 단차 절단용의 절연막(80)의 윗측에 형성한 발광층(43)에는, 단차 절단용의 절연막(80)의 커버부분(81)에서 단차 절단(43c)이 발생하며, 화소(7)마다 독립한 발광층(43)을 얻을 수 있다.
또한, 단차 절단용의 절연막(80)의 형성방법으로서는, 도 8을 참조하여 설명한 방법이외에, 이하의 방법을 사용하여도 좋다.
우선, 도 10a에 나타내듯이 화소전극(41)의 표면측에 실리콘 산화막(93)및 실리콘 질화막(94)을 차례로 적층한 후, 도 10b에 나타내듯이 포토 리소그래피 기술을 사용하여 실리콘 질화막(94)을 패터닝하며, 그 다음에 실리콘 질화막(94)을 마스크로 하여 실리콘 산화막(93)을 패터닝한다. 여기에서 실리콘 산화막(93)및 실리콘 질화막(94)의 각 에칭의 조건등을 조정하며, 도 10c에 나타내듯이, 사이드 에칭에 의해 폭이 좁게 된 실리콘 산화막(93)(하측부분)과, 커버부분(81)으로서 실리콘 산화막(93)보다도 폭이 넓게 남겨진 실리콘 질화막(94)(하측 부분보다 측방으로 돌출하는 상측부분)에 의해 2단 구조의 단차 절단용의 절연막(80)을 형성할 수 있다.
또한, 도 11a에 나타내듯이, 화소전극(41)의 표면측에 스핀 코드법에 의해 SOG실리콘 산화막(95)을 형성한 후, CVD법에 의한 CVD실리콘 질화막(96)을 차례로 적층하며, 그 후에 도 11b에 나타내듯이 형성한 레지스트 마스크(97)를 통해 SOG실리콘 산화막(95)및 CVD실리콘 질화막(96)에 일괄하여 에칭을 행한다. 그 결과, 에칭 속도가 빠른 SOG실리콘 산화막(95)에서는 사이드 에칭이 진행하며, 도 11c에 나타나듯이 사이드 에칭에 의해 폭이 좁게 된 SOG실리콘 산화막(95)(하측부분)과, 커버부분(81)(하측부분보다 측방으로 돌출하는 상측부분)으로서 SOG실리콘 산화막(95)보다도 폭이 넓게 남겨진 CVD실리콘 질화막(96)에 의해 2단 구조의 단차 절단용의 절연막(80)을 형성할 수 있다.
또한, 도 7a에 나타내는 발광소자(40)에서는, ITO막으로 이루어지는 화소전극(41)의 표면에, 정공 주입층(432)및 발광층(431)이 적층되며, 또한 발광소자(43)의 표면에는, 리튬함유 알루미늄이나 칼슘 등의 금속막으로 이루어지는 대향전극(op)이 형성되어 있었지만, 도 7a에 나타내는 발광소자와는 반대의 방향으로 구동 전류를 흐르는 경우에는, 도 7b에 나타내듯이 하측으로부터 상측으로 향해 ITO막으로 이루어지는 화소전극(41), 투광성을 가질만큼 얇은 리튬 함유 알루미늄 전극(435), 전자 주입층(436)(전하 주입층), 유기 반도체층(431), ITO막층(437), 대향전극(op)를 차례로 적층하여도 좋다.
이상 설명하였듯이, 본 발명에 따른 액티브 매트릭스형 발광장치, 특히 표시장치에서는, 화소의 경계영역중, 특히 제조과정에서 상측에 발광소자(발광층)이 걸치도록 형성되는 경계영역에서는, 발광층의 하측, 즉, 기판측에 상측부분이 커버부분으로서 하측부분보다도 측방으로 돌출하는 단차 절단용의 절연막을 가지고 있다. 따라서, 이 절연막의 상측에 형성한 발광층에는, 커버부분에서 단차 절단이 발생하기 때문에, 화소간을 걸치도록 형성한 발광층이라도 화소마다 실질적으로 절연 분리할 수 있다. 도한, 발광층에 완전한 단차 절단이 발생하지 않아도, 매우 얇은 부분이 형성되면 이 부분의 저항치가 매우 높게된다. 그런이유로, 발광소자의 발광층이 복수의 화소에 걸치도록 형성된 액티브 매트릭스형 표시장치라도 그것들의 화소사이에서 크로스 토크가 발생하는 일이 없으며, 표시품위가 향상한다.
본 발명의 액티브 매트릭스형 발광장치에서는, 표시장치에 사용되어지며, 크로스 토크가 방지된 양호한 화상을 얻을 수 있다. 이러한 발광장치는, 고품위의 화상표시가 요구되는 랩톱형의 퍼스널 컴퓨터(PC), TV, 뷰파인더형 또는 모니커 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 전자수첩, 전자 계산기, 워드 프로세서, 엔지니어링·워크 스테이션(EWS), 휴대전화, TV전화, POS단말, 페이저, 터치 패널을 구비한 장치 등의 전자 기기에 바람직하게 이용 가능하다.

Claims (17)

  1. 복수의 주사선과 복수의 데이터 선에 의해 매트릭스 형상으로 배치된 각 화소에 형성된 화소 전극과, 해당 화소 전극 위에 적층된 발광층과, 해당 발광층 위에 형성된 대향 전극을 가지며, 해당 데이터 선으로부터 스위칭 수단을 통해 공급되는 화상신호에 기초하여 해당 발광층에 의해 구성되는 발광소자가 발광하는 액티브 매트릭스형(active matrix type) 발광장치에 있어서,
    상기 화소전극과 상기 발광층과의 사이에는 복수의 화소 경계영역에서 측면부의 윗측 부분이 아랫측 부분보다 팽창(overhang)된 절연막을 갖는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  2. 제 1항에 있어서, 상기 절연막의 막두께는 상기 발광층의 막두께 보다 두꺼운 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  3. 제 1항에 있어서, 상기 발광층의 아랫측에서 해당 발광층에 정공 또는 전자를 주입하는 전하 주입층을 구비하고 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  4. 제 3항에 있어서, 상기 절연막의 막두께는, 상기 전하 주입층의 막두께 보다 두꺼운 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  5. 제 1항에 있어서, 상기 발광층은 인접하는 화소의 경계영역에서 실질적으로 절연되어 설치되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  6. 제 1항에 있어서, 상기 발광층은 인접하는 화소의 경계영역에서 서로 이간되어 설치되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  7. 제 1항에 있어서, 상기 발광층은 인접하는 화소의 경계영역에서 화소 전극 위와 비교하여 저항치가 작게되도록 얇은 두께로 설치되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  8. 제 1항에 있어서, 상기 화소의 경계영역은 상기 데이터 선 또는 상기 주사선에 따라서 늘어서는 화소끼리의 경계영역이며, 해당 경계영역에 상기 절연막이 형성되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  9. 제 1항에 있어서, 상기 화소의 경계영역은 상기 데이터 선에 따라서 늘어서는 화소끼리의 경계영역 및 상기 주사선에 따라서 늘어서는 화소끼리의 경계 영역이며, 해당 경계영역의 어느것에도 상기 단차 구분용의 절연막이 형성되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  10. 제 1항에 있어서, 상기 절연막은 측면부가 테이퍼 형상을 이루고 있는 것에 의해 해당 측면부의 윗측 부분이 아랫측 부분보다 팽창되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  11. 제 1항에 있어서, 상기 절연막은 폭이 좁은 아랫측 부분과, 해당 아랫측 부분보다도 폭이 넓게 형성된 윗측 부분을 구비하는 2단구조를 가지고 있는 것에 의해 측면부의 윗측부분이 아랫측 부분보다 팽창되어 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  12. 제 1항에 있어서, 상기 스위칭 수단은, 상기 주사신호가 게이트 전극에 공급되는 제 1박막 트랜지스터 및 해당 제 1박막 트랜지스터를 통해 게이트 전극이 상기 데이터 선에 접속하는 제 2박막 트랜지스터를 구비하며, 해당 제 2박막 트랜지스터와 상기 발광소자는 상기 데이터 선 및 주사선과는 별도로 구성된 구동 전류 공급용의 공통 급전선과 상기 대향 전극과의 사이에 직렬로 접속하고 있는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  13. 제 1항 내지 제 12항중 어느 한항에 있어서, 표시장치로서 사용되는 것을 특징으로 하는 액티브 매트릭스형 발광장치.
  14. 복수의 주사선과 복수의 데이터 선에 의해 매트릭스 형상으로 배치된 화소에 형성된 화소전극과, 해당 화소전극 위에 적층된 발광층과, 해당 발광층 위에 형성된 대향 전극을 가지며, 상기 데이터 선으로부터 스위칭 수단을 통해 공급되는 화상 신호에 기초하여 상기 발광층이 발광하는 액티브 매트릭스형 발광장치의 제조방법에 있어서,
    상기 화소 전극을 형성하는 공정과,
    상기 화소전극의 형성후 복수의 화소 경계부에 대응하는 영역에 측면부의 윗측 부분이 아랫측 부분보다 팽창한 절연막을 형성하는 공정과,
    상기 절연층 위로부터 상기 발광층의 재료를 상기 복수의 화소 경계부에 대응하는 영역을 걸치도록 배치하는 공정을 구비하는 것을 특징으로 하는 액티브 매트릭스형 발광장치의 제조방법.
  15. 제 14항에 있어서, 상기 절연막을 형성하는 공정에서 해당 절연막을 측면부가 테이퍼 형상을 이루며 해당 측면부의 윗측 부분이 아랫측 부분보다 팽창하는 형상으로 형성하는 것을 특징으로 하는 액티브 매트릭스형 발광장치의 제조방법.
  16. 제 15항에 있어서, 상기 절연막을 형성하는 공정에서 상기 복수의 화소 경계부에 대응하는 영역 및 상기 화소 전극에 대응하는 영역에 절연막을 형성한 후, 해당 절연막 위의 복수의 화소 경계부에 대응하는 영역에 레지스트 막을, 해당 레지스트 막과 해당 절연막의 밀착성이 해당 절연막과 아랫층 사이의 밀착성 보다 크게 되도록 형성하며, 해당 레지스트 막을 내 에칭 매트릭스(resist etching matrix)로서 해당 절연막을 에칭하며, 상기 형상의 절연막을 얻는 것을 특징으로 하는 액티브 매트릭스형 발광장치의 제조방법.
  17. 제 14항에 있어서, 상기 절연막을 형성하는 공정에서 해당 절연막을 폭이 좁은 아랫측 부분과, 해당 아랫측 부분보다도 폭이 넓게 형성된 윗측 부분을 구비하는 2단 구조를 가지며, 측면부의 윗측 부분이 아랫측 부분보다 팽창하는 형상으로 형성하는 것을 특징으로 하는 액티브 매트릭스형 발광장치의 제조방법.
KR10-1999-7010313A 1998-03-12 1999-02-19 액티브 매트릭스형 발광장치 및 그 제조방법 KR100473453B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-61786 1998-03-12
JP6178698 1998-03-12
PCT/JP1999/000764 WO1999046748A1 (fr) 1998-03-12 1999-02-19 Dispositif d'emission de lumiere a matrice active et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20010012361A true KR20010012361A (ko) 2001-02-15
KR100473453B1 KR100473453B1 (ko) 2005-03-07

Family

ID=13181133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7010313A KR100473453B1 (ko) 1998-03-12 1999-02-19 액티브 매트릭스형 발광장치 및 그 제조방법

Country Status (9)

Country Link
US (1) US6541918B1 (ko)
EP (1) EP0989534B1 (ko)
JP (1) JP3601059B2 (ko)
KR (1) KR100473453B1 (ko)
CN (1) CN1140886C (ko)
AT (1) ATE295601T1 (ko)
DE (1) DE69925216T2 (ko)
TW (1) TW426842B (ko)
WO (1) WO1999046748A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909855B1 (ko) * 2002-07-15 2009-07-28 크로스텍 캐피탈, 엘엘씨 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591584B (en) 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
JP2001222256A (ja) * 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
TW465122B (en) * 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
TWI252592B (en) * 2000-01-17 2006-04-01 Semiconductor Energy Lab EL display device
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
TW495812B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Thin film forming device, method of forming a thin film, and self-light-emitting device
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6847341B2 (en) 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP3893916B2 (ja) * 2000-08-11 2007-03-14 セイコーエプソン株式会社 有機ｅｌ装置の製造方法および有機ｅｌ装置、電子機器
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
TW533446B (en) * 2000-12-22 2003-05-21 Koninkl Philips Electronics Nv Electroluminescent device and a method of manufacturing thereof
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
KR100448448B1 (ko) * 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
JP3481231B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンス表示装置およびその製造方法
JP4120279B2 (ja) 2002-06-07 2008-07-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法及び電子機器
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20050119685A (ko) * 2003-04-08 2005-12-21 코닌클리케 필립스 일렉트로닉스 엔.브이. 양면 발광 디바이스
TWI605718B (zh) * 2003-06-17 2017-11-11 半導體能源研究所股份有限公司 具有攝像功能之顯示裝置及雙向通訊系統
KR100573138B1 (ko) 2003-06-24 2006-04-24 삼성에스디아이 주식회사 평판 표시 장치
US20040263072A1 (en) * 2003-06-24 2004-12-30 Joon-Young Park Flat panel display
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7492090B2 (en) 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
US7825021B2 (en) * 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2044637B1 (en) * 2006-07-25 2015-09-16 LG Chem, Ltd. Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method
CN101424846B (zh) * 2007-10-29 2010-08-25 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板、液晶显示面板及其制造方法
KR101193184B1 (ko) * 2009-11-26 2012-10-19 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이를 제조 하는 방법
CN102723351B (zh) * 2011-03-29 2015-02-04 京东方科技集团股份有限公司 一种oled基板及其制造方法、显示装置
KR101995700B1 (ko) 2011-06-24 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 패널, 발광 패널을 사용한 발광 장치 및 발광 패널의 제작 방법
JP2018022036A (ja) * 2016-08-03 2018-02-08 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59232385A (ja) 1983-06-15 1984-12-27 株式会社東芝 アクテイブマトリクス型表示装置
JPS61128280A (ja) 1984-11-27 1986-06-16 旭硝子株式会社 エレクトロクロミツク表示装置
JPS61142692A (ja) 1984-12-15 1986-06-30 日立マクセル株式会社 マトリクス表示形エレクトロルミネセンス素子
JPH0666017B2 (ja) 1987-06-26 1994-08-24 セイコーエプソン株式会社 液晶表示装置
JPH03110794U (ko) 1990-02-27 1991-11-13
JP3813217B2 (ja) * 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3401356B2 (ja) 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP2815004B2 (ja) 1996-10-30 1998-10-27 日本電気株式会社 表示装置およびその製造方法
JP2848371B2 (ja) 1997-02-21 1999-01-20 日本電気株式会社 有機ｅｌ表示装置及びその製造方法
JPH1154268A (ja) * 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909855B1 (ko) * 2002-07-15 2009-07-28 크로스텍 캐피탈, 엘엘씨 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법

Also Published As

Publication number Publication date
US6541918B1 (en) 2003-04-01
CN1269042A (zh) 2000-10-04
TW426842B (en) 2001-03-21
JP3601059B2 (ja) 2004-12-15
CN1140886C (zh) 2004-03-03
EP0989534A1 (en) 2000-03-29
WO1999046748A1 (fr) 1999-09-16
ATE295601T1 (de) 2005-05-15
EP0989534A4 (en) 2003-07-16
DE69925216D1 (de) 2005-06-16
DE69925216T2 (de) 2005-10-06
KR100473453B1 (ko) 2005-03-07
EP0989534B1 (en) 2005-05-11

Similar Documents

Publication Publication Date Title
KR100473453B1 (ko) 액티브 매트릭스형 발광장치 및 그 제조방법
JP3830238B2 (ja) アクティブマトリクス型装置
JP3580092B2 (ja) アクティブマトリクス型表示装置
JP3536301B2 (ja) 表示装置
KR100572610B1 (ko) 표시 장치
KR100553859B1 (ko) 전기 광학 장치
JP3873965B2 (ja) 表示装置及びアクテブマトリクス基板
JP3904016B2 (ja) アクティブマトリクス型表示装置
JP3729196B2 (ja) 有機エレクトロルミネッセンス装置
JP4743093B2 (ja) 発光装置
JP3804646B2 (ja) 表示装置
JP3729195B2 (ja) 有機エレクトロルミネッセンス装置及びその製造方法
JP2005116535A (ja) アクティブマトリクス型装置、及びエレクトロルミネッセンス装置
JP3803342B2 (ja) 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法
JP3690406B2 (ja) 有機エレクトロルミネッセンス装置
JP3803355B2 (ja) 有機エレクトロルミネッセンス装置の製造方法
JP4797945B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 14

EXPY Expiration of term