JP4797945B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4797945B2
JP4797945B2 JP2006312694A JP2006312694A JP4797945B2 JP 4797945 B2 JP4797945 B2 JP 4797945B2 JP 2006312694 A JP2006312694 A JP 2006312694A JP 2006312694 A JP2006312694 A JP 2006312694A JP 4797945 B2 JP4797945 B2 JP 4797945B2
Authority
JP
Japan
Prior art keywords
electrode
film
insulating film
emitting device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006312694A
Other languages
English (en)
Other versions
JP2007094423A (ja
Inventor
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006312694A priority Critical patent/JP4797945B2/ja
Publication of JP2007094423A publication Critical patent/JP2007094423A/ja
Application granted granted Critical
Publication of JP4797945B2 publication Critical patent/JP4797945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、有機半導体膜等の発光薄膜に駆動電流が流れることによって発光するエレクトロルミネッセンス素子(以下、EL素子という。)または発光ダイオード素子(以下、LED素子という。)などの薄膜発光素子を薄膜トランジスタ(以下、TFTという。)で駆動制御する発光装置に関するものである。
EL素子またはLED素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。
図4は、このような電荷注入型の有機半導体薄膜によって発光するEL素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示すアクティブマトリクス型表示装置1Aでは、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、該データ線sigに並列する複数の共通給電線comと、データ線sigと走査線gateとによってマトリクス状に形成された画素7とが構成されている。データ線sigおよび走査線gateに対してはデータ側駆動回路3および走査側駆動回路4が構成されている。各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述する対向電極opと共通給電線comとの間に直列に接続している。この薄膜発光素子40は、第2のTFT30がオン状態になったときには共通給電線comから駆動電流が流れ込んで発光するとともに、この発光状態は保持容量capによって所定の期間、保持される。
図5は、図4に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。図6(A)、(B)、(C)はそれぞれ、図5のA−A'断面図、B−B'断面図、およびC−C'断面図である。
このような構成のアクティブマトリクス型表示装置1Aでは、図5および図6(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜を利用して同一工程で第1のTFT20および第2のTFT30が形成されている。
第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1の層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40の画素電極41が電気的に接続している。
画素電極41は、図5および図6(B)、(C)からわかるように各画素7毎に独立して形成されている。画素電極41の上層側には、有機半導体膜43および対向電極opがこの順に積層されている。対向電極opは、少なくとも表示部11を覆うように形成されている。
再び、図5および図6(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。
米国特許第5059861号明細書
このようなアクティブマトリクス型表示装置1Aは、透明基板10自体に対向電極opが積層されているので、アクティブマトリクス型液晶表示装置と相違して、対向基板を重ねる必要がないという大きな利点がある。しかし、薄膜発光素子40は薄い対向電極opで覆われているだけなので、対向電極opを拡散、透過して有機半導体膜43に水分や酸素が侵入し、薄膜発光素子40の発光効率の低下、その駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などを発生させるおそれがある。前記水分や酸素の侵入を防止するため、従来のアクティブマトリクス型表示装置1Aでは、その少なくとも表示部11を対向基板で覆い、この対向基板の外周を封止する方法がとられていた。しかし、この方法は前述の液晶表示装置に比しての利点を損なうことになる。
そこで、本発明の課題は、簡単な構造で薄膜発光素子を水分等から保護することのできる発光装置を提供することにある。
上記課題を解決するため、本発明にかかる発光装置は、基板と、前記基板上に設けられたトランジスタと、前記トランジスタに電気的に接続された画素電極と、対向電極と、前記画素電極と前記対向電極との間に位置する有機半導体膜と、前記トランジスタに電気的に接続された給電線と、前記トランジスタのゲート電極に電気的に接続された一方の電極と、前記給電線に電気的に接続され他方の電極と、及び前記一方の電極と前記他方の電極との間に位置する第1の絶縁膜と、を含む保持容量と、第2の絶縁膜と、を備え、 前記保持容量が前記基板と前記第2の絶縁膜との間に位置し、前記画素電極が前記第2の絶縁膜の上方に位置することを特徴とする
上記課題を解決するため、本発明にかかる発光装置は、基板と、半導体膜とゲート電極とを有し、前記基板上に設けられたトランジスタと、前記トランジスタに電気的に接続された給電線と、前記第1トランジスタの前記ゲート電極に電気的に接続された一方の電極と、前記給電線に電気的に接続された他方の電極と、を備えた保持容量と、前記一方の電極と前記他方の電極との間に位置するとともに、第1のコンタクトホールを有し、前記半導体膜及び前記ゲート電極の上に設けられた第1の絶縁膜と、前記第1の絶縁膜の上に設けられるとともに、前記第1のコンタクトホールを介して前記半導体膜に電気的に接続された中継電極と、第2のコンタクトホールを有し、前記第1の絶縁膜及び前記中継電極の上方に設けられた第2の絶縁膜と、前記第2の絶縁膜の上方に設けられるとともに、前記第2のコンタクトホールを介して前記中継電極に電気的に接続された画素電極と、対向電極と、前記画素電極と前記対向電極との間に位置する有機半導体膜と、を有し、前記保持容量は、前記基板と前記第2の絶縁膜との間に位置する、ことを特徴とする。

上記発光装置において、前記他方の電極が前記給電線の延設部分であってもよい。
上記発光装置において、前記一方の電極と前記他方の電極との上方に位置する第2の絶縁膜と、を備え、前記画素電極が前記第2の絶縁膜の上方に位置することが好ましい。
また、上記発光装置において、前記他方の電極が前記容量線の延設部分であっても、前記一方の電極が前記ゲート電極の延設部分であってもよい。
また、上記発光装置において、前記給電線に交差する走査線と、前記走査線に交差するデータ線と、前記データ線に電気的に接続され、前記第1トランジスタのゲート電極への信号の印加を制御する第2トランジスタと、を有することが好ましい。
また、上記発光装置において、前記前記有機半導体膜を囲むバンク層を有し、前記バンク層が前記画素電極の一部の上方に位置し、前記対向電極の一部が前記バンク層の上方に位置することが好ましい。
上記発光装置において、前記前記有機半導体膜を囲むバンク層を有し、前記バンク層が前記保持容量と前記対向電極との間に位置することが好ましい。
上記発光装置において、前記第1トランジスタが前記画素電極に電流を供給するものであることが好ましい。
上記発光装置において、前記第1トランジスタが前記画素電極に電気的に接続されていることが好ましい。前記第1トランジスタが前記給電線に電気的に接続されていることが好ましい。前記保持容量の前記一方の電極が前記第1トランジスタのゲート電極に電気的に接続されていることが好ましい。また、前記第1トランジスタと前記有機半導体膜とが重ならないことが好ましい。また、前記第1トランジスタと前記保持容量とが重ならないことが好ましい。これにより、有機半導体膜の平坦性を向上させることができる。
本発明にかかる発光装置は、基板上に、複数の走査線と、該走査線と交差する複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された発光薄膜、および該発光薄膜の上層側において少なくとも前記表示部の全面に形成された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記対向電極の上層側には、少なくとも当該対向電極の形成領域を覆う保護膜が形成されていてもよい。
このような構成により、薄膜発光素子の対向電極の上層側には保護膜が形成されているので、対向電極を拡散、透過してくる水分等から薄膜発光素子を保護することができる。従って、薄膜発光素子において、その発光効率の低下、駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などが発生するおそれがない。また、このような保護膜は、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置の製造コストを高めることがない。それ故、薄膜発光素子を用いたアクティブマトリクス型表示装置の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置の信頼性を向上させることができる。さらに、保護膜で薄膜発光素子を保護するので、対向電極に用いる材料としては、薄膜発光素子の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子を保護する性能が高いものに限定されないという利点もある。
上記発光装置において、前記発光薄膜は、前記対向電極の下層側に前記有機半導体膜よりも厚く形成された絶縁膜で区画されていることが好ましい。薄膜発光素子を用いたアクティブマトリクス型表示装置では、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、このような絶縁膜を形成すれば、この絶縁膜で区画された領域内に発光薄膜をインクジェット法により形成する際に、前記絶縁膜を吐出液のはみ出しを防止するバンク層として利用することができる。
上記発光装置において、前記対向電極は、たとえばアルカリ金属含有アルミニウム膜から構成され、このような膜で対向電極を構成した場合には、水分などが拡散、透過していく可能性が高いことから、保護膜を形成した効果が顕著である。
上記発光装置において、前記保護膜は、シリコン窒化膜などの絶縁膜で構成してもよいが、高融点金属あるいはその合金などの導電膜から構成してもよい。また、前記保護膜を純アルミニウム膜、シリコン含有アルミニウム膜、銅含有アルミニウム膜などの導電膜から構成してもよい。さらには、前記保護膜を導電膜と絶縁膜との2層構造としてもよい。対向電極に積層される保護膜を導電膜で形成した場合には、対向電極の電気的抵抗を低下させたのと同様な効果を得ることができる。また、前記の有機半導体膜の形成領域を区画する厚い絶縁膜を形成した場合にこの絶縁膜が形成する大きな段差によって、その上層側に形成される対向電極に断線が発生させるおそれがあるが、対向電極に積層される保護膜を導電膜で形成した場合には、かかる導電膜によって冗長配線構造が形成されるので、対向電極の断線を防止することができる。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。
上記発光装置において、前記導通制御回路は、前記走査信号がゲート電極に供給される第1のTFT、および該第1のTFTを介してゲート電極が前記データ線に接続する第2のTFTを備え、該第2のTFTと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を1つTFTと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を2つのTFTと保持容量で構成することが好ましい。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図4ないし図6を参照して説明した要素と共通する部分には同一の符号を付してある。
(全体構成)
図1は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図2は、それに構成されている画素の1つを抜き出して示す平面図、図3(A)、(B)、(C)はそれぞれ図2のA−A'断面図、B−B'断面図、およびC−C'断面図である。
図1に示すアクティブマトリクス型表示装置1では、その基体たる透明基板10の中央部分が表示部11とされている。透明基板10の外周部分のうち、データ線sigの端部には画像信号を出力するデータ側駆動回路3が構成され、走査線gateの端部には走査信号を出力する走査側駆動回路4が構成されている。
これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。表示部11では、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigとによって、複数の画素7がマトリクス状に構成されている。
各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例においては、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、詳しくは後述する対向電極opと共通給電線comとの間に直列に接続している。
このような構成のアクティブマトリクス型表示装置1では、図2および図3(A)、(B)に示すように、いずれの画素7においても、島状の半導体膜(シリコン膜)を利用して第1のTFT20および第2のTFT30が形成されている。
第1のTFT20は、ゲート電極21が走査線gateの一部として構成されている。第1のTFT20は、ソース・ドレイン領域の一方に第1層間絶縁膜51のコンタクホールを介してデータ線sigが電気的に接続し、他方にはドレイン電極22が電気的に接続している。ドレイン電極22は、第2のTFT30の形成領域に向けて延設されており、この延設部分には第2のTFT30のゲート電極31が第1の層間絶縁膜51のコンタクトホールを介して電気的に接続している。
第2のTFT30のソース・ドレイン領域の一方には、第1の層間絶縁膜51のコンタクトホールを介して、データ線sigと同時形成された中継電極35が電気的に接続し、この中継電極35には第2の層間絶縁膜52のコンタクトホールを介して薄膜発光素子40のITO膜からなる透明な画素電極41が電気的に接続している。
図2および図3(B)、(C)からわかるように、画素電極41は各画素7毎に独立して形成されている。画素電極41の上層側には、ポリフェニレンビニレン(PPV)などからなる有機半導体膜43、およびリチウムなどのアルカリ金属を含有するアルミニウム、カルシウムなどの金属膜からなる対向電極opがこの順に積層され、薄膜発光素子40が構成されている。有機半導体膜43は各画素7に形成されているが、複数の画素7に跨がってストライプ状に形成される場合もある。対向電極opは、表示部11全体と、少なくとも端子12が形成されている部分の周囲を除いた領域に形成されている。
なお、薄膜発光素子40としては、正孔注入層を設けて発光効率(正孔注入率)を高めた構造、電子注入層を設けて発光効率(電子注入率)を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。
再び、図2および図3(A)において、第2のTFT30のソース・ドレイン領域のもう一方には、第1の層間絶縁膜51のコンタクトホールを介して共通給電線comが電気的に接続している。共通給電線comの延設部分39は、第2のTFT30のゲート電極31の延設部分36に対して、第1の層間絶縁膜51を誘電体膜として挟んで対向し、保持容量capを構成している。
このように構成したアクティブマトリクス型表示装置1では、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigからの画像信号が第1のTFT20を介して第2のTFT30のゲート電極31に印加されるとともに、画像信号が第1のTFT20を介して保持容量capに書き込まれる。その結果、第2のTFT30がオン状態になると、対向電極opおよび画素電極41をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜43に流れる電流(駆動電流)が急激に増大する。従って、発光素子40は、エレクトロルミネッセンス素子あるいはLED素子として発光し、発光素子40の光は、対向電極opに反射されて透明な画素電極41および透明基板10を透過して出射される。このような発光を行うための駆動電流は、対向電極op、有機半導体膜43、画素電極41、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。但し、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。
(薄膜発光素子の保護構造)
このように、薄膜発光素子40を用いたアクティブマトリクス型表示装置1は、透明基板10自体に対向電極opが積層されているので、アクティブマトリクス型液晶表示装置と相違して、対向基板を重ねる必要がないという大きな利点がある。しかし、薄膜発光素子40には、薄い対向電極opを拡散、透過して水分や酸素が侵入してくるおそれがある。特に、本形態では、薄膜発光素子40での電子注入効率を高めてその駆動電圧を下げることを目的に、対向電極opとしてリチウムなどのアルカリ金属を含有するアルミニウム膜が用いられ、このアルカリ金属含有アルミニウム膜は、純アルミニウムに比較して水分や酸素を拡散、透過しやすいことが考えられる。すなわち、アルカル金属含有アルミニウム膜は、純アルミニウム膜、シリコン含有アルミニウム膜、銅含有アルミニウム膜に比較して靱性に乏しく、応力がかかったときに破断しやすいので、クラックなどを介して、水分や酸素が侵入するおそれがある。また、アルカリ金属含有アルミニウム膜の破断面は柱状組織を示し、組織間を水分や酸素が拡散、透過しやすいと考えられる。
そこで、本形態では、対向電極opの上層に純アルミニウムからなる保護膜60を形成してある。この純アルミニウムからなる保護膜60は、多少の応力では破断しない靱性を有するので、水分や酸素の侵入経路となるクラックが発生しない。また、純アルミニウムは、その破断面において、アルカリ金属含有アルミニウム膜のような柱状組織を示しておらず、組織間を水分や酸素が透過、侵入するおそれもない。それ故、本形態のアクティブマトリクス型表示装置1は、薄膜発光素子40を水分等から保護することができるので、薄膜発光素子40に発光効率の低下、駆動電圧の上昇(しきい値電圧の高電圧側へのシフト)、信頼性の低下などが発生しない。また、このような純アルミニウム膜からなる保護膜60であれば、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置1の製造コストを高めることがない。それ故、薄膜発光素子40を用いたアクティブマトリクス型表示装置40の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置1の信頼性を向上させることができる。
また、保護膜60で薄膜発光素子40を保護するので、対向電極opに用いる材料としては、薄膜発光素子40の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子40を保護する性能が高いものに限定されないという利点もある。
さらに、本形態では、対向電極opに積層される保護膜60を純アルミニウム膜からなる導電膜で形成したので、対向電極opの電気的抵抗を低下させたのと同様な効果を得ることができる。
(バンク層の構造)
このように構成したアクティブマトリクス型表示装置1において、本形態では、データ線sigには大きな容量が寄生することを防止するため、図1、図2、および図3(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、レジスト膜あるいはポリイミド膜からなる厚い絶縁膜(バンク層bank/左下がりの斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。このため、データ線sigと対向電極opとの間には、第2の層間絶縁膜52と厚いバンク層bankが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
また、図1に示すように、透明基板10の周辺領域(表示部11の外側領域)にもバンク層bank(形成領域に斜線を付してある。)を形成する。従って、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われている。対向電極opは少なくとも表示部11に形成され、駆動回路の形成領域に形成される必要はない。しかし、対向電極opは通常、マスクスパッタで形成されるため、合わせ精度が悪く、対向電極opと駆動回路とが重なることがある。このように駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになるので、駆動回路3、4に容量が寄生することを防止できる。このため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。
さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されている。このため、中継電極35と重なる領域には有機半導体膜43が形成されない。すなわち、画素電極41の形成領域のうち、平坦な部分のみに有機半導体膜43が形成されるので、有機半導体膜43は一定の膜厚で形成され、表示むらを起こさない。また、中継電極35と重なる領域にバンク層bankがないと、この部分でも対向電極opとの間に駆動電流が流れて有機半導体膜43が発光する。しかし、この光は中継電極35と対向電極opとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。
ここで、厚いバンク層bankを形成した場合には、図3に示すように、このバンク層bankが形成する大きな段差bbによって、その上層側に形成される対向電極opに断線が発生させるおそれがある。しかるに本形態では、対向電極opに積層される保護膜60を導電膜で形成してあるので、かかる導電膜(保護膜60)によって冗長配線構造が構成されている。従って、厚いバンク層bankを形成して寄生容量などを抑えたとしても、バンク層bankの上層に形成する対向電極opに断線が発生しないので、アクティブマトリクス型表示装置1の表示品質および信頼性を向上することができる。
なお、バンク層bankを黒色のレジストによって形成すると、バンク層bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層bankを黒色のレジストで構成すると、バンク層bankはブラックマトリクスとしても機能し、対向電極opからの反射光を遮るので、コントラスト比が向上する。
(アクティブマトリクス型表示装置の製造方法)
このように形成したバンク層bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、液晶アクティブマトリクス型表示装置1のアクティブマトリクス基板を製造する工程と略同様であるため、図3(A)、(B)、(C)を参照してその概略を簡単に説明する。
まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000〜5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300〜700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。
次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約600〜1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜57を形成する。
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極21、31、およびゲート電極31の延設部分36を形成する(ゲート電極形成工程)。この工程では走査線gateも形成する。
この状態で、高濃度のリンイオンを打ち込んで、ゲート電極21、31に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャネル領域となる。
次に、第1の層間絶縁膜51を形成した後、各コンタクトホールを形成し、次に、データ線sig、ドレイン電極22、共通給電線com、共通給電線comの延設部分39、および中継電極35を形成する。その結果、第1のTFT20、第2のTFT30、および保持容量capが形成される。
次に、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホールを介して第2のTFT30のソース・ドレイン領域に電気的に接続する画素電極41を画素7毎に形成する。
次に、第2の層間絶縁膜52の表面側にレジスト層を形成した後、このレジストを走査線gateおよびデータ線sigに沿って残すようにパターニングし、バンク層bankを形成する。このとき、データ線sigに沿って残すレジスト部分は共通給電線comを覆うように幅広とする。その結果、発光素子40の有機半導体膜43を形成すべき領域はバンク層bankに囲まれる。
次に、バンク層bankでマトリクス状に区画された領域内にインクジェット法を利用してR、G、Bに対応する各有機半導体膜43を形成していく。それには、バンク層bankの内側領域に対してインクジェットヘッドから、有機半導体膜43を構成するための液状の材料(前駆体)を吐出し、それをバンク層bankの内側領域で定着させて有機半導体膜43を形成する。ここで、バンク層bankはレジストから構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素7にはみ出ることがない。それ故、有機半導体膜43などを所定領域内だけに形成できる。この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約2μmないし約4μmの厚さに盛り上がるため、バンク層bankは約1μmないし約3μmの厚さが必要である。なお、定着した後の有機半導体膜43の厚さは約0.05μmから約0.2μmである。なお、予めバンク層bankからなる隔壁が1μm以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜43を形成する場合でもその形成領域を規定できる。
しかる後には、透明基板10の略全面に対向電極opを形成し、さらに対向電極opの上層に保護膜60を積層する。保護膜60は、約2000オングストローム〜1μmの厚さがあれば、充分耐湿性を確保することができる。
このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクチィブマトリクス型表示装置1を高い生産性で製造できる。
なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。
(その他の実施の形態)
なお、上述の実施例と同様な方法で形成し、保護膜60としては、純アルミニウム膜以外にも、水分や酸素の透過が少ない導電膜であれば、シリコン含有アルミニウム膜や銅含有アルミニウム膜の金属膜、あるいはその他の金属を用いることができる。また、保護膜60としては、高融点金属、あるいはその合金等を用いることができる。さらに、保護膜60としてはシリコン窒化膜などの絶縁膜を用いた場合にも、薄膜発光素子40の劣化を防止することができる。さらにまた、保護膜60は絶縁膜と導電膜との二層構造にしてもよく、この場合には、対向電極opに対して導電膜を積層すれば、前記の冗長配線構造を実現できる。いずれの場合でも、保護膜は約2000オングストローム〜1μm程度であれば、充分耐湿性を確保することができる。
また、バンク層bank(絶縁膜)についてはレジスト膜、ポリイミド膜などの有機材料から構成した場合には厚い膜を容易に形成できるが、バンク層bank(絶縁膜)をCVD法あるいはSOG法で成膜したシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成した場合には、有機半導体膜43と接触した状態にあっても有機半導体膜43の変質を防止することができる。
さらに、保持容量capについては共通給電線comとの間に形成した構造の他、走査線gateと並列に形成した容量線との間に形成してもよく、また、第1のTFT20のドレイン領域と、第2のTFT30のゲート電極31とを利用した構造でもよい。
以上説明したように、本発明に係る発光装置では、薄膜発光素子の対向電極の上層側には保護膜が形成されているので、薄膜発光素子を水分等から保護することができる。従って、薄膜発光素子が劣化するおそれがない。また、このような保護膜は、半導体プロセスを利用して容易に形成できるので、アクティブマトリクス型表示装置の製造コストを高めることがない。それ故、薄膜発光素子を用いたアクティブマトリクス型表示装置の利点である対向基板を被せる必要がないという利点をそのままにして、アクティブマトリクス型表示装置の信頼性を向上させることができる。さらに、保護膜で薄膜発光素子を保護するので、対向電極に用いる材料としては、薄膜発光素子の発光効率や駆動電圧などの面からその材質を選択すればよく、薄膜発光素子を保護する性能が高いものに限定されないという利点もある。
本発明を適用したアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。 図1に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。 (A)、(B)、(C)はそれぞれ、図2のA−A'断面図、B−B'断面図、およびC−C'断面図である。 従来のアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。 図4に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。 (A)、(B)、(C)はそれぞれ、図5のA−A'断面図、B−B'断面図、およびC−C'断面図である。
符号の説明
1…アクティブマトリクス型表示装置、2…表示部、3…データ側駆動回路、4…走査側駆動回路、7…画素、10…透明基板、12…端子、20…第1のTFT、21…第1のTFTのゲート電極、30…第2のTFT、31…第2のTFTのゲート電極、40…発光素子、41…画素電極、43…有機半導体、60…保護膜、bank…バンク層(絶縁膜)、cap…保持容量、com…共通給電線、gate…走査線、op…対向電極、sig…データ線。

Claims (8)

  1. 基板と、
    前記基板上に設けられたトランジスタと、
    前記トランジスタに電気的に接続された画素電極と、
    対向電極と、
    前記画素電極と前記対向電極との間に位置する有機半導体膜と、
    前記トランジスタに電気的に接続された給電線と、
    前記トランジスタのゲート電極に電気的に接続された一方の電極と、前記給電線に電気
    的に接続された他方の電極と、及び前記一方の電極と前記他方の電極との間に位置する第
    1の絶縁膜と、を含む保持容量と、
    第2の絶縁膜と、
    第3の絶縁膜と、を備え、
    前記保持容量が前記基板と前記第2の絶縁膜との間に位置し、
    前記画素電極が前記第2の絶縁膜の上方に位置し、
    前記第3の絶縁膜が前記画素電極の一部の上方に位置し、
    前記有機半導体膜は前記第3の絶縁膜で区画された領域に形成されており、
    前記保持容量が前記第3の絶縁膜の下方に位置する
    ことを特徴とする発光装置。
  2. 請求項1に記載の発光装置において、
    前記他方の電極が前記給電線の延設部分であることを特徴とする発光装置。
  3. 請求項1または請求項2に記載の発光装置において、
    前記一方の電極が前記ゲート電極の延設部分であることを特徴とする発光装置。
  4. 請求項1乃至3のいずれかに記載の発光装置において、
    走査線と、
    前記走査線に交差するデータ線と、
    前記データ線に電気的に接続され、前記トランジスタのゲート電極への信号の印加を制
    御する第1トランジスタと、を有することを特徴とする発光装置。
  5. 請求項1乃至4のいずれかに記載の発光装置において、
    前記第3の絶縁膜が前記画素電極の一部の上方に位置し、前記対向電極の一部が前記第
    3の絶縁膜の上方に位置することを特徴とする発光装置。
  6. 請求項1乃至5のいずれかに記載の発光装置において、
    前記第3の絶縁膜が前記保持容量と前記対向電極との間に位置することを特徴とする発
    光装置。
  7. 請求項1乃至6のいずれかに記載の発光装置において、
    前記トランジスタと前記有機半導体膜とが重ならないことを特徴とする発光装置。
  8. 請求項1乃至7のいずれかに記載の発光装置において、
    前記トランジスタと前記保持容量とが重ならないことを特徴とする発光装置。
JP2006312694A 2006-11-20 2006-11-20 発光装置 Expired - Lifetime JP4797945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312694A JP4797945B2 (ja) 2006-11-20 2006-11-20 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312694A JP4797945B2 (ja) 2006-11-20 2006-11-20 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004344035A Division JP2005116535A (ja) 2004-11-29 2004-11-29 アクティブマトリクス型装置、及びエレクトロルミネッセンス装置

Publications (2)

Publication Number Publication Date
JP2007094423A JP2007094423A (ja) 2007-04-12
JP4797945B2 true JP4797945B2 (ja) 2011-10-19

Family

ID=37980125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312694A Expired - Lifetime JP4797945B2 (ja) 2006-11-20 2006-11-20 発光装置

Country Status (1)

Country Link
JP (1) JP4797945B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3401356B2 (ja) * 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JPH0980412A (ja) * 1995-09-13 1997-03-28 Canon Inc 液晶表示装置の製造方法
JPH09146119A (ja) * 1995-11-27 1997-06-06 Sanyo Electric Co Ltd 液晶表示装置
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP2005116535A (ja) * 2004-11-29 2005-04-28 Seiko Epson Corp アクティブマトリクス型装置、及びエレクトロルミネッセンス装置
JP3904016B2 (ja) * 2005-03-07 2007-04-11 セイコーエプソン株式会社 アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
JP2007094423A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP3830238B2 (ja) アクティブマトリクス型装置
JP3580092B2 (ja) アクティブマトリクス型表示装置
JP3536301B2 (ja) 表示装置
JP3601059B2 (ja) アクティブマトリクス型発光装置及びその製造方法
JPH1124604A (ja) 表示装置
JP3904016B2 (ja) アクティブマトリクス型表示装置
JP3873965B2 (ja) 表示装置及びアクテブマトリクス基板
JP4743093B2 (ja) 発光装置
JP2005116535A (ja) アクティブマトリクス型装置、及びエレクトロルミネッセンス装置
JP3729196B2 (ja) 有機エレクトロルミネッセンス装置
JP4797945B2 (ja) 発光装置
JP3804646B2 (ja) 表示装置
JP3729195B2 (ja) 有機エレクトロルミネッセンス装置及びその製造方法
JP3690406B2 (ja) 有機エレクトロルミネッセンス装置
JP3803342B2 (ja) 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法
JP3803355B2 (ja) 有機エレクトロルミネッセンス装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term